JP6989553B2

JP6989553B2 - 抵抗変化型メモリ

Info

Publication number: JP6989553B2
Application number: JP2019049904A
Authority: JP
Inventors: 美砂子諸田; 吉昭浅尾; 善己鎌田; 幸寛野村; 巌國島
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 2019-03-18
Filing date: 2019-03-18
Publication date: 2022-01-05
Anticipated expiration: 2039-03-18
Also published as: JP2020155462A

Description

本発明の実施形態は抵抗変化型メモリに関する。

メモリセルに抵抗変化膜を用いた抵抗変化型メモリが知られている。抵抗変化膜にスイッチング電流を流すことにより、抵抗変化膜は低抵抗状態と高抵抗状態との間を可逆的に変化することができる。

Scott W. Fong et al., IEEE TRANS. ELECTRON DEVICES, VOL. 64, NO. 11, NOV. 2017

本発明の目的は、スイッチング電流の低減化を図れる抵抗変化膜を用いた抵抗変化型メモリを提供することにある。

実施形態の抵抗変化型メモリは、第１の抵抗状態と第２の抵抗状態との間を可逆的に変化可能であり、ゲルマニウム（Ｇｅ）を含む抵抗変化膜と、前記抵抗変化膜の下面に直接又は間接的に接続する第１の電極と、前記抵抗変化膜の上面に直接又は間接的に接続する第２の電極とを含む。抵抗変化型メモリは、前記抵抗変化膜の側面に設けられ、酸化ゲルマニウムを含む第１の膜を更に含む。

図１は第１の実施形態に係る抵抗変化型メモリを示す断面図である。図２は第１の実施形態に係る抵抗変化型メモリの製造方法を説明するための断面図である。図３は第２の実施形態に係る抵抗変化型メモリを示す断面図である。図４は第３の実施形態に係る抵抗変化型メモリを示す断面図である。図５は第４の実施形態に係る抵抗変化型メモリを示す断面図である。図６は第４の実施形態に係る抵抗変化型メモリの変形例を示す断面図である。図７は第５の実施形態に係る抵抗変化型メモリを示す断面図である。図８は第６の実施形態に係る抵抗変化型メモリを示す断面図である。図９は他の実施形態に係る抵抗変化型メモリを示す断面図である。

以下、図面を参照しながら実施形態を説明する。図面は、模式的又は概念的なものであり、必ずしも現実のものと同一であるとは限らない。また、図面において、同一符号は同一又は相当部分を付してあり、重複した説明は必要に応じて行う。また、簡略化のために、同一又は相当部分があっても符号を付さない場合もある。

（第１の実施形態）
図１は、第１の実施形態に係る抵抗変化型メモリ１を示す断面図である。

図１において、参照符号１１は基板を示しており、この基板１１は、半導体基板及びその上に形成された複数の半導体素子を含む。半導体基板及び半導体素子は、例えば、それぞれ、シリコン基板及びＭＯＳトランジスタである。

基板１１上には第１の層間絶縁膜１２が設けられている。第１の層間絶縁膜１２は、例えば、シリコン酸化膜である。第１の層間絶縁膜１２中には下部電極１３が設けられている。下部電極１３は第１の層間絶縁膜１２を貫通し、基板１１内の導電領域、例えば、ＭＯＳトランジスタのソース又はドレイン領域に接続されている。下部電極１３は、例えば、Ｗ／ＴｉＮ／Ｔａの積層構造を含む。

下部電極１３及びその周囲の第１の層間絶縁膜１２の上にはＧｅを含む抵抗変化膜１４が設けられている。抵抗変化膜１４は、例えば、ＧｅＳｂＴｅ合金、ＧｅＴｅ／ＳｂＴｅ超格子、又は、ＧｅＳｂＴｅに金属元素を添加した化合物（例えば、Ｃｒ又はＺｒ）を含む。

抵抗変化膜１４の側面には、酸化ゲルマニウム（以下、ＧｅＯ_ｘと表記する）を含む第１のＧｅＯ_ｘ膜（第１の膜）２１が設けられている。

抵抗変化膜１４の上面上には上部電極１５が設けられている。図１では、上部電極１５は、第１のＧｅＯ_ｘ膜２１の上面上にも設けられている。上部電極１５は、例えば、Ｗ／ＴｉＮ／Ｔａの積層構造を含む。

下部電極１３、抵抗変化膜１４及び上部電極１５は、ＰＣＭ（Phase Change Memory）やｉＰＣＭ（interfacial Phase Change Memory）の抵抗変化素子を構成する。例えば、抵抗変化膜１４がＧｅＳｂＴｅ合金を含む場合、下部電極１３、抵抗変化膜１４及び上部電極１５はＰＣＭを構成する。また、抵抗変化膜１４がＧｅＴｅ／ＳｂＴｅ超格子を含む場合、下部電極１３、抵抗変化膜１４及び上部電極１５はｉＰＣＭを構成する。

第１の層間絶縁膜１２上には、抵抗変化膜１４及び上部電極１５の側面を覆うように、第２の層間絶縁膜１６が設けられている。より詳細には、第２の層間絶縁膜１６は、第１のＧｅＯ_ｘ膜２１を介して抵抗変化膜１４の側面を覆う。第２の層間絶縁膜１６は、例えば、シリコン酸化膜である。

ここで、本発明者等の鋭意研究によれば、第１のＧｅＯ_ｘ膜２１は抵抗変化膜１４の断熱部材としての効果が高いことが分かった。これにより、下部電極１３と上部電極１５との間に電圧を印加し、抵抗変化膜１４にスイッチング電流を流した場合における、抵抗変化膜１４からの放熱を抑制できる。抵抗変化膜１４からの放熱を抑制できることから、スイッチング電流を下げても、抵抗変化膜１４を低抵抗状態（第１の抵抗状態）と高抵抗状態（第２の抵抗状態）との間で可逆的に変化することが可能となる。

以上述べたように本実施形態の抵抗変化型メモリ１は、抵抗変化膜１４の側面を覆う第１のＧｅＯ_ｘ膜２１を備えているので、抵抗変化膜１４を低抵抗状態（第１の抵抗状態）と高抵抗状態（第２の抵抗状態）との間で可逆的に変化させるために必要なスイッチング電流の低減化を図れるようになる。

図２は、第１の実施形態に係る抵抗変化型メモリ１の製造方法を説明するための断面図である。

まず、図２（ａ）に示すように、基板１１上に第１の層間絶縁膜１２を形成し、第１の層間絶縁膜１２中に基板１１に達するスルーホール（不図示）を形成し、当該スルーホール内に下部電極１３を形成する。次に、基板１１及び下部電極１３の上に、抵抗変化膜となるＧｅを含む膜（以下、Ｇｅ膜という）１４ａ、上部電極となる導電膜１５ａ、レジストパターン１７を順次形成する。

次に、レジストパターン１７をマスクに用いて、ＲＩＥ（Reactive Ion Etching）により導電膜１５ａ及びＧｅ膜１４ａを順次エッチングすることにより、図２（ｂ）に示すように、上部電極１５及び抵抗変化膜１４を形成する。

その後、図２（ｂ）に示すように、酸素プラズマ（不図示）を用いて抵抗変化膜１４の側面を酸化することにより、抵抗変化膜１４の側面に第１のＧｅＯ_ｘ膜２１を形成する。その後、水素を用いてレジストパターン１７を除去する。

（第２の実施形態）
図３は、第２の実施形態に係る抵抗変化型メモリ１を示す断面図である。

本実施形態が第１の実施形態と異なる点は、抵抗変化膜１４下に設けられた第２のＧｅＯ_ｘ膜（第２の膜）２２を更に備えていることにある。

より詳細には、第２のＧｅＯ_ｘ膜２２は、第１の層間絶縁膜１２及び下部電極１３の上面と抵抗変化膜１４の下面との間に設けられている。第２のＧｅＯ_ｘ膜２２の厚さは、下部電極１３と上部電極１５との間に電流が流れる程度に薄い。例えば、第２のＧｅＯ_ｘ膜２２の厚さは３ｎｍ程度である。

本実施形態によれば、第２のＧｅＯ_ｘ膜２２により、抵抗変化膜１４の下面から下部電極１３を通じての放熱も抑制できるので、スイッチング電流を更に低減することが可能となる。

本実施形態の抵抗変化型メモリ１を製造するためには、例えば、図２（ａ）において、Ｇｅ膜１４ａを形成する前に、第１の層間絶縁膜１２及び下部電極１３の上に第２のＧｅＯ_ｘ膜２２となる膜（パターニングが施される前の第２のＧｅＯ_ｘ膜２２）を形成する。その後、第１の実施形態の製造方法に準じたプロセスを行う。

（第３の実施形態）
図４は、第３の実施形態に係る抵抗変化型メモリ１を示す断面図である。

本実施形態が第２の実施形態と異なる点は、抵抗変化膜１４上に設けられた第３のＧｅＯ_ｘ（第３の膜）２３を更に備えていることにある。

より詳細には、第３のＧｅＯ_ｘ膜２３は、抵抗変化膜１４の上面と上部電極１５の下面との間に設けられている。第３のＧｅＯ_ｘ膜２３の厚さは、下部電極１３と上部電極１５との間に電流が流れる程度に薄い。第３のＧｅＯ_ｘ膜２３の厚さは、例えば、３ｎｍ程度である。

本実施形態によれば、第３のＧｅＯ_ｘ膜２３により、抵抗変化膜１４の上面から上部電極１５を通じての放熱も抑制できるので、スイッチング電流を更に低減することが可能となる。

本実施形態の抵抗変化型メモリ１を製造するためには、例えば、図２（ａ）において、Ｇｅ膜１４ａを形成する前に、第１の層間絶縁膜１２及び下部電極１３の上に第２のＧｅＯ_ｘ膜２２となる膜を形成し、そして、Ｇｅ膜１４ａ上に第３のＧｅＯ_ｘ膜２３となる膜を形成する。その後、第１の実施形態の製造方法に準じたプロセスを行う。

（第４の実施形態）
図５は、第４の実施形態に係る抵抗変化型メモリ１を示す断面図である。

本実施形態が第２の実施形態と異なる点は、抵抗変化膜１４下に設けられ、第１のＧｅＯ_ｘ膜２１とは材料が異なる第１の金属酸化膜３１を更に備えていることにある。

より詳細には、第１の金属酸化膜３１は、第２のＧｅＯ_ｘ膜２２の下面と、第１の層間絶縁膜１２及び下部電極１３の上面との間に設けられている。第１の金属酸化膜３１は、例えば、酸化チタン又は酸化タンタルを含む。第１の金属酸化膜３１の厚さは、下部電極１３と上部電極１５との間に電流が流れる程度に薄い。第１の金属酸化膜３１の厚さは、例えば、５ｎｍ以下である。

本実施形態によれば、第１の金属酸化膜３１により、第２のＧｅＯ_ｘ膜２２の下面から下部電極１３を通じての放熱も抑制できるので、スイッチング電流を更に低減することが可能となる。

本実施形態の抵抗変化型メモリ１を製造するためには、第２の実施形態の製造方法において、第２のＧｅＯ_ｘ膜２２となる膜を形成する前に、第１の金属酸化膜３１となる膜を形成し、その後、第２の実施形態の製造方法に準じたプロセスを行う。

なお、図６に示すように、抵抗変化膜１４上に第２の金属酸化膜３２を更に設けてもよい。第２の金属酸化膜３３は、下部電極１３と上部電極１５との間に電流が流れる程度に薄い。また、第１の金属酸化膜３１を省いて、第２の金属酸化膜３２を設けた構成を採用してもよい。

第１及び第２の金属酸化膜３１，３２（金属酸化物からなる膜）の代わりに、絶縁性の金属窒化物からなる第１及び第２の金属窒化膜を用いても構わない。

（第５の実施形態）
図７は、第５の実施形態に係る抵抗変化型メモリ１を示す断面図である。

本実施形態が第４の実施形態と異なる点は、抵抗変化膜１４上に設けられた第３のＧｅＯ_ｘ（第３の膜）２３を更に備えていることにある。

（第６の実施形態）
図８は、第６の実施形態に係る抵抗変化型メモリ１を示す断面図である。

本実施形態が第５の実施形態と異なる点は、抵抗変化膜１４及び上部電極１５の側面を覆う第１の絶縁膜４１と、下部電極１３の側面を覆い、前記第１の絶縁膜と材料が同じである第２の絶縁膜４２とを更に備えていることにある。

より詳細には、第１の絶縁膜４１は、第１のＧｅＯ_ｘ膜２１を介して抵抗変化膜１４の側面を間接的に覆い、且つ、上部電極１５の側面を直接的に覆う。第１の絶縁膜４１の材料は、例えば、窒化シリコン又は酸化チタンを含む。

本実施形態によれば、抵抗変化素子を構成する、下部電極１３、抵抗変化膜１４及び上部電極１５の側壁は、第１の絶縁膜４１及び第２の絶縁膜４２で覆われているので、抵抗変化素子からの放熱を更に抑制できる。これにより、スイッチング電流を更に低減することが可能となる。

なお、第１の絶縁膜４１及び第２の絶縁膜４２の一方を用いても構わない。また、第１の絶縁膜４１及び第２の絶縁膜４２の少なくとも一方は、第１乃至第４のいずれかの実施形態の抵抗変化型メモリ１に用いても構わない。

なお、第１乃至第６の実施形態では、プラグ構造を有する抵抗変化素子について説明したが、これらのプラグ構造を有する抵抗変化素子は、ピラー構造を有する抵抗変化素子に変更できる。例えば、図１のプラグ構造を有する抵抗変化素子は、例えば、図９に示すように、ピラー構造を有する抵抗変化素子に変更できる。プラグ構造は、プラグ状の下部電極１３、板状の抵抗変化膜１４、板状の上部電極１５が積層された積層構造を含むものである。ピラー構造は、下部電極１３、抵抗変化膜１４、上部電極１５が積層された積層構造を含むものであって、上記積層構造がピラー状の形状を有するものである。

上述した実施形態の上位概念、中位概念及び下位概念の一部又は全て、及び、上述していないその他の実施形態は、例えば、以下の付記１−１３、及び、付記１−１３の任意の組合せ（明らかに矛盾する組合せは除く）で表現できる。
［付記１］
第１の抵抗状態と第２の抵抗状態との間を可逆的に変化可能であり、ゲルマニウム（Ｇｅ）を含む抵抗変化膜と、
前記抵抗変化膜の下面に直接又は間接的に接続する第１の電極と、
前記抵抗変化膜の上面に直接又は間接的に接続する第２の電極と、
前記抵抗変化膜の側面に設けられ、酸化ゲルマニウムを含む第１の膜と
を具備する記憶装置。
［付記２］
前記抵抗変化膜下に設けられ、酸化ゲルマニウムを含む第２の膜をさらに具備する付記１に記載の記憶装置。
［付記３］
前記抵抗変化膜上に設けられ、酸化ゲルマニウムを含む第３の膜をさらに具備する付記２に記載の記憶装置。
［付記４］
前記第２の膜下に設けられ、前記第１の膜とは材料が異なる第１の金属酸化膜を更に具備する付記２又は３に記載の記憶装置。
［付記５］
前記第１の金属酸化膜は、酸化チタン又は酸化タンタルを含む付記４に記載の記憶装置。
［付記６］
前記抵抗変化膜上に設けられ、前記第１の膜とは材料が異なる第２の金属酸化膜をさらに具備する付記５に記載の記憶装置。
［付記７］
前記第２の金属酸化膜は、酸化チタン又は酸化タンタルを含む付記６に記載の記憶装置。
［付記８］
前記第１の膜を介して前記抵抗変化膜の側面を間接的に覆う第１の絶縁膜を更に具備する付記７に記載の記憶装置。
［付記９］
前記第１の絶縁膜は前記第２の電極の側面を直接的に覆う付記８に記載の記憶装置。
［付記１０］
前記第１の電極の側面を覆う第２の絶縁膜を更に具備する付記９に記載の記憶装置。
［付記１１］
前記第１の絶縁膜は窒化シリコン又は酸化チタンを含み、
前記第２の絶縁膜は窒化シリコン又は酸化チタンを含む付記１０に記載の記憶装置。
［付記１２］
抵抗変化膜は、ＧｅＳｂＴｅ合金、ＧｅＴｅ／ＳｂＴｅ超格子、又は、ＧｅＳｂＴｅに金属元素を添加した化合物である付記１１のいずれか記載の記憶装置。
［付記１３］
抵抗金属元素は、Ｃｒ又はＺｒを含む付記１２に記載の記憶装置。

本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

１…抵抗変化型メモリ、１１…基板、１２…第１の層間絶縁膜、１３…下部電極、１４…抵抗変化膜、１４ａ…Ｇｅ膜、１５…上部電極、１５ａ…導電膜、１６…第２の層間絶縁膜、１７…レジストパターン、２１…第１の第１のＧｅＯ_ｘ膜（第１の膜）、２２…第２の第１のＧｅＯ_ｘ膜（第２の膜）、２３…第３の第１のＧｅＯ_ｘ膜（第３の膜）、３１…第１の金属酸化膜、３２…第２の金属酸化膜、４１…第１の絶縁膜、４２…第２の絶縁膜。

Claims

第１の抵抗状態と第２の抵抗状態との間を可逆的に変化可能であり、ゲルマニウム（Ｇｅ）を含む抵抗変化膜と、
前記抵抗変化膜の下面に直接又は間接的に接続する第１の電極と、
前記抵抗変化膜の上面に直接又は間接的に接続する第２の電極と、
前記抵抗変化膜の側面に設けられ、酸化ゲルマニウムを含む第１の膜と、
前記抵抗変化膜下に設けられ、酸化ゲルマニウムを含む第２の膜と、
前記第２の膜下に設けられ、前記第１の膜とは材料が異なる第１の金属酸化膜と
を具備する抵抗変化型メモリ。
第１の抵抗状態と第２の抵抗状態との間を可逆的に変化可能であり、ゲルマニウム（Ｇｅ）を含む抵抗変化膜と、
前記抵抗変化膜の下面に直接又は間接的に接続する第１の電極と、
前記抵抗変化膜の上面に直接又は間接的に接続する第２の電極と、
前記抵抗変化膜の側面に設けられ、酸化ゲルマニウムを含む第１の膜と、
前記抵抗変化膜下に設けられ、酸化ゲルマニウムを含む第２の膜と、
前記抵抗変化膜上に設けられ、酸化ゲルマニウムを含む第３の膜と、
前記第２の膜下に設けられ、前記第１の膜とは材料が異なる第１の金属酸化膜と
を具備する抵抗変化型メモリ。
前記第１の金属酸化膜は、酸化チタン又は酸化タンタルを含む請求項１又は２に記載の抵抗変化型メモリ。
前記抵抗変化膜上に設けられ、前記第１の膜とは材料が異なる第２の金属酸化膜をさらに具備する請求項３に記載の抵抗変化型メモリ。
前記第２の金属酸化膜は、酸化チタン又は酸化タンタルを含む請求項４に記載の抵抗変化型メモリ。
前記第１の膜を介して前記抵抗変化膜の側面を間接的に覆う第１の絶縁膜を更に具備する請求項５に記載の抵抗変化型メモリ。
前記第１の絶縁膜は前記第２の電極の側面を直接的に覆う請求項６に記載の抵抗変化型メモリ。
前記第１の電極の側面を覆う第２の絶縁膜を更に具備する請求項７に記載の抵抗変化型メモリ。
前記第１の絶縁膜は窒化シリコン又は酸化チタンを含み、
前記第２の絶縁膜は窒化シリコン又は酸化チタンを含む請求項８に記載の抵抗変化型メモリ。
前記抵抗変化膜は、ＧｅＳｂＴｅ合金、ＧｅＴｅ／ＳｂＴｅ超格子、又は、ＧｅＳｂＴｅに金属元素を添加した化合物である請求項１乃至９のいずれか記載の抵抗変化型メモリ。
前記金属元素は、Ｃｒ又はＺｒを含む請求項１０に記載の抵抗変化型メモリ。