TW200908113A - Method of segmenting semiconductor wafer - Google Patents

Method of segmenting semiconductor wafer Download PDF

Info

Publication number
TW200908113A
TW200908113A TW097130010A TW97130010A TW200908113A TW 200908113 A TW200908113 A TW 200908113A TW 097130010 A TW097130010 A TW 097130010A TW 97130010 A TW97130010 A TW 97130010A TW 200908113 A TW200908113 A TW 200908113A
Authority
TW
Taiwan
Prior art keywords
semiconductor wafer
region
wafers
dividing
divided
Prior art date
Application number
TW097130010A
Other languages
English (en)
Inventor
Kiyoshi Arita
Atsushi Harikai
Original Assignee
Matsushita Electric Ind Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Ind Co Ltd filed Critical Matsushita Electric Ind Co Ltd
Publication of TW200908113A publication Critical patent/TW200908113A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H01L2221/68336—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding involving stretching of the auxiliary support post dicing

Description

200908113 九、發明說明： 【發明所屬之技術領域】 本發明係關於一種藉由電漿蝕刻將半導體晶圓分段成 ^ 複數個晶片之方法。 • 【先前技術】 由於半導體晶圓已經越來越薄，取代利用諸如刀片等的 切割工具將半導體晶圓分段成複數個晶片之方法，此種方 广法可能會在半導體晶圓中產生缺陷或裂縫而導致降低產 里，所以，近年來電漿蝕刻法已經深受重視。在電漿蝕刻 法中，電路形成侧貼有保護片的半導體晶圓被氣密式地密 封於一電漿處理室内，且藉由使半導體晶圓從其另一側經 歷電漿蝕刻而分段成複數個晶片，此保護片係作為防止晶 片散開且保護電路（參考專利文件一）。 專利文件一：日本未審查專利申請案公開第 2005-191039 號。 I)【發明内容】 [技術問題] /在半導體晶圓經歷電漿蝕刻而被分段成複數個晶片之 後’半導體晶圓無法保持扁平的狀態，❿且由於保護片的 •彎曲或撓曲在相鄰晶片之間發生接觸的緣故，會產生碎裂 (缺陷或裂縫），如此可能導致降低產量。當相鄰晶片之間 的間隙由於較窄的钮刻寬度而越變越小時，可以預料到上 述問題會變得更為嚴重。 口此本發明之目的是要提供一種用於將半導體晶圓分 97130010 200908113 段成複數個晶片之方法，其能夠防止晶片之碎裂。 [技術方案] χ 根據本發明的-態樣，提供一種藉由電锻儀刻將半導體 晶圓分段成複數個晶片的方法，一保護片被設置於半導體 晶圓的電路形成表面上，該方法包含以下步驟：藉由沿著 複數條垂直切割線切割一分割區域，將此分割區域分 複數個晶片，此分割區域是在一在半導體晶圓的圓周上所 隔開的裱形區域的内側中隔開；以及藉由沿著從半導體曰 圓:中咐於垂直切割線所延伸的兩條分隔線而切： μ ί衣形區域，將該環形區域分隔成四個獨立區域。 較佳地’此方法另外包含遮蔽—區域的步I該區域是 導體晶圓的後側且位於對應切割線與分隔線的該 專區域之外側上。被遮蔽的半導體晶圓經歷電漿 :里：乂便將分割區域分段成複數個晶片，且將環形區域： 隔成四個獨立區域。 ^刀 較佳地，此方法另外包含以下步驟：將一可 持片貼在半導體晶圓的後側上，其中分割區域被 =晶片且環形區域被分隔成四個獨立區域;將該保護片 = 由從半導體晶圓的内側到外侧延伸該維持 二間:相鄰晶片之間的間隙以及晶片與環形區域之^ 體Γ二!1月的另一態樣’設有-種藉由電漿餘刻將半導 成複數個晶片的方法，-保護片被設置於4 體曰曰回的電路形成表面上，該方法包含以下步驟 t 97130010 200908113 :=”切割線切割一分割區域，將此分割區域分段 所Lpi固晶片，此分割區域是在一在半導體晶圓的圓周上 ==環形區域的内財隔開；以及藉由沿著分隔線而 ^ 衣形區域，將該環形區域分隔成五個以上的獨立區 :: 分隔線包括從半導體晶圓中心平行於垂直切割線而延 申：至少兩條分隔線’而且，其圓周長度超過半導體晶圓 :個S]周長度的八分之一之區域必須被包括在沿著此 兩條7刀隔線所分隔的這些區域之各區域中。 車乂佳地’此方法另外包含遮蔽-區域的步驟，該區域是 ，^半導體晶®的後側且位於對應切割線與分隔線的該 等區域之外側上。被遮蔽的半導體晶圓經歷電漿蝕刻處 理’以便將分割區域分段成複數個晶片，且將環形區域分 隔成五個以上的獨立區域。 較佳地，此方法另外包含以下步驟：將一可連續延長維 持片貼在半導體晶圓的後侧上，其中分割區域被分段成複 數個SB片且環形區域被分隔成五個以上的獨立區域；將該 保濩片剝離；以及，藉由從半導體晶圓的内側到外側延伸 該保濩片，而擴大相鄰晶片之間的間隙以及晶片與環形區 域之間的間隙。 [有利效果] 根據本發明，由於當半導體晶圓的至少一邊緣未分段時 可抑制保護片的彎曲，所以降低分段過的晶片之間接觸所 產生的碎裂’如此一來可增加產量。 【實施方式】 97130010 200908113 以下，將參考附圖說明本發明的實施例。圖丨是依據本 發明之實施例之-分段半導體晶圓之平面圖，2是沿著 圖1的線A-A所作之剖面圖。半導體晶圓i是藉由將—結 晶生長矽、鍺、砷化鎵或類似物所製成的錠切割成厚声° 〇.5顏到1.5襲的圓柱形狀而形成的圓盤狀板體。半導^ ^圓1的直徑一般為5英对（125mm)、8英吋（2〇㈣或U 央吋（300mm)。電路圖案（積體電路）係形成於此半導體晶 圓1的-個表面(電路形成表面)上，且藉由電漿蝕刻而： 段成多個零件(亦即：晶片（1C晶片）2)。保護片3被貼在 此電路形成表面上及作為防止晶片2散開，且當電路圖案 被分段時防止電路形成表面受損。 半導體晶圓1被分隔成—周圍環形區域la及-位於此 環形區域la的内側上之分割區域lb。分割區域化中所 ，括的半導體晶圓1被沿著複數條垂直切割線4而切割成 晶格的形式’且被分段成複數個晶片2。另-方面，環形 ^ '中所包括的半導體晶圓1沿著從半導體晶圓1的 、平行於切割線4所延伸的兩條分隔線5而被切割， 且被分隔成四個獨立區域。 ^疋用於s兒明半導體晶圓之分段方法的步驟之側剖 面圖。者'春，f 、， (a)保護片3被貼至半導體晶圓1的電路形 :面上且（b)半導體晶圓}被拋光直到其具有預定厚 . ’、 (c)位於半導體晶圓1的電路形成表面後 栌 ；刀°彳線4與分隔線5的外側上之多個區域係被一 几刻劑6所遮蔽。此抗银刻劑6係用以遮蔽在稍後的電 97130010 200908113 浆處理製程中未被餘刻的部位。抗蚀刻劑6遮蔽半導體晶 圓1的整個後表面，而且，接著移除對應於切割線4與分 隔線5的抗餘刻劑6之一些部位。其次，（d)半導體晶圓 1經歷電漿處理，此半導體晶圓1被沿著切割線4與分隔 線5切割。分割區域ib被分段成複數個晶片2，且環形 區域la被分隔成四個獨立區域，以及（幻剩餘的抗蝕刻劑 6被臭氧或電漿灰化成蒸氣，以便從半導體晶圓}上完全 移除。 疋王
圖4是顯示將一半 ，一 iw土主門乏狀態 的側剖，圖。錢處理室7在其内部形成—個密封空間， 連：至高頻率電源供應器8的一電極9係配置於此電漿處 理室7的下側上，且一接地電極1〇係正對著電極9。此 下方電極9亦作為半導體晶圓i的支架 面朝下保護片3的電極= 定壓力且被產生電浆用的氣體所填滿
電壓至電極9時，藉由電漿㈣，使 侍丰¥體日日圓1沿著未以抗蝕 分隔線5而進行切割。 戶斤遮蔽的切割線4與 圖5是顯示將半導體晶圓载出雷將 剖面圖。在電漿處理室7 水及至之狀態的側 手臂11經由此開…前進到電:處7二？-機器人 其上側真空固持住半導體a 处至7内，以便從 持而將半導體晶圓！攜出^處理^^器人手臂11固 97130010 200908113 匕圖6是顯示將半導體晶圓真空固持至機器人手臂之狀 二^側σ]面圖。雖然電漿蝕刻過的半導體晶圓之周圍的環 形區域la被分隔成四個獨立區域，但是由於每個獨立區 :或具有面積充分地大於個別晶片2，所以其具有能夠防止 立於内側上的保護片3因著本身硬度而彎曲之功能。因 :二即使當機器人手臂11真空固持且攜帶半導體晶圓1 寺由於衝擊、震動或負廢變化的緣故而產生吸引力的不平 ^也能夠將保護片3的彎、曲降至最低。藉此防止相鄰晶 彼此接觸，如此可降低產生碎裂（缺陷與裂縫）的風 險0 晶圓 在藉由機器人手臂U而攜出電漿處理室7外的半導體 圓1中’一可延伸的維持片12被貼至電路形成表面的 且然後如圖3的部位⑴所示，制離保護片3以 置:維^形成表面。具有高硬度的形狀維持環13係設 持此維.Π 12的一圍繞複數個晶片2之部位中，以便維 寺維持片12的平坦度與張力。 刊ΞΙ是顯、示將半導體晶圓1安裂於拾取台上之狀態的側 i形片12被放置在拾取台中所設置的一個圓 維持療13/件^上’使得半導體晶圓1面朝上。⑻形狀 纟此膨脹構件14的外側被向下擠壓，且維持片 伸。^ ^導體晶圓1的内側到外側之方向（箭頭a)上延 伸到外^所示’當維持片12從半導體晶圓1的内侧延 著被八H ’由於圍繞著複數個晶片2的環形區域la沿 刀隔成四個獨立區域，所以環形區域la的四個獨立 97130010 200908113 區域被移動(箭頭b)成使得他們彼此疏離，位於環形區域 la的内側上之維持片12從半導體晶圓！的内侧延伸2 側，而且相鄰晶片2之間的間隙以及晶片2與環形區域 ”間的間隙均擴大。⑷以相鄰晶片2之間的間隙被： 大成用於拾取晶片，晶片2由電路形成表面被-噴嘴15 細，，而且同時晶片2由維持片12的後側藉由一彈出 态16而被朝上推擠，以便從維持片以拾取晶片2。 在上述半導體晶圓1中，雖然周圍的環形區域la沿著 從半導體晶圓1的中心〇在平行於切割線4的方向上所延 伸之兩條分隔線5而被分隔成四個均句的獨立區域，但是 此環形區们a可以被分隔成超過五個的獨立區域。在此 if ^/中冑j貝必要的條件，就是其圓周長度大於半導體 晶圓1的整個圓周長度八分之一的區域係必須包含四個 獨立區域的每個區域t。由於具有這樣圓周長度的區域且 有面積充分地大於個別晶片2，所以t這樣的—區域被ς 衡地配置於半導體晶圓i的圓周上時，可以有效地抑制保 護片3的彎曲。 圖9與圖1〇是依據本發明另一實施例之一分段半導體 ，圓之平面圖。在圖9所示的半導體晶圓17中，藉由沿 著從半導體晶® 17的中^ 〇平行於切割線4所延伸之兩 條分隔線18,以及與此兩條分隔線18形成“度的角度 之方向上所延伸的兩條分隔線丨9而切割環形區域17a， 將此周圍的環形區域17a分隔成八個獨立區域。此八個獨 立區域被相等的分割，致使其圓周長度對應於半導體晶圓 97130010 11 200908113 的整個圓周長度的八分 — #^ 之 雖然此八個獨立區域各|古 對應於四個獨立區域的每 d 有 J母個獨立區域之面積的二 二但是由於此八個獨立區域具有充分大於個別晶片2的 =且被均衡地配置於半導體晶圓17的每個45度之中心 角度，所以他們可以夯公s 兄刀展現出防止位於内側的保護片產 生芩曲之功能。此外，蕤ώ脏 展 .χ 错由將裱形區域Ha分隔成八個獨 :區域’由於增加了位於環形區域m的内側中之 ?伸方向上的自由度’所以能夠以更適當的間隔擴張 月2 〇 。在圖10所不的半導體晶圓20令，#由沿著從半導體晶 圓…0的中〜0平行於切割線4所延伸之兩條分隔線21以 及從令心0類似延伸的四條分隔線22而切割環形區域， 此周圍的環形區域被分隔成十二個獨立區域。雖然沿著分 線21與分隔線22被分隔成的十二個獨立區域之區域 2,具有小的面積’但是沿著分隔線㈡與分隔線22所分 ◎隔的區域20b具有圓周長度大於半導體晶圓的整個圓周 長度之八分之一且具有面積充分地大於個別晶片2。此 外，由於區域20b被均衡地配置於半導體晶圓2〇的每個 90度之中心角度内，所以他們可以充分展現出防止位於 内側的保濩片產生青曲之功能。 [產業應用性] • 根據本發明，由於當半導體晶圓的至少一邊緣並未被分 k時可抑制維持片的彎曲’所以能減少分段過的晶片之間 接觸所產生的碎裂，如此可增加產量，及因此，本發明在 97130010 12 200908113 半導體晶片安裝的領域上是很有用的。 【圖式簡單說明】 圖1是依據本發明之實施例之一分段半導體晶圓之平 面圖。 圖2疋沿著圖1的線a-a所作之剖面圖。 圖3(a)至（f)是用於說明依據本發明之實 施例藉由電漿 蝕刻將半導體晶圓分段之方法的步驟之側剖面圖。 圖4是顯示依據本發明之實施例將一半導體晶圓載入 電漿處理室中之狀態的側剖面圖。 圖5是顯不依據本發明之實施例將一半導體晶圓载出 電漿處理室之狀態的側剖面圖。 圖6是顯示依據本發明之實施例將一半導體晶圓吸附 至機器人手臂之狀態的侧剖面圖。 圖7(a)至（c)是顯示依據本發明之實施例將一半導體晶 圓安裝於拾取台上之狀態的側剖面圖。 圖8是顯示依據本發明之實施例將一半導體晶圓安裝 於拾取台上之狀態的平面圖。 圖9是依據本發明另一實施例之一分段半導體晶圓之 平面圖。 圖10是本發明又—實施例之一分段半導體晶圓之平面 圖。 【主要元件符號說明】 1 半導體晶圓 la 環形區域 97130010 13 200908113
lb 分割區域 2 晶片 3 保護片 4 切割線 5 分隔線 6 抗姓刻劑 7 電漿處理室 7a 門 7b 開口 8 電源供應器 9 電極 10 接地電極 11 機器人手臂 12 維持片 13 形狀維持環 14 膨脹構件 15 喷嘴 16 彈出器 17 半導體晶圓 17a 環形區域 18 分隔線 19 分隔線 20 半導體晶圓 20a 區域 97130010 14 200908113 20b 區域 21 分隔線 22 分隔線 0 中心 97130010 15

Claims (1)

  1. 200908113 十、申請專利範圍·· η i·古種藉由電漿㈣將—半導體晶81分段成複數個晶 法 保5蒦片係設置於該半導體晶圓的一電路形成 表面上，該方法包含以下步驟： =沿著複數條垂直切割線切割一分割區域，將該分割 ，域为段成該複數個晶片’該分割區域是在—在該半導體 曰曰+圓的圓周上所隔開的環形區域的内侧中隔開；以及 藉由〜著從該半導體晶圓的中心平行於該等垂直切巧 線所延伸的兩條分隔線而切割該環形區域，將該環形區域 为隔成四個獨立的區域。 的二：申請專利範圍第1項之方法，另外包含遮蔽-區域 时驟，_域是位料半導體晶圓的後側且位於對應該 等切割線與該分隔線的該等區域之外側上， ’、、 其中’該被遮蔽的半導體晶圓經歷電_刻處理，以便 ^該分割區域分段成該複數個晶片，且將該環形 成四個獨立的區域。 3刀 3.如申請專利範圍第2項之方法， ⑽ ^ 为外包含以下步驟： 將一可連續延長的維持片貼在該半 μ * \ 千V體晶圓的後側 上，其中该分割區域被分段成該複數個晶 分隔成四個獨立的區域； 4且_區域被 剝離該保護片；以及 藉由從該半導體晶圓的内侧到外側延伸兮 大相鄰晶片之間的-間隙及該等晶片與^片’而擴 的-間隙。 …每形區域之間 97130010 16 200908113 乂：：藉由電聚韻刻將一半導體晶圓分段成複數個晶 :的方法：-保護片係設置於該半導體晶圓的一電路形成 表面上，该方法包含以下步驟： 藉由沿著複數條垂直切割線切割—分割區域，將該 區域分段成複數個晶片，該分割區域是在—在該半導體。曰 囡的圓周上所隔開的環形區域的内側中隔開；以及a 藉由沿著分隔線而切割該環形區域，將該環形區域分隔 成五個以上的獨立區域， 々其中’該等分隔線包括從該半導體晶圓之中^平行於該 等垂直切割線而延伸的至少兩條分隔線，而且其圓周長度 超過該半導體晶圓的整個圓周長度的人分之_之區域必 須包括在沿著該兩條分隔線所分隔的該等區域之各區域 内0 5·如申請專利範圍第4項之方法，另外包含遮蔽一區域 ^ v驟4區域疋位於該半導體晶圓的後侧且位於對應該 ()等切割線與該分隔線的該等區域之外側上， 其中，該被遮蔽的半導體晶圓經歷電漿蝕刻處理，以便 將該分割區域分段成該複數個晶片，且將該環形區域分隔 成五個以上的獨立區域。 6.如申請專利範圍第5項之方法，另外包含以下步驟： 將一可連續延長的維持片貼在該半導體晶圓的後側 上其中β亥刀告彳區域被分段成該複數個晶片且該環形區域 被分隔成五個以上的獨立區域； 剝離該保護片；以及 97130010 17 200908113 藉由從該半導體晶圓的内側到外侧延伸該維持片，而擴 大相鄰晶片之間的一間隙及該等晶片與該環形區域之間 的一間隙。
    97130010 18
TW097130010A 2007-08-07 2008-08-07 Method of segmenting semiconductor wafer TW200908113A (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007205201A JP4985199B2 (ja) 2007-08-07 2007-08-07 半導体ウェハの個片化方法

Publications (1)

Publication Number Publication Date
TW200908113A true TW200908113A (en) 2009-02-16

Family

ID=40251544

Family Applications (1)

Application Number Title Priority Date Filing Date
TW097130010A TW200908113A (en) 2007-08-07 2008-08-07 Method of segmenting semiconductor wafer

Country Status (7)

Country Link
US (1) US8110481B2 (zh)
JP (1) JP4985199B2 (zh)
KR (1) KR20100048990A (zh)
CN (1) CN101796628B (zh)
DE (1) DE112008001864T5 (zh)
TW (1) TW200908113A (zh)
WO (1) WO2009020245A2 (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7781310B2 (en) 2007-08-07 2010-08-24 Semiconductor Components Industries, Llc Semiconductor die singulation method
US9343365B2 (en) * 2011-03-14 2016-05-17 Plasma-Therm Llc Method and apparatus for plasma dicing a semi-conductor wafer
CN102664220B (zh) * 2012-05-15 2014-12-17 湘能华磊光电股份有限公司 Led晶片的切割方法和该方法所用保护片
JP5891437B2 (ja) * 2012-06-21 2016-03-23 パナソニックＩｐマネジメント株式会社 縦型構造発光素子の製造方法
JP5891436B2 (ja) * 2012-06-21 2016-03-23 パナソニックＩｐマネジメント株式会社 縦型構造発光素子の製造方法
US9136173B2 (en) 2012-11-07 2015-09-15 Semiconductor Components Industries, Llc Singulation method for semiconductor die having a layer of material along one major surface
JP2015119085A (ja) * 2013-12-19 2015-06-25 株式会社ディスコ デバイスウェーハの加工方法
US9418894B2 (en) 2014-03-21 2016-08-16 Semiconductor Components Industries, Llc Electronic die singulation method
WO2016179023A1 (en) * 2015-05-01 2016-11-10 Adarza Biosystems, Inc. Methods and devices for the high-volume production of silicon chips with uniform anti-reflective coatings
US9704748B2 (en) * 2015-06-25 2017-07-11 Infineon Technologies Ag Method of dicing a wafer
US10366923B2 (en) 2016-06-02 2019-07-30 Semiconductor Components Industries, Llc Method of separating electronic devices having a back layer and apparatus
US10373869B2 (en) 2017-05-24 2019-08-06 Semiconductor Components Industries, Llc Method of separating a back layer on a substrate using exposure to reduced temperature and related apparatus
JP6975937B2 (ja) * 2017-09-28 2021-12-01 パナソニックＩｐマネジメント株式会社 素子チップの製造方法及び装置

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57114251A (en) * 1981-01-07 1982-07-16 Toshiba Corp Manufacture of semiconductor device
JPS5935447A (ja) * 1982-08-24 1984-02-27 Nec Kyushu Ltd 半導体ウエハ−のブレ−キング方法
JPS6329948A (ja) * 1986-07-23 1988-02-08 Nec Corp 半導体装置の製造方法
JPH0350754A (ja) * 1989-07-18 1991-03-05 Nec Corp 半導体チップの分離方法
JP2680935B2 (ja) * 1991-02-07 1997-11-19 九州日本電気株式会社 シート拡大機
JPH04340729A (ja) * 1991-05-17 1992-11-27 Fujitsu Ltd ダイスボンダ
JPH0590406A (ja) * 1991-09-26 1993-04-09 Nec Corp 半導体ウエハのダイシング方法
JP2000340527A (ja) * 1999-05-28 2000-12-08 Horiba Ltd 半導体素子の分離方法
JP4596612B2 (ja) * 1999-07-02 2010-12-08 キヤノン株式会社 液体吐出ヘッドの製造方法
US6527965B1 (en) * 2001-02-09 2003-03-04 Nayna Networks, Inc. Method for fabricating improved mirror arrays for physical separation
KR20010082405A (ko) * 2001-05-11 2001-08-30 김양태 플라즈마 다이싱 방법 및 장치
JP2003007652A (ja) * 2001-06-26 2003-01-10 Mitsubishi Electric Corp 半導体チップの製造方法
JP3612317B2 (ja) * 2001-11-30 2005-01-19 株式会社東芝 半導体装置の製造方法
JP4083084B2 (ja) 2003-06-24 2008-04-30 株式会社神戸製鋼所 コネクタ接点材料および多極端子
JP2005191039A (ja) * 2003-12-24 2005-07-14 Matsushita Electric Ind Co Ltd 半導体ウェハの処理方法
JP4018096B2 (ja) * 2004-10-05 2007-12-05 松下電器産業株式会社 半導体ウェハの分割方法、及び半導体素子の製造方法
JP4734903B2 (ja) * 2004-11-29 2011-07-27 株式会社デンソー 半導体ウェハのダイシング方法
JP2007194373A (ja) * 2006-01-18 2007-08-02 Seiko Epson Corp シリコンデバイスの製造方法及び液体噴射ヘッドの製造方法

Also Published As

Publication number Publication date
CN101796628A (zh) 2010-08-04
WO2009020245A3 (en) 2009-03-26
US20100197115A1 (en) 2010-08-05
JP4985199B2 (ja) 2012-07-25
KR20100048990A (ko) 2010-05-11
US8110481B2 (en) 2012-02-07
DE112008001864T5 (de) 2010-06-17
CN101796628B (zh) 2012-09-26
JP2009043811A (ja) 2009-02-26
WO2009020245A2 (en) 2009-02-12

Similar Documents

Publication Publication Date Title
TW200908113A (en) Method of segmenting semiconductor wafer
TWI543255B (zh) 用於電漿切割半導體晶圓的方法及裝置
JP4288229B2 (ja) 半導体チップの製造方法
JP6248033B2 (ja) 基板キャリアを用いたハイブリッドレーザ・プラズマエッチングウェハダイシング
JP4285455B2 (ja) 半導体チップの製造方法
US6642127B2 (en) Method for dicing a semiconductor wafer
US8486806B2 (en) Method for machining wafers by cutting partway through a peripheral surplus region to form break starting points
JP5331500B2 (ja) ウエーハの処理方法
US20110223742A1 (en) Process of forming ultra thin wafers having an edge support ring
TWI689979B (zh) 處理襯底的方法
JP2007027309A (ja) ウェーハの加工方法
JP4416108B2 (ja) 半導体ウェーハの製造方法
KR20160137991A (ko) 반도체 웨이퍼를 플라즈마 다이싱하기 위한 방법 및 장치
KR101440393B1 (ko) 반도체장치의 제조방법
JP2015095509A (ja) ウェーハの加工方法
JP5122911B2 (ja) 半導体デバイスの製造方法
US10748801B2 (en) Carrier arrangement and method for processing a carrier by generating a crack structure
US20210358736A1 (en) Method of producing a substrate and system for producing a substrate
US20200234961A1 (en) Substrate processing method
KR20180113166A (ko) 가공 방법
CN109979878A (zh) 被加工物的加工方法
TWI744515B (zh) 被加工物的加工方法
CN106560916A (zh) 元件芯片的制造方法以及元件芯片
US20220285217A1 (en) Wafer thinning method
TWI440123B (zh) 用於承載基材之裝置與方法