JP6975937B2 - 素子チップの製造方法及び装置 - Google Patents
素子チップの製造方法及び装置 Download PDFInfo
- Publication number
- JP6975937B2 JP6975937B2 JP2017188784A JP2017188784A JP6975937B2 JP 6975937 B2 JP6975937 B2 JP 6975937B2 JP 2017188784 A JP2017188784 A JP 2017188784A JP 2017188784 A JP2017188784 A JP 2017188784A JP 6975937 B2 JP6975937 B2 JP 6975937B2
- Authority
- JP
- Japan
- Prior art keywords
- mask
- element chip
- holding member
- manufacturing
- divided region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Drying Of Semiconductors (AREA)
- Dicing (AREA)
- Cleaning Or Drying Semiconductors (AREA)
Description
従来、プラズマダイシング後にアッシング処理によりマスクの除去を行っている。
分割領域によって画定した複数の素子領域を有する第1面と、前記第1面とは反対側の第2面とを有する基板に対し、
前記第1面に、前記分割領域を露出させた状態で前記素子領域を被覆するマスクを形成するマスク形成工程と、
前記第2面を保持部材に保持した状態で、前記第1面をプラズマに晒して、前記分割領域を前記第2面に達するまでエッチングすることにより、前記基板を複数の素子チップに個片化する個片化工程と、
前記素子チップに、多孔質体を当接させて相対的に摺接させることにより、表面に残存する前記マスクの少なくとも一部を除去するマスク除去工程と、
を備え、
前記個片化工程後、前記マスク除去工程前に、前記保持部材を引き伸ばすことにより、前記保持部材に保持された複数の前記素子チップ間の間隔を拡張する間隔拡張工程を実行する、素子チップの製造方法を提供する。
本発明の第2の態様は、
分割領域によって画定した複数の素子領域を有する第1面と、前記第1面とは反対側の第2面とを有する基板に対し、
前記第1面に、前記分割領域を露出させた状態で前記素子領域を被覆するマスクを形成するマスク形成工程と、
前記第2面を保持部材に保持した状態で、前記第1面をプラズマに晒して、前記分割領域を前記第2面に達するまでエッチングすることにより、前記基板を複数の素子チップに個片化する個片化工程と、
前記素子チップに、多孔質体を当接させて相対的に摺接させることにより、表面に残存する前記マスクの少なくとも一部を除去するマスク除去工程と、
を備え、
前記多孔質体の開口面積が、前記素子チップの平面視での占有面積よりも小さい、素子チップの製造方法を提供する。
本発明の第3の態様は、
分割領域によって画定した複数の素子領域を有する第1面と、前記第1面とは反対側の第2面とを有する基板において、
前記第1面に、前記分割領域を露出させた状態で前記素子領域を被覆するマスクを形成するマスク形成装置と、
前記第2面を保持部材に保持した状態で、前記第1面をプラズマに晒して、前記分割領域を前記第2面に達するまでエッチングすることにより、前記基板を複数の素子チップに個片化するエッチング装置と、
前記素子チップに、多孔質体を当接させて相対的に摺接させることにより、表面に残存する前記マスクの少なくとも一部を除去するマスク除去装置と、
前記マスク除去装置による前記マスクの除去が行われる前に、前記保持部材を引き伸ばすことにより、前記保持部材に保持された複数の前記素子チップ間の間隔を拡張するエキスパンド部と
を備えている、素子チップの製造装置を提供する。
本発明の第4の態様は、
分割領域によって画定した複数の素子領域を有する第1面と、前記第1面とは反対側の第2面とを有する基板において、
前記第1面に、前記分割領域を露出させた状態で前記素子領域を被覆するマスクを形成するマスク形成装置と、
前記第2面を保持部材に保持した状態で、前記第1面をプラズマに晒して、前記分割領域を前記第2面に達するまでエッチングすることにより、前記基板を複数の素子チップに個片化するエッチング装置と、
前記素子チップに、多孔質体を当接させて相対的に摺接させることにより、表面に残存する前記マスクの少なくとも一部を除去するマスク除去装置と、
を備え、
前記多孔質体の開口面積が、前記素子チップの平面視での占有面積よりも小さい、素子チップの製造装置を提供する。
2…ウエハ(基板)
2A…表面
2B…裏面
3…処理室
4…チャンバ
5…搬送キャリア
6…ガス導入口
7…排気口
8…エッチングガス源
9…アッシングガス源
10…真空排気部
11…第1高周波電源部
12…アンテナ
13…第2高周波電源部
14A,14B…ステージ
15…冷却用ガス孔
16A,16B…昇降ピン
17…レール
18…スポンジ保持部
19…スポンジ(多孔質体)
20…ノズル
21…液体供給ライン
22…保持シート
22a…粘着面
22b…非粘着面
22c…円形領域
22A…粘着層
22B…基材層
23…フレーム
24…素子チップ
25…半導体層
26…配線層
27…素子領域
28…分割領域
29…BGテープ
30…マスク
31…露出部
32…エキスパンド部
33…押圧部材
34…リング部材
35…昇降機
36…載置台
A…アッシング残渣
Claims (13)
- 分割領域によって画定した複数の素子領域を有する第1面と、前記第1面とは反対側の第2面とを有する基板に対し、
前記第1面に、前記分割領域を露出させた状態で前記素子領域を被覆するマスクを形成するマスク形成工程と、
前記第2面を保持部材に保持した状態で、前記第1面をプラズマに晒して、前記分割領域を前記第2面に達するまでエッチングすることにより、前記基板を複数の素子チップに個片化する個片化工程と、
前記素子チップに、多孔質体を当接させて相対的に摺接させることにより、表面に残存する前記マスクの少なくとも一部を除去するマスク除去工程と、
を備え、
前記個片化工程後、前記マスク除去工程前に、前記保持部材を引き伸ばすことにより、前記保持部材に保持された複数の前記素子チップ間の間隔を拡張する間隔拡張工程を実行する、素子チップの製造方法。 - 前記個片化工程後、前記マスク除去工程前に、プラズマによるアッシング工程を実行する、請求項1に記載の素子チップの製造方法。
- 前記マスク除去工程は、前記保持部材をステージに載置して真空吸着させた状態で実行する、請求項1又は2に記載の素子チップの製造方法。
- 前記マスク除去工程は、前記保持部材をステージに載置して静電吸着させた状態で実行する、請求項1又は2に記載の素子チップの製造方法。
- 前記マスク除去工程は、前記多孔質体に洗浄水を含ませた状態で実行する、請求項1から4のいずれか1項に記載の素子チップの製造方法。
- 分割領域によって画定した複数の素子領域を有する第1面と、前記第1面とは反対側の第2面とを有する基板に対し、
前記第1面に、前記分割領域を露出させた状態で前記素子領域を被覆するマスクを形成するマスク形成工程と、
前記第2面を保持部材に保持した状態で、前記第1面をプラズマに晒して、前記分割領域を前記第2面に達するまでエッチングすることにより、前記基板を複数の素子チップに個片化する個片化工程と、
前記素子チップに、多孔質体を当接させて相対的に摺接させることにより、表面に残存する前記マスクの少なくとも一部を除去するマスク除去工程と、
を備え、
前記多孔質体の開口面積が、前記素子チップの平面視での占有面積よりも小さい、素子チップの製造方法。 - 前記個片化工程後、前記マスク除去工程前に、プラズマによるアッシング工程を実行する、請求項6に記載の素子チップの製造方法。
- 前記個片化工程後、前記マスク除去工程前に、前記保持部材を引き伸ばすことにより、前記保持部材に保持された複数の前記素子チップ間の間隔を拡張する間隔拡張工程を実行する、請求項6又は7に記載の素子チップの製造方法。
- 前記マスク除去工程は、前記保持部材をステージに載置して真空吸着させた状態で実行する、請求項6から8のいずれ1項に記載の素子チップの製造方法。
- 前記マスク除去工程は、前記保持部材をステージに載置して静電吸着させた状態で実行する、請求項6から8のいずれか1項に記載の素子チップの製造方法。
- 前記マスク除去工程は、前記多孔質体に洗浄水を含ませた状態で実行する、請求項6から10のいずれか1項に記載の素子チップの製造方法。
- 分割領域によって画定した複数の素子領域を有する第1面と、前記第1面とは反対側の第2面とを有する基板において、
前記第1面に、前記分割領域を露出させた状態で前記素子領域を被覆するマスクを形成するマスク形成装置と、
前記第2面を保持部材に保持した状態で、前記第1面をプラズマに晒して、前記分割領域を前記第2面に達するまでエッチングすることにより、前記基板を複数の素子チップに個片化するエッチング装置と、
前記素子チップに、多孔質体を当接させて相対的に摺接させることにより、表面に残存する前記マスクの少なくとも一部を除去するマスク除去装置と、
前記マスク除去装置による前記マスクの除去が行われる前に、前記保持部材を引き伸ばすことにより、前記保持部材に保持された複数の前記素子チップ間の間隔を拡張するエキスパンド部と
を備えている、素子チップの製造装置。 - 分割領域によって画定した複数の素子領域を有する第1面と、前記第1面とは反対側の第2面とを有する基板において、
前記第1面に、前記分割領域を露出させた状態で前記素子領域を被覆するマスクを形成するマスク形成装置と、
前記第2面を保持部材に保持した状態で、前記第1面をプラズマに晒して、前記分割領域を前記第2面に達するまでエッチングすることにより、前記基板を複数の素子チップに個片化するエッチング装置と、
前記素子チップに、多孔質体を当接させて相対的に摺接させることにより、表面に残存する前記マスクの少なくとも一部を除去するマスク除去装置と、
を備え、
前記多孔質体の開口面積が、前記素子チップの平面視での占有面積よりも小さい、素子チップの製造装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017188784A JP6975937B2 (ja) | 2017-09-28 | 2017-09-28 | 素子チップの製造方法及び装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017188784A JP6975937B2 (ja) | 2017-09-28 | 2017-09-28 | 素子チップの製造方法及び装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2019067819A JP2019067819A (ja) | 2019-04-25 |
JP6975937B2 true JP6975937B2 (ja) | 2021-12-01 |
Family
ID=66339942
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017188784A Active JP6975937B2 (ja) | 2017-09-28 | 2017-09-28 | 素子チップの製造方法及び装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6975937B2 (ja) |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6187684B1 (en) * | 1999-12-09 | 2001-02-13 | Lam Research Corporation | Methods for cleaning substrate surfaces after etch operations |
JP4985199B2 (ja) * | 2007-08-07 | 2012-07-25 | パナソニック株式会社 | 半導体ウェハの個片化方法 |
JP5528394B2 (ja) * | 2011-05-30 | 2014-06-25 | パナソニック株式会社 | プラズマ処理装置、搬送キャリア、及びプラズマ処理方法 |
US20140057414A1 (en) * | 2012-08-27 | 2014-02-27 | Aparna Iyer | Mask residue removal for substrate dicing by laser and plasma etch |
-
2017
- 2017-09-28 JP JP2017188784A patent/JP6975937B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2019067819A (ja) | 2019-04-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6994646B2 (ja) | 素子チップの製造方法 | |
JP4018088B2 (ja) | 半導体ウェハの分割方法及び半導体素子の製造方法 | |
US9659808B2 (en) | Semiconductor-element manufacturing method and wafer mounting device using a vacuum end-effector | |
JP2008159985A (ja) | 半導体チップの製造方法 | |
JP2010147488A (ja) | ダイシング中あるいは後のエッチングによるダイ強度の増加 | |
JP6494451B2 (ja) | チャックテーブル及び洗浄装置 | |
JP6560969B2 (ja) | ウエーハの分割方法 | |
TW201628075A (zh) | 保持裝置 | |
JP2002093752A (ja) | 半導体素子分離方法及び半導体素子分離装置 | |
JP4016598B2 (ja) | 半導体装置の製造方法 | |
JP2011129583A (ja) | 半導体基板の表面処理装置及び方法 | |
JP2018046208A (ja) | ウエーハの加工方法 | |
JP2018182179A (ja) | デバイスチップの製造方法 | |
JP6555656B2 (ja) | プラズマ処理装置および電子部品の製造方法 | |
US10276423B2 (en) | Method of manufacturing element chip | |
JP2019114712A (ja) | 素子チップの製造方法 | |
JP6524564B2 (ja) | 素子チップの製造方法および基板加熱装置 | |
JP6975937B2 (ja) | 素子チップの製造方法及び装置 | |
TW201810402A (zh) | 一種蝕刻裝置及半導體晶圓分割方法 | |
JP7170261B2 (ja) | 素子チップの製造方法 | |
JP2018133496A (ja) | 素子チップの製造方法 | |
JP2018133497A (ja) | 素子チップの製造方法 | |
JP7316638B2 (ja) | 樹脂組成物、樹脂被覆基板および素子チップの製造方法 | |
JP2003045835A (ja) | 半導体装置の製造方法 | |
JP2019096812A (ja) | 被加工物の加工方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200713 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20210628 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210713 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210907 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20210928 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20211025 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 6975937 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |