TW200901376A - Variable resistance non-volatile memory cells and methods of fabricating same - Google Patents

Variable resistance non-volatile memory cells and methods of fabricating same Download PDF

Info

Publication number
TW200901376A
TW200901376A TW097103145A TW97103145A TW200901376A TW 200901376 A TW200901376 A TW 200901376A TW 097103145 A TW097103145 A TW 097103145A TW 97103145 A TW97103145 A TW 97103145A TW 200901376 A TW200901376 A TW 200901376A
Authority
TW
Taiwan
Prior art keywords
layer
ohmic
opening
electrode
metal
Prior art date
Application number
TW097103145A
Other languages
English (en)
Inventor
Gyu-Hwan Oh
Shin-Jae Kang
In-Sun Park
Hyun-Seok Lim
Nak-Hyun Lim
Hyun-Suk Lee
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of TW200901376A publication Critical patent/TW200901376A/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H10N70/8413—Electrodes adapted for resistive heating
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8825—Selenides, e.g. GeSe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828—Tellurides, e.g. GeSbTe
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Semiconductor Memories (AREA)

Description

200901376 九、發明說明： 【發明所屬之技術領域】 本發明係關於非揮發性記憶體裝置及相關之製造方法， 且更具體言之係關於可變電阻非揮發性記憶體裝置及相關 之製造方法。 本申請案根據35 USC § 119申請優先於2007年6月18日 申請之韓國專利申請案第1〇侧7侧9273號，此處將其所 揭露内容以如同揭示整體内容—般的引用方式併入本文 中。 【先前技術】 非揮發性記憶體裝置廣泛用於許多消費者應用、商業應 用及其他應用+。儘管一些非揮發性記憶體裝置（諸如， 快閃記憶體）使用累積之電荷來儲存資料，但一些其他記 憶體裝置（諸如，電阻性隨機存取記憶體（rram)、相變 RAM(PRAM)及磁性RAM(MRAM))使用其中之材料的電阻 率改變來储存資料。 一電阻性記憶體單元通常包括—第―電極、—第二電極 及一連接於其間之可變電阻率材料。該電阻性記憶體單元 可經組態使得回應於一施加於第一電極與第二電極之間的 電Μ來控制該材料之電阻率。 - PRAM裝置可包括一充當一可變電阻率材料之可相變 (phase Changeable)材料層。回應於足夠之熱量，該可相變 材料層可改變相位使得其之電阻改變且在其溫度返回至— 預加熱水平時保持為被改變。可相變材料層可由一包括鍺 128386.doc 200901376 ㈣、録⑽）及/㈣（Te)之硫族化物材料形成。可回岸於 二口至-電極以加熱該材料持續足夠時間而改變其相二 電机之位準及/或電流之持續時間來控制該 可相變材料層之電阻回應於其相位而變化。舉例而言，當 可相變材料具有一結晶狀態時’其電 」八體上小於·力綠 可相變材料層具有一非晶狀態時—— » . Λ 因此，pram裝 置中之可相變材料的電阻經控制以 以讀取該邏輯值。 特朴值^經感測 r\ 訊至請係說明-種製造—可相變記憶體裳置之習 知方法的截面圖。參看圖1A，將-電絕緣層112形成於一 織⑽上。該絕緣層112可由（例如）氧切及/或氮化石夕形 接著將-光阻圖案形成於絕緣層112上。將該光阻圖 案用作光罩來圖案化絕緣層112以形成—曝露基板_之一 :分的開口115。該開口 115可曝露（例如）基板⑽中之一雜 質區域’該雜質區域充當該記憶體裝置之一導電區域。 形成-具有第一電導率類型雜質之半導體部件以部分地 填充開口 115。藉由將基板⑽之經曝露部分用作—種子層 來進仃-選擇性蟲晶成長（SEG)製程而形成該半導體部 件。 藉由在半導體部件之一下區域128具有主要之第一電導 率，型雜質離子時用第二電導率類型雜質離子來摻雜半導 -P件之上區域126而將一垂直單元二極體125形成於開 口 115内之半導體部件中。 、 -看圖1B諸如藉由穿過開口 1 1 5而將一金屬矽化物形 128386.doc 200901376 成於二極體125之一上表面上而將一歐姆層i29形成於二極 體125上之開口 1 15内。 參看圖ic ’將一絕緣間隔物層πο形成於絕緣層U2之一 上表面上、位於歐姆層129上之開口 Π5的側壁上及歐姆層 129之一上表面上。間隔物層13〇在一大於68〇t之溫度下 由氮化矽形成。參看圖1D，藉由蝕刻間隔物層13〇以曝露 絕緣層112之上表面及歐姆層之一部分而沿開口 115之側壁 形成絕緣間隔物1 3 5。 參看圖1E，將一金屬層142形成於沿開口 115之側壁之間 隔物135上及歐姆層129上。將一金屬氮化物層144形成於 開口 115中之金屬層M2上。金屬層142及金屬氮化物層丨44 充當一第一電極層14〇。 麥看圖1F，將一絕緣填充層形成於金屬氮化物層^ μ上 以填充開口 115之一剩餘部分。該填充層可在大於68〇。〇之 溫度下由氧化矽或氮化矽形成。 韻刻填充層I第-電極層14〇以曝露絕緣層112之上表 面：蝕刻填充層形成一填充部件155。蝕刻第一電極層14〇 成杯狀第t極145，其包括經圖案化之金屬層i 46及 經圖案化之金屬氮化物層丨4 8。 看圖1G ’自—硫族化物材料而將—可相變材料層Μ 形成於絕緣層112之上表面、填充部件155及第—電極⑷ 將導電第一電極層180形成於該可相變材料層Μ 上0 【發明内容】 128386.doc 200901376 2明：各種實施例係針對製造一積體電路記憶體單元 ㈣之一些實施例中，將-歐姆層形成於-導電 、、，σ構之一上表面上且沿一 啄瓚笮之—開口之一側壁的至 少一部分而延伸遠離該結 將一電極層形成於該歐姆層 上。將一可變電阻率 料㈣成於該絕緣層上且電連接至該 電極廣。 在一些其他實施例中， ,,,,h 了爻電阻率材料包括一硫族化物 材料。歐姆層可形成於 、、"構之一上表面上且沿該結構上 之開 < 側壁的至少一主要部分而延伸遠離該結 姆層可形成於該結構之一 ^ 上表面上且沿該結構上之開口之 一側壁的至少5G%而延伸遠離該結構。可形成歐姆層以使 得其完全圍繞該開口内之電極層之側壁的至少一主要： 分。 / —些其他實施例中’歐姆層及電極層可在-相同時間 形成歐姆層之形成可包括將—摻雜矽層形成於結構之上 =面上且/σ該開π之—側壁之至少—部分岐伸遠離該結 ’以及將—金屬層形成於該摻雜石夕層上以沿金屬層與掺 、夕層之間的一介面而形成-金屬矽化物層。金屬矽化物 層充當歐姆層且金屬層充當電極層。 夕化物 在：之一些其他實施例中’將一歐姆層形成於—導電結 才之上表面上且沿—絕緣層中之-開Π之-側壁的至少 :::而延伸遠離該結構。將開口中之歐姆層之上部分轉 、’、、、、邑緣體。將-電極層形成於歐姆層上之開口中 -可變電阻率材料形成於絕緣層上、絕緣體上且電連接至 128386.doc 200901376 電極層。 一些其他實施例係針對積體電路記憶體單元。在其之一 些實施例中，一積體電路記憶體單元包括：一基板一位 於該基板上之導電結構；—具有—曝露該結構之開口的絕 緣層，一位於該結構上且沿該開口之一側壁之至少—部分 而延伸遠離該結構的杯狀歐姆層；一位於該歐姆層之L内 部之側壁及底部上的電極層；及—位於該絕緣層上且電連 接至該電極層的可變電阻率材料。
在一些其他實施例中’-積體電路記憶體單元包括：一 基板；-位於該基板上之導電結構；—具有—曝露該結構 之開口的絕緣層；-位於該結構上且沿該開口之―側壁之 至少-部分而延伸遠離該結構的杯狀歐姆層；一位於該歐 姆層之-上表面上的絕緣體環；一位於歐姆層之一内部之 側壁及-底表面上的電極層；及一位於該絕緣層上且電連 接至該電極層的可變雷 p率材料。該絕緣體環使該可變電 阻率材料與該歐姆層絕緣。 【實施方式】 ▲結合附隨圖式央去邊、， 通闺％术考慮以下實施方式時將 本發明之上述及其他特徵以及潛在優勢u 現將在下文參看隨附圖式來更—敕祕，、+.士政叫 圖式中說明了本發明之例=一“本發明’隨附 不同形式體現且不:：:實施例。然而，本發… 例。相反，提供此等:於本文中所陳述之實施 的，且將向熟習此項^ 得此揭示案將為透徹及完整 、支術者完全傳達本發明之範疇。 1283 86.doc -10. 200901376 將理解，當一元件或層被稱作，，在另一元件或層上"、”連 接至”及/或”麵接至”另一元件或層時，該元件或層可直接 位於該另一元件或層上、連接及/或耦接至該另一元件或 層’或可存在介入元件或層。相&，當一元件被稱作，，直 接位於另元件或層上”、"直接連接至，，及/或”直接耦接至" 另凡件或層時，不存在介入元件或層。如本文中所使 用術扣及/或包括相關聯之所列項目中之一或多者的任 何及所有組合。
亦將理解，儘管可在本文中使用術語"第一"、"第二"等 等來描述各種元件'組件、區域、層及/或部分，但此等 元件、組件、區域、甩β 、 θ及/或σ卩分不應由此等術語來限 制。相反’僅將此等術語用作用以區分一元件、組件、區 域、層及/或部分與另—元件、組件、區域、層及/或部分 之方便手段。舉例而言’可將第一元件、組件、區域、層 及’或部分稱為第二元件、組件、區域、層及/或部分而不 背離本發明之教示。 可使用空間相對術語（諸如，，,在...下面"、"在…下” 上部，'、··頂部”、”底部'，及其類似嶋 二 另一(些)元件及/或特徵之關係，例 =諸所說明。將理解，空間相對術語意欲涵蓋使 用以/。或操作中之裝置除諸圖中所騎之定向之外3 同疋向舉例而s，當翻轉諸圖中之裝置時 為 …，或下面的元件將接著被定： 件或特徵之上。可另外定向該裝置(旋轉:。度 128386.doc 200901376 釋本文中所使用之空間相對 阿度係指代與基板之面大體 或處於其他定向）且相應地解 描述詞。如本文中所使用，" 上正交之方向。 本文中所使用之術語係、僅用於描述特定實施例之目的而 並不意欲限制本發明。如本文中所使用，除非本文另外清 楚地指示，否則單數術語，，一"及”該”意欲亦包括複數形 式。將進一步理解，術語"包含"、"包括"、”具有，，及其變 體規定所陳述之特徵、整數、步驟、操作、元件及/或組 件之存在，但並不排除—或多個其他特徵、整數、步驟、 操作、元件、組件及/或其之群組的存在及/或添加。 可參看截面說明來描述本發明之實施例，該等截面說明 係本發明之理想化實施例之示意性說明。因而，將預期由 於（例如）製造技術及/或容限所產生之與該等說明之形狀的 變化。因λ ’本發明之實施例不應解釋為受限於本文中所 說明之區域的特定形狀，而是將包括由（例如）製造所產生 之形狀偏差。舉例而言，—說明為矩形之區域可具有圓形 或彎曲特徵。因此’諸圖中所說明之區域在本質上為示音 性的而並不意欲限制本發明之料。類似之參考數字貫^ 全文指代類似之元件。 、 除非另外界定，否；目士 + + π上 貝j本文中所使用之所有術語括 術及科學術語）皆且右 又 有 >、通㊉由普通熟習本發明所屬之 術領域之技術人員所 斤理解之涵義相同的涵義。將進— 解’除非本文中明减兴—& . 哗界疋為如此，否則應將術語（諸如， 通用字典中所界定之術語)解釋為具有與其在相關技術之 128386.doc 200901376 =况下之涵義一致的涵義而將不以一理想化或過度正式之 意義來解釋。 汝本文中所使用，一杯狀電極可具有具一凹陷之中央部 分任何的截面形狀。電極之此等截面形狀可包括（但不^ 於)圓形'橢圓形、方形、矩形、弓形及直線形延伸截面 輪廓之組合及/或不規則截面輪廓。 本發明之一些實施例可由以下發現產生：在用於製造上 文針對圖mm所描述之可相變記憶體裝置的習知過程 中’在形成填充部件155時所使用及在形成開口 115中之側 門隔物1 35時所使用之鬲溫可損壞歐姆層丨29(諸如，藉 由大體上降低其厚度）。對歐姆層129之損壞可導致其電阻 夕40 /。之改變，此可導致記憶體單元之操作特性降級。 圖2係一歐姆層之電子顯微圖片，該歐姆層在使用上文 ，十對圖ic至圖id所描述之習知製程來形成側壁間隔物期 、損裏參看圖2 ’鉍測到歐姆層在標記為”A”之中心區 域中顯示由於用於(例如则圖ic之絕緣間隔物層130以 曝露如圖㈣所示之歐姆層129之一中央區域的钮刻製程 而降低之厚度及相關聯之降級的電特性。歐姆區域之降低 之厚度可增加歐姆層輿—报+ ^ 與形成於其上之第一電極層之間的 接觸電阻，此可使一藓以拟 B ^成之圮憶體單元的操作特性降 級。 料，如圖1E至圖1F中所示，第—電極145與歐姆層129 之間的接觸面積限制為沿杯狀電極層mg之底表面。 本發明之-些實施例可或者或另外由以下發現產生：由 128386.doc •13· 200901376 "口 115之寬度變更小’所以可能難以控制絕緣間隔物 s 130(其可為氧化石夕及/或氮化石夕）沿圖⑴中之開口⑴之側 壁的厚度。間隔物135之此寬度可變性可導致其間之寬度 不足以形成第一電極14〇及填充部件155。 本發明之各種實施例不僅提供—沿一杯狀電極層之底表 ㈣歐姆層’而且提供沿電極層之-側壁之至少一部分的 歐姆層。在—些實施例中，歐姆層完全圍繞電極層，且可 在與形成電極層同時形成。因此，歐姆層可具有一與電極 層的增加之接觸面積且可降低其間之電阻，此可改良一藉 以形成之記憶體單元的操作特性。可藉由使—金屬電極層曰 〃摻雜石夕層沿其間之介面反應而形成歐姆層。與圖ic至 圖1D中之絕緣間隔物層13Q相反，可更精確地控制推雜石夕 層的厚度且其允許對所形成之用以填充-絕緣層中之開口 的電極層及填充部件的厚度進行改良之控制。 ::說明根據本發明之一些實施例之積體電路記憶體 早π的截面圖，該積體電路記憶體單元具有—電連接至一 基板綱之可變電阻率材料。參看圖3，記憶體單元包括: =質如，之基板，其具有一界定於其 中之為相對第二雜質類型（例如，的雜質區域2〇5。 了絕緣層川位於基板上且具有一與雜質區 ^ 一部分對準” 口 215。絕緣層21何由氧切及/錢 :=。儘管已展示了單個絕緣層21〇，但將理 或者使用兩個或兩個以上之絕緣層。 開口 215中之一垂直二極體包括一具有第二雜質類型之 128386.doc -14 - 200901376 下二極體區域230及一具有相對之第—雜質類型之上二極 體區域235。下二極體區域23〇之一下表面位於雜質區域 205上，且上二極體區域235位於下二極體區域之一上 表面上。一導電摻雜矽層24〇(例如，摻雜多晶矽）跨越上二 極體區域235之一上表面且沿開口 215之側壁向上而延伸。 上二極體區域235及下二極體區域230以及摻雜矽層24〇形 成一將第一電極250電連接至雜質區域2〇5之導電結構 225 ° 一第一電極25〇(其可由金屬形成）位於摻雜矽層24〇上且 跨越上二極體區域23 5及沿開口 215之側壁向上而以一杯形 狀延伸。第一電極250可包括堆疊於摻雜矽層24〇上之一金 屬層255及一金屬氮化物層260。金屬層255可形成於摻雜 矽層240上使得其與摻雜矽層24〇反應以沿其間之一介面而 形成一歐姆層245。 舉例而言，可形成金屬層255以便與摻雜矽層24〇反應以 沿其間之一介面而形成一金屬矽化物歐姆層245。當金屬 層255包括鈦（Ti)時，歐姆層245可形成為矽化鈦（TiSix) 層。或者，當金屬層255包括鈷（Co)時，歐姆層245可形成 為石夕化姑（CoSix)層。 二極體層230及235與摻雜矽層240形成導電結構225，該 導電結構225經由歐姆層240而將雜質區域2〇5電連接至第 一電極250。 一填充部件270填充第一電極250之内部。該填充部件 2 7 0可由氮化物（諸如，氮化石夕）形成。填充部件2 7 〇可另外 128386.doc 15 200901376 由接雜及/或未摻雜靖，且可 變其之上部分以具有絕緣性質：將氮引人至推雜/ 未t夕之填充部件270之上部分中；氧化摻雜/未摻㈣ t 件27G之上部分；及/或使摻雜/未摻詩之填充部 件⑽之上部分凹陷且接著用一絕緣材料（例如，氮化石夕及/ 或氧化矽）來填充該凹陷部分。 藉由（例如）以下方法來改變推雜石夕層24〇及歐姆層⑷之 P刀將氮引入至摻雜矽層240及歐姆層245之上部分 中；氧化摻雜石夕層240及歐姆層245之上部分；及/或使推 雜石夕層240及歐姆層245之上部分凹陷且在其上沈積並圖案 化一絕緣材料（例如，氮化矽及/或氧化矽卜 一可變電阻率材料層275位於絕緣層2ι〇之上表面、摻雜 矽層240及歐姆層245之絕緣上部分、填充部件27〇上，且 電連接至第一電極250。可變電阻率材料層275可包括一可 相變材料’諸如’包括（例如）鍺（Ge)、錄州及/或蹄（Te) 之硫族化物材料。一第二電極28〇形成於可變電阻率材料 層275上。 因此，可變電阻率材料層275電連接於第一電極25〇與第 一電極280之間。第一電極25〇經由歐姆層245、摻雜矽層 240及上二極體區域235與下二極體區域23〇而電連接至雜 質區域205。 繼續參看圖3，觀測到歐姆層245圍繞杯狀第一電極 250，此提供歐姆層245與杯狀第一電極25〇之間的更大接 觸表面面積及更低電阻。第一電極25〇與上二極體區域235 128386.doc •16- 200901376
之間經由歐姆層245之大得多的導電面積（與電極25〇之上 表面與可變電阻率材料層275之間的導電面積相比）可提供 第一電極250與上二極體區域235之間低得多的電阻（與第 一電極250與可變電阻率材料層275之間的電阻相比/。'此 〔卜’由於層245由摻雜石夕形成，所以其厚度可比圖中由 虱化矽或氮化矽形成之習知間隔物135更容易控制。此 外，杯狀第一電極250之底表面接觸歐姆層245之一相對較 大面積，且杯狀第一電極25〇之側壁之上表面接觸可變電 阻率材料層275之-相對較小面積。該結構之此等及其他 態樣可提供圖3之記憶體單元的改良之操作特性。 園4係說明根據本發 ， *只用立电吩5U ,「蒽體 早兀的截面圖，該積體電路記憶體單^具有—經由—導電 接觸225而電連接至—基板的可變電阻率材料，該導電 接觸225包括一垂直二極體。圖4之記憶體單元含有許多與 圖3之記憶體單元相同之元件，除了杯狀第一電極以不同 方^、且心之外’如下文將予以描述。$簡潔起見，此處不 重複相同元件之描述。 參看圖4，一杯狀第一電極25〇電連接於一歐姆層與 -可變電阻率材料層275之間。第一電極25〇包括一金屬層 255及-金屬氮化物層26〇。與圖3之第一電極相反，在圖曰4 之第—電極250中，金屬氮化物層26〇填充第一電極之 内卩藉此避免使用一填充部件（例如，圖3之填充部件 270)的需要。 ' » τ 圖 5係說明根據本發明 之一些實施例之積體電路記憶體 128386.doc 200901376 單7°的戴面圖，該積體電路記憶體單元具有—經由一導電 接觸225而電連接至一基板2〇〇的可變電阻率材料，該導電 接觸225包括一垂直二極體。圖5之記憶體單元含有許多與 圖3之記憶體單元相同之元件，除了圖5之杯狀第一電極以 不同方式定位於一絕緣層中之一開口内之外，如下文將予 以描述。為簡潔起見，此處不重複相同元件之描述。
參看圖5, 一導電摻雜矽層240跨越上二極體區域235之 上表面且沿開口 21 5之一些但非全部側壁向上而延伸。因 此，在形成摻雜矽層240之後，位於上二極體區域235上之 開口 215之側壁中之一者的一主要部分保持為曝露。 一第一電極250形成於摻雜矽層24〇上，從而跨越上二極 體區域235且沿開口 215之側壁向上並在開口 215之曝露的 至少一側壁上直接向上而以一杯形狀延伸。第一電極Μ。 包括一堆疊之金屬層255及金屬氮化物層26〇。金屬層255 可形成於摻雜矽層240上使得其與摻雜矽層24〇反應以3沿其 間之一介面而形成一歐姆層245。因此，歐姆層245係在第 一電極250與摻雜矽層240之間’從而跨越上二極體區域 235及沿開口 21 5之一些但非全部側壁向上而延伸。 -填充部件270填充第一電極25〇之内部。藉由(例如)以 下方法來改變摻雜矽層265及歐姆層266之上部分265以具 有絕緣性質：將氮“至摻㈣層±部分加及歐姆層^ 部分266中；氧化摻雜矽層上部分265及歐姆層上^分 266;及/或使摻时層上部分如及歐姆層上部分加凹^ 且在其上沈積並圖案化-絕緣材料（例如，氮切及/或氧 128386.doc -18- 200901376 化矽）。 一可變電阻率材料層275位於絕緣層210之上表面、絕緣 #雜矽層上部分265及歐姆層上部分266、填充部件上，且 電連接至第一電極250。一第二電極280形成於可變電阻率 材料層275上。 圖ό係說明根據本發明之一些實施例之積體電路記憶體 單元的截面圖，該積體電路記憶體單元具有一經由一導電 接觸225而電連接至一基板2〇〇的可變電阻率材料，該導電 接觸225包括一垂直二極體。圖6之記憶體單元含有許多與 圖5之記憶體單元相同之元件，除了圖6之杯狀第一電極以 不同方式組態之外，如下文將予以描述。為簡潔起見，此 處不重複相同元件之描述。 參看圖6, 一杯狀第一電極250電連接於—歐姆層245與 一可變電阻率材料層275之間。如關於圖5所描述，第一電 極250直接接觸開口 21 5之至少一側壁。 第一電極250包括一金屬層255及一金屬氮化物層26〇 ^ 與圖5之第一電極250相反，在圖6之第一電極25〇中，金屬 氮化物層260填充第一電極250之内部，藉此避免使用一填 充部件（例如，圖5之填充部件270)的需要◎藉由用金屬氮 化物（其充當一電絕緣體）來填充杯狀金屬層255之内部，經 由金屬層255之上表面而在第一電極25〇與可變電阻率材料 275之間提供一相對較小之電接觸面積。 圖7Α至圖71係說明根據本發明之一此實 二Τ知例之製造積體 電路記憶體單元（諸如，圖3及圖4 丨心篮早兀）之方法的 128386.doc -19- 200901376 截面圖。 >看圖7A至圖7B ’藉由將雜質離子植入至半導體基板 200中 甲而形成一雜質區域2〇5。將一絕緣層210形成於基板 2〇〇及雜質區域2〇5上。該絕緣層21〇可由氧化矽及/或氮化 夕幵/成。圖案化絕緣層21〇以形成曝露雜質區域2〇5之至少 邛刀的開口 2 1 5。舉例而言，可將一光罩形成於絕緣層 2 10上以界定開口 215之位置，且可使用該光罩來蝕刻穿過 、’、邑緣層2 1 〇之開口 2 15。儘管已展示了單個絕緣層2丨〇，但 將理解’可或者使用一個以上之絕緣層。 參看圖7C至圖7D，諸如藉由將經曝露之雜質區域2〇5用 作一種子層來進行一選擇性磊晶成長（SEG)製程及/或藉由 將矽層2 1 8沈積於開口 21 5中而形成矽層2 1 8以至少部分地 填充開口 215。諸如藉由回蝕矽層218而使矽層218凹陷於 開口 2 1 5中以形成一凹陷之石夕層2 3 3。 參看圖7E，藉由以下步驟而將一垂直單元二極體形成於 凹陷之矽層233中：將第一電導率類型雜質離子（例如，n 型離子）植入或以其他方式提供於凹陷之石夕層之一下二 極體區域230中；及將與第一電導率類型雜質離子相反之 第二電導率類型雜質離子（例如，ρ型離子）植入或以其他方 式提供於凹陷之矽層233之一上二極體區域235中。將一摻 雜矽層239形成於絕緣層210之上表面上及沿開口 215之側 壁上及上二極體區域23 5上。 參看圖7F，諸如藉由沈積將—金屬層2兄形成於摻雜矽 層239上（包括沿開口 2 1 5之側壁及跨越上二極體區域235)。 128386.doc -20· 200901376 可形成金屬層253以便與摻雜矽層239反應以沿其間之一介 面而形成一金屬矽化物歐姆層243。當金屬層253包括鈦 (Ti)時’歐姆層243可形成為矽化鈦（TiSix)層《或者，當金 屬層253包括鈷（c〇)時，歐姆層243可形成為矽化鈷（CoSix) 層。 务看圖7G，諸如藉由沈積將一金屬氮化物層258形成於 金屬層253上。將一填充層268形成於金屬氮化物層258上 且填充金屬氮化物層258上之開口 215。金屬氮化物層258 可充當金屬層253與填充層268之間的電絕緣體。 參看圖7H ’蝕刻填充層268、金屬氮化物層25 8、金屬層 253、歐姆層243及摻雜矽層239以曝露絕緣層210之上表面 且藉此形成填充部件270、金屬氮化物層260、金屬層 255、Sv姆層245及換雜石夕層240 ,其中一開口 215位於上二 極體區域235及下二極體區域230上。上二極體區域235及 下二極體區域230形成一將第一電極250電連接至雜質區域 205之導電結構225。 藉由（例如）以下方法來改變摻雜矽層240及歐姆層245之 一上部为267以具有絕緣性質：將氮引入至一接雜石夕層上 部分265及一歐姆層上部分266中；氧化摻雜矽層上部分 265及歐姆層上部分266 ;及/或使摻雜矽層上部分265及歐 姆層上部分266凹陷並在其上沈積一絕緣材料（例如，氮化 石夕及/或氧化砂）。 參看圖71，將一可變電阻率材料層275形成於絕緣層21〇 之上表面、摻雜矽層240及歐姆層245之絕緣上部分267、 J2S386.doc -21 - 200901376 填充部件270上，且電連接至第一電極25〇。可變電阻率材 料層280可包括—可相變材料，諸如，包括（例如）鍺⑴幻、 銻（sb)及/或碲（Te)之硫族化物材料。將一第二電極28〇形 成於可變電阻率材料層275上。 因此，可變電阻率材料層275電連接於第一電極25〇與第 一電極280之間，且第一電極25〇經由歐姆層245及導電結 構而電連接至雜質區域205，該導電結構包括摻雜矽層24〇 及上二極體區域23 5與下二極體區域23 0。 繼續參看圖71，歐姆層245圍繞杯狀第一電極25〇，此提 供歐姆層245舆杯狀第一電極25〇之間的更大接觸表面面積 及更低電阻。第一電極250與二極體225之間經由歐姆層 245之大得多的導電面積（相對於電極25〇之上表面與可變 電阻率材料層275之間的導電面積）提供第一電極25〇與上 二極體區域235及下二極體區域23〇之間低得多的電阻（與 第一電極250與可變電阻率材料層275之間的電阻相比卜 此外，由於層245由摻雜矽形成的，所以其厚度可比圖i G 中由氧化矽或氮化矽形成之習知間隔物丨3 5更容易控制。 此外，杯狀第一電極250之底表面接觸歐姆層245之一相對 較大面積，且杯狀第一電極25〇之側壁之上表面接觸可變 電阻率材料層280之—相對較小面積。該結構之此等及其 他態樣可提供圖71之記憶體單元的改良之操作特性。 圖8係说明根據本發明之一些實施例之二極體類型 裝置（其可包括圖3之記憶體單元）的截面圖。參看圖8，一 第一絕緣層312位於一基板3〇〇上。雜質區域3〇5形成於基 I28386.doc -22- 200901376 板300中。第一電極345經由導電結構325與歐姆層之一 、、且&而電連接至雜質區域3 〇 5 ^可如上文針對圖3之對應導 電接觸225、歐姆層245、第一電極250及填充部件27〇所描 述來組態導電結構325、歐姆層333、第一電極345及填充 邛件3 5 5中之每一者，為簡潔起見，此處不重複其之描 述。 可變電阻率材料層370電連接於第二電極38〇與第一電極 3 45之間。一弟一絕緣層3 92位於第一絕緣層3 1 2上且跨越 第二電極380及一可變電阻率材料層37〇而延伸。導電線 41〇(其可為位元線）位於第二絕緣層392上。導電接觸38〇經 由第二絕緣層392之一部分而延伸於導電線41〇與第二電極 3 80之間。 一第三絕緣層422位於第二絕緣層392上且跨越導電線 410而延伸。一導電線44〇(其可為字線）位於第三絕緣層422 上。一導電接觸430經由第一絕緣層3 12、第二絕緣層392 及第三絕緣層422而延伸於導電線440與基板3〇〇之一活性 區域之間。 圖9係沿穿過根據本發明之一些實施例之圖8之二極體類 型PRAM裝置之線A-A的截面圖。 圖1 0係說明根據本發明之一些實施例之電晶體類型 PRAM裝置的截面圖。圖1〇之電晶體類型置包括 一可變電阻率材料層，該可變電阻率材料層電連接至一電 晶體之一端子。參看圖1〇，源極區域5〇5及汲極區域5〇7形 成於一基板500中之隔離區域502之間。閘極結構51〇位於 128386.doc •23- 200901376 基板500中之位於源極區域5〇5與汲極區域5〇7之間的通道 區域上。該等閘極結構51〇可各自包括一覆蓋層516、一閘 極5 14及一穿隧絕緣層512。側壁間隔物518位於閘極結構 510之侧壁與—第一絕緣層522之間。第一絕緣層522位於 隔離區域502、源極區域5〇5及汲極區域5〇7以及閘極結構 510上且跨越以上各者而延伸。 導電接觸532延伸穿過第一絕緣層522中之開口 525以接 觸一種類型之源極區域5〇5及沒極區域507。接觸襯塾542 位於接觸532及第一絕緣層522之上表面上。另一導電接觸 534延伸穿過第一絕緣層522中之開口 527以接觸另一類型 之源極區域5〇5及汲極區域5〇7。一導電線5料形成於導電 接觸534上。 一第一絕緣層552位於第一絕緣層522、導電襯塾542及 導電線544上且跨越以上各者而延伸。第二絕緣層552中之 開口 555曝露導電襯塾5<42之至少一部分。 一摻雜矽層565及歐姆層563、一電極575及一填充部件 585形成於開口 555中。可如上文針對圖3之對應摻雜矽層 240、歐姆層245、電極25〇及填充部件27〇所描述來組態摻 雜石夕層565、歐姆層563、電極575及填充部件585，為簡潔 起見’此處不重複其之描述。 可變電阻率材料層600電連接於第二電極61〇與第一電極 575之間。一第三絕緣層位於第二絕緣層552上且跨越 第二電極610而延伸。—導電線640位於第三絕緣層622 上。導電接觸630延伸穿過第三絕緣層622中之開口 625以 128386.doc •24· 200901376 將導電線640與第二電極610互連。 圖11A至圖1 1J係說明根據本發明之一些實施例之製造二 極體類型PRAM裝置（諸如，圖8之二極體類型pRAM裝置） 之方法的截面圖。 圖1 1A至圖1 1 G中所示之方法及所得結構可與圖7 A至圖 71中所示之方法及所得結構相同，除了在圖11 a至圖11 ◦中 製造了兩個圖7A至圖71中所示之裝置之外。因此，上文針 對圖7A至圖71所提供之描述作為圖11A至圖nG之結構及 方法的描述而併入本文中且為簡潔起見不予以重複。 參看圖11G，將一第二絕緣層392形成於第一絕緣層312 上且跨越第二電極380而延伸。第二絕緣層392中之開口 395曝露第二電極380之至少一部分。 參看圖11H，將導電線41〇形成於第二絕緣層392上。導 電接觸400延伸穿過開口 395以將導電線41〇與第二電極38〇 互連。 參看圖1 11，將一第三絕緣層422形成於第二絕緣層上且 跨越導電線410而延伸。形成一穿過第一絕緣層312、第二 絕緣層392而在第三絕緣層422中之開口 425以曝露基板3〇〇 上之一活性區域。 參看圖11J ’將一導電接觸430形成於開口 425中。將一 導電線440形成於第三絕緣層422及導電接觸斗儿上，使得 導電線440電連接至基板300之活性區域。 儘管已展示了三個絕緣層3 12、392及422，但將理解， 可或者使用任何數目之絕緣層。 128386.doc •25- 200901376 圖12 A至圖121係說明根據本發明之一些實施例之製造電 晶體類型PRAM裝置（諸如，圖10中所示之裝置）之方法的 截面圖。 參看圖12A至圖12B，將隔離區域5 02形成於半導體基板 500中。藉由將雜質離子植入至基板500中而形成源極區域 505及汲極區域507。將閘極結構5 1 0形成於位於源極區域 505與汲極區域507之間的通道區域上。藉由沈積且圖案化 穿隧絕緣層512、閘極層514及覆蓋層516而形成閘極結構 510。將側壁間隔物51 8形成於閘極結構510之側壁上。 參看圖12C，將一第一絕緣層522形成於圖12B之結構 上。形成穿過第一絕緣層522之開口 525及527以曝露基板 500之源極區域505及汲極區域507。 參看圖12D，導電接觸532延伸穿過開口 525以接觸—種 類型之源極區域505及汲極區域507。將接觸襯塾542形成 於導電接觸532及第一絕緣層522上。一導電接觸534延伸 穿過開口 527以接觸另一類型之源極區域5〇5及汲極區域 507。將一導電線544形成於導電接觸534及第一絕緣層522 上。 參看圖12E，將一第二絕緣層5 52形成於圖丨2d之結構 上。形成延伸穿過第二絕緣層552之一部分的開口 555以曝 露接觸襯墊542之至少一部分。將一摻雜矽層56〇形成於第 二絕緣層552上、沿著開口 555之側壁上及於接觸襯塾5仏 之一上表面上。 參看圖12F，將一第一電極層57〇形成於捧雜石夕層⑽上 128386.doc -26- 200901376 (包括沿著開口 555之側壁上及於接觸襯墊542上）。第一電 極層570可包括一金屬層572及一金屬氮化物層574。可形 成一金屬層572以便與摻雜矽層560反應以沿其間之一介面 而形成一金屬矽化物歐姆層561。當金屬層572包括鈦（Ti) 時，歐姆層561可形成為矽化鈦（TiSix)層。或者，當金屬 層572包括鈷（Co)時，歐姆層561可形成為矽化鈷（c〇six) 層。將金屬氮化物層574形成於金屬層572上。 參看圖12G，將一填充層（其可包括掺雜或未摻雜矽）形 成於金屬氮化物層574上以至少部分地填充開口 555且可完 王填充開口 555。蝕刻填充層、金屬氮化物層574、金屬層 572、歐姆層561及摻雜矽層560以曝露第二絕緣層552之上 表面且導致形成共同形成第一電極575之摻雜矽層565、歐 姆層563、金屬層576及金屬氮化物層578，且導致形成一 填充部件585。 藉由（例如）以下方法來改變換雜石夕層565及歐姆層563之 .將氮引入至摻雜矽層上部
阻率材料層6〇〇可包括一可相變材料， 一上部分592以具有絕緣性質： 分590及歐姆層上部分591中； 歐姆層上部分591 ;及/#佶掾: 一電極575。可變電 諸如，包括（例如）鍺 128386.doc 27· 200901376 Π二(::及’或碲(Te)之硫族化物材料。將第二電極6】。 ==“”_層275上。將—跨越第二電極610而 第二絕緣層620形成於第二絕緣層552上。 參看圖121，將—導_雷綠 導電線形成於第三絕緣層622上。 導電接觸630經由第三絕緣 豕滑622而將導電線640與第二電 極610互連。儘管已展 ⑽ 已展不了二個絕緣層522、552及622，但 將理解，可或者使用任何數目之絕緣層。 上述㈣㈣了本發明且不解釋為限制本發明。儘管已 描述了本發明之一政會 一 彳，但熟習此項技術者將不難顯 而易見，在不顯著背離本 θ <新穎教不及優勢的情況 下’在s亥等實施例中許多修 。又你可旎的。因此，所有此等 修改皆意欲包括於如申嗜崖丨 甲明專利範圍中所界定之本發明之範 命内。本發明由以下申靖直 々 °專利靶圍來界定，其中申請專利 範圍之等效物將包括於其中。 【圖式簡單說明】 圖1Α至圖1G係說明—種製造_可相變記憶體裝置之習 知方法的截面圖。 圖2係&人姆層之電子顯微圖片，該歐姆層在使用圖π 至圖1D之習知製程來形成側壁間隔物期間已指壞。 圖3係說明根據本發明之一些實施例之積體電路記憶體 平几的截面圖，該積體電路記憶體單元具有一經由一導電 2構而f連接至-基板之可變電阻率材料，該導電結構包 括一垂直二極體。 圖4係說明根據本發明之—些其他實施例之積體電路記 128386.doc -28- 200901376 憶體單元的截面圖，該積體電 - 乇吩。匕隐體早兀具有一經由一 導電結構而電連接至一基板之可 i冤阻率材料，該導電結 構包括一垂直二極體。 圖5係說明根據本發明之—此 二貫把例之積體電路記憶體 單元的截面圖，該積體電路記情艚 G U體早兀具有一經由一導電 結構而電連接至一基板之可變電 电1牛材枓，該導電結構包 括一垂直二極體。 圖6係說明根據本發明之一此其
二具他實施例之積體電路記 憶體單元的截面圖，該積體電路記憶體單元具有一經由一 導電結構而電連接至一基板之可變電阻率材料，該導電結 構包括一垂直二極體。 圖7A至圖71係說明根據本發明之一些實施例之製造積體 電路記憶體單το (諸如，圖3及圖4之記憶體單元）的截面 圖。 圖8係說明根據本發明之一些實施例之二極體類型pRAM 裝置的截面圖。 圖9係沿穿過根據本發明之一些實施例之圖8之二極體類 型PRAM裝置之線A-A的截面圖。 圖1 0係說明根據本發明之一些實施例之電晶體類型 PRAM裝置的截面圖。 圖1 1A至圖11J係說明根據本發明之一些實施例之製造二 極體類型PRAM裝置（諸如，圖8之二極體類型pRAM裝置） 之方法的截面圖。 圖1 2 A至圖121係說明根據本發明之一些實施例之製造電 128386.doc -29· 200901376 晶體類型PRAM裝置（諸如，圖10之電晶體類型PRAM裝置） 之方法的截面圖。 【主要元件符號說明】 100 基板 112 絕緣層 115 開口 125 垂直单元二極體 126 上區域 128 下區域 129 歐姆層 130 絕緣間隔物層 135 絕緣間隔物 140 第一電極層 142 金屬層 144 金屬氮化物層 145 杯狀第一電極 146 金屬層 148 金屬氮化物層 155 填充部件 170 可相變材料層 180 導電第二電極層 200 基板 205 雜質區域 210 絕緣層 128386.doc -30- 200901376
215 開口 218 矽層 225 導電結構 230 下二極體區域 233 凹陷之矽層 235 上二極體區域 239 摻雜矽層 240 摻雜矽層 243 金屬矽化物歐姆層 245 歐姆層 250 第一電極 253 金屬層 255 金屬層 258 金屬氮化物層 260 金屬氮化物層 265 摻雜矽層上部分 266 歐姆層上部分 267 絕緣上部分 268 填充層 270 填充部件 275 可變電阻率材料層 280 可變電阻率材料層 300 基板 305 雜質區域 128386.doc -31 - 200901376 3 12 第一絕緣層 325 導電結構 333 歐姆層 345 第'一電極 355 填充部件 370 可變電阻率材料層 380 導電接觸 392 第二絕緣層 395 開口 400 導電接觸 410 導電線 422 第三絕緣層 425 開口 430 導電接觸 440 導電線 500 半導體基板 502 隔離區域 505 源極區域 507 没極區域 510 閘極結構 512 穿隧絕緣層 514 閘極 516 覆蓋層 518 側壁間隔物 128386.doc -32- 200901376 522 第一絕緣層 525 開口 527 開口 532 接觸 534 導電接觸 542 導電襯墊 544 導電線 552 第二絕緣層 555 開口 560 摻雜矽層 561 金屬矽化物歐姆層 563 歐姆層 565 摻雜矽層 570 第一電極層 572 金屬層 574 金屬氮化物層 575 第一電極 576 金屬層 578 金屬氮化物層 585 填充部件 590 摻雜石夕層上部分 591 歐姆層上部分 592 絕緣上部分 600 可變電阻率材料層 128386.doc -33- 200901376 610 第二電極 620 第三絕緣層 622 第三絕緣層 625 開口 630 導電接觸 640 導電線 A 中心區域 A-A 線 128386.doc 34

Claims (1)

  1. 200901376 十、申請專利範園： 1· -種製造-積體電路記憶體單元之方法，其包含. 將一歐姆層形成於一導電結構之_ 匕3 . ^ a , 上表面上且沿一絕 緣層中之一開口之一側壁的至 巴 構； 邛刀而延伸遠離該結 將一電極層形成於該歐姆層上；及 將-可變電阻率材料形成於該絕緣層上 電極層。 电逆任主4 2. 如明求項1之方法’其中該可變雷βΒ左 丁必J I電阻率材料包含— 化物材料。 欲杈 3. 如請求項1之方法，其中該歐妞展 丹甲忑以姆層形成於該結構之一上 表面上且沿該結構上之該開口 心側壁的至少一主要部 刀而延伸遠離該結構。 4. 如請求項3之方法，其中該歐妞届 ，、甲忒歐姆層形成於該結構之一上 面上且沿該結構上之該開口 伸遠離該結構。 _的至少5〇%而延 5. 如請求们之方法’其中形成一歐姆層包含·· 形成該歐姆層以使得其完全圍 ^ ,HlI 固、見。亥開口内之該電極層 之側J的至少一主要部分。 6 ·如請求項1之方法，其中該 m Β± θ及該電極層係在一相 Μ %間形成的。 7.如請求項1之方法，其中形成-歐姆層包含： 將—摻雜矽層形成於該結構 之一如❻, 傅之該上表面上且沿該開口 壁之至部分而延伸遠離該結構；及 128386.doc 200901376 將-金屬層形成於該摻雜石夕層上以沿該金屬層與該推 雜矽層之間的-介面而形成-金屬矽化物層，金 8. 9. 10. 11. 12. 13. 屬石夕化物層充當該歐姆層且該金屬層充當該電極/ 如請求項7之方法，其中該金屬層由一包含—耐火金屬 之材料形成。 如請求項7之方法，其中形成—金屬層包含： I成以下中之至少—者：位於該摻雜石夕⑻)層上之 鈦（Ti)層以沿該鈦（ΊΠ)層與該捧雜秒（Si)層之間的一介面 而形成-石夕化鈦(職)層；及2) 一位於該摻雜砂層(Si) 上之鈷（Co)層以沿該鈷（Co)層與該摻雜矽層之間的一 介面而形成一矽化鈷（CoSix)層。 如請求項1之方法，其中形成一歐姆層包含： —將該歐姆層沈積於該結構之該上表面上且沿該開口之 一側壁之至少一部分而延伸遠離該結構。 如明求項1 〇之方法，其中沈積該歐姆層包含將一金屬矽 化物層沈積於該結構之該上表面上且沿該開口之—側壁 之至少一部分而延伸遠離該結構。 如請求項1之方法，其中形成一電極層包含： 將金屬層形成於該結構之一上表面上且沿該開口之 側壁之至少一部分而延伸遠離該結構；及 將覆盍該金屬層之金屬敗化物層形成於該開口中 ^請求们2之方法’其進—步包含將—絕緣填充部件带 成於遠金屬氮化物層上且該絕緣填充部件至少部措 充該開口，其中該絕緣填充部件由一氮化物材料及―石夕 128386.doc 200901376 材料中之至少一者形成，且其 於該絕緣層上、該電極層上及該二料形成 14.如請求項丨之方法，其中將— Η牛上。 母層形成於一暮雷 之-上表面上且沿一絕緣層中 導電、、“冓 -部分而延伸遠離該結構包含：'口之-側壁的至少 將該絕緣層形成於基板上， 及將該開口形成於該絕緣層中以曝露該基板之-部分， Γ 將該導電結構形成於該基板上之該開口中. 將-推㈣層形成於該結構之該上表面上且沿該開口 之一側壁之至少一部分而延伸遠離該結構；及 將-金屬層形成於該摻雜石夕層上以沿該金屬層與該換 /、矽層之間的一介面而形成一金屬矽化物層，其中节金 屬石夕化物層充當該歐姆層且該金屬層充當該電極層 請求項！之方法’其進—步包含將該導電結構形成為 電連接至该基板之一雜質區域的二極體結構。 16·二求項i之方法’其進—步包含將該導電結構形成為 電連接至該基板上之-電晶體之—端子的導電接觸。 17.如請求項1之方法，其進一步包含： 將該歐姆層之-上部分轉換為一絕緣體，其中該可變 電阻率材料形成於該絕緣層上、該絕緣體上且電 該電極層。 复 18· 一種製造一積體電路記憶體單元之方法，其包含： 將一歐姆層形成於一導電結構之一上表面上且沿—绝 128386.doc 200901376 緣層中之一開口之 構； 將該開口中之該 側壁的至少一部分 而延伸遠離該 結 歐姆層之一上部分棘 將一Φ β f A、 轉換為一絕緣體； 將電極層形成於該歐姆層上之該開口中 將—可變電阻率材料形成於該絕緣層上、該 且電連接至該電極層。 ^ 19.如請求項18之方法，其中 化物材料。 絕緣體上 該可變電阻率材料包含—硫族 20.如請求項18之方法’ i 八Τ將忒歐姆層之—上部 一絕緣體包含： 刀轉換為 氧化該開口中之該歐姆層之 體。 工of刀以形成一絕緣 21·如請求項2〇之方法，其進-步包含自該電極之-曝露表 面移除在氧化該歐姆層之該上部分被氧化時的氧化物 22.如請求項18之方法，其中將該歐姆層之—上部 一絕緣體包含： 、為 將氬弓I入至該開口中之 一絕緣體。 23·如請求項22之方法’其進—步包含移除含有在將氣弓^入 至該歐姆層之該上部分中時被引入之氮的該電極 分。 該歐姆層之該上部分中以形成 之一部 24.如請求項18之方法，其中： 形成一歐姆層包含將該歐姆層作為一杯狀歐姆層而形 成於該結構上且沿該開口之側壁而延伸； 128386.doc 200901376 極層开v成於s亥歐姆層上之該開口中包含將該電 極層形成於該歐姆層之一内表面上；及 將該開口中之該歐姆層之一上部分轉換為—絕緣體包 含將圍繞該電極層的該歐姆層之該上部分轉換為一絕緣 體環。 25·如凊求項丨8之方法，其中形成一歐姆層包含： 將—摻雜矽層形成於該導電結構之該上表面上且沿該 開口之側壁之至少一部分而延伸遠離該結構；及 將金屬層形成於該摻雜矽層上以沿該金屬層與該摻 雜矽層之間的一介面而形成一金屬矽化物層，其中該金 屬矽化物層充當該歐姆層且該金屬層充當該電極層。 26.如請求項18之方法，其中形成一歐姆層包含： 將一金屬矽化物層沈積於該結構之該上表面上且沿該 開口之一側壁之至少一部分而延伸遠離該結構。 27·如明求項26之方法，其中將一電極層形成於該歐姆層上 之遠開口中包含： 將—金屬層形成於該結構之一上表面上且沿該開口之 一側壁之至少一部分而延伸遠離該結構；及 將—覆蓋該金屬層之金屬氮化物層形成於該開口中。 如請求項27之方法，其中該金屬氮化物層經形成以填充 該開口中之該金屬層之側壁之間的一内部區域。 29. 如請求項18之方法，其中該導電結構形成為一電連接至 基板之一雜質區域的二極體結構。 30. 如請求項18之方法，其中該導電結構形成為一電連接至 128386.doc 200901376 土板上之電日日體之—端子的導電接觸。 31. —種積體電路記憶體單元，其包含： 一基板； 一位於該基板上的導電結構； 八有曝鉻该結構之開口的絕緣層； 位於该結構上且沿該開口之一側壁之至少一部分而 延伸遠離該結構的杯狀歐姆層； 一位於該歐姆層之—内部之側壁及底部上的電靜.及 :位於該絕緣層上且電連接至該電極層的可變電阻率 材料。 32. —種積體電路記憶體單元，其包含： 一基板； 一位於該基板上的導電結構； 一具有一曝露該結構之開口的絕緣層； 一位於該結構上且沿該開口之-側壁之至少一部分而 延伸运離該結構的杯狀歐姆層； 一位於該歐姆層之一上表面上的絕緣體環； 層了:於該歐姆層之一内部之側壁及—底表面上的電極 ^位於該絕緣層U電連接至該電極層的可變電 材料，其中該絕緣體環將該可變 絕緣。 ^•电丨且旱材枓與該歐姆層 128386.doc
TW097103145A 2007-06-18 2008-01-28 Variable resistance non-volatile memory cells and methods of fabricating same TW200901376A (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020070059273A KR100911473B1 (ko) 2007-06-18 2007-06-18 상변화 메모리 유닛, 이의 제조 방법, 이를 포함하는상변화 메모리 장치 및 그 제조 방법
US11/848,379 US7759159B2 (en) 2007-06-18 2007-08-31 Variable resistance non-volatile memory cells and methods of fabricating same

Publications (1)

Publication Number Publication Date
TW200901376A true TW200901376A (en) 2009-01-01

Family

ID=40131449

Family Applications (1)

Application Number Title Priority Date Filing Date
TW097103145A TW200901376A (en) 2007-06-18 2008-01-28 Variable resistance non-volatile memory cells and methods of fabricating same

Country Status (4)

Country Link
US (2) US7759159B2 (zh)
JP (1) JP5437596B2 (zh)
KR (1) KR100911473B1 (zh)
TW (1) TW200901376A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9166160B1 (en) 2014-04-02 2015-10-20 Winbond Electronics Corp. Resistive random access memory and method of fabricating the same
TWI505446B (zh) * 2013-05-20 2015-10-21 Winbond Electronics Corp 半導體元件及其製造方法
TWI707455B (zh) * 2019-09-17 2020-10-11 華邦電子股份有限公司 非揮發性記憶體及其製造方法

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100873890B1 (ko) * 2006-11-17 2008-12-15 삼성전자주식회사 상변화 메모리 유닛, 이의 제조 방법 및 이를 포함하는상변화 메모리 장치 및 그 제조 방법
KR100971423B1 (ko) * 2008-04-04 2010-07-21 주식회사 하이닉스반도체 상변화 메모리 소자 및 그 제조방법
US20090267042A1 (en) * 2008-04-24 2009-10-29 Happ Thomas D Integrated Circuit and Method of Manufacturing an Integrated Circuit
US7858506B2 (en) 2008-06-18 2010-12-28 Micron Technology, Inc. Diodes, and methods of forming diodes
KR20100066117A (ko) * 2008-12-09 2010-06-17 삼성전자주식회사 반도체 소자 및 그 형성방법
US8435830B2 (en) * 2009-03-18 2013-05-07 Samsung Electronics Co., Ltd. Methods of fabricating semiconductor devices
US8084760B2 (en) * 2009-04-20 2011-12-27 Macronix International Co., Ltd. Ring-shaped electrode and manufacturing method for same
JP2010282989A (ja) * 2009-06-02 2010-12-16 Elpida Memory Inc 半導体記憶装置及びその製造方法、並びに、データ処理システム及びデータ処理装置
KR20110009545A (ko) 2009-07-22 2011-01-28 삼성전자주식회사 금속 탄화 전극을 갖는 반도체장치의 형성방법 및 관련된 반도체장치
CN102272927B (zh) * 2009-08-03 2014-09-10 松下电器产业株式会社 半导体存储器的制造方法
US8030130B2 (en) * 2009-08-14 2011-10-04 International Business Machines Corporation Phase change memory device with plated phase change material
US20110108792A1 (en) * 2009-11-11 2011-05-12 International Business Machines Corporation Single Crystal Phase Change Material
KR101099097B1 (ko) * 2009-11-24 2011-12-27 주식회사 하이닉스반도체 상변화 메모리 장치의 제조 방법
KR20110076394A (ko) * 2009-12-29 2011-07-06 삼성전자주식회사 상변화 메모리 장치
KR20110106712A (ko) 2010-03-23 2011-09-29 삼성전자주식회사 상변화 메모리 소자 및 그의 제조방법
KR101718977B1 (ko) 2010-04-08 2017-03-23 삼성전자주식회사 가변 저항 메모리 소자 및 그 제조 방법
CN102403453A (zh) * 2010-09-17 2012-04-04 中芯国际集成电路制造(上海)有限公司 相变存储器的制作方法
CN103606624B (zh) * 2013-11-15 2017-12-05 上海新储集成电路有限公司 一种具有异质侧壁结构加热电极的相变存储器及其制备方法
KR20150137720A (ko) 2014-05-30 2015-12-09 에스케이하이닉스 주식회사 반도체 장치의 제조 방법
US9461245B1 (en) 2015-11-13 2016-10-04 Taiwan Semiconductor Manufacturing Co., Ltd. Bottom electrode for RRAM structure
CN112635660B (zh) * 2019-10-08 2024-02-27 华邦电子股份有限公司 非易失性存储器及其制造方法

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW287313B (zh) * 1995-02-20 1996-10-01 Matsushita Electric Ind Co Ltd
US6969866B1 (en) 1997-10-01 2005-11-29 Ovonyx, Inc. Electrically programmable memory element with improved contacts
CN1210819C (zh) 1999-03-25 2005-07-13 能源变换设备有限公司 带有改进的接触点的电可编程存储器元件
KR100343653B1 (ko) * 2000-09-22 2002-07-11 윤종용 금속 실리사이드층을 갖는 반도체 장치 및 그 제조방법
US6649928B2 (en) * 2000-12-13 2003-11-18 Intel Corporation Method to selectively remove one side of a conductive bottom electrode of a phase-change memory cell and structure obtained thereby
US6586761B2 (en) * 2001-09-07 2003-07-01 Intel Corporation Phase change material memory device
US6566700B2 (en) * 2001-10-11 2003-05-20 Ovonyx, Inc. Carbon-containing interfacial layer for phase-change memory
US6815818B2 (en) * 2001-11-19 2004-11-09 Micron Technology, Inc. Electrode structure for use in an integrated circuit
US6891747B2 (en) * 2002-02-20 2005-05-10 Stmicroelectronics S.R.L. Phase change memory cell and manufacturing method thereof using minitrenches
EP1559146A1 (en) * 2002-08-21 2005-08-03 Ovonyx Inc. Utilizing atomic layer deposition for programmable device
US7049623B2 (en) * 2002-12-13 2006-05-23 Ovonyx, Inc. Vertical elevated pore phase change memory
US6869883B2 (en) * 2002-12-13 2005-03-22 Ovonyx, Inc. Forming phase change memories
US7323734B2 (en) * 2003-02-25 2008-01-29 Samsung Electronics Co., Ltd. Phase changeable memory cells
JP4445398B2 (ja) * 2003-04-03 2010-04-07 株式会社東芝 相変化メモリ装置
CN101006517A (zh) * 2004-06-16 2007-07-25 皇家飞利浦电子股份有限公司 电气器件及其制造方法
KR100655796B1 (ko) 2004-08-17 2006-12-11 삼성전자주식회사 상변화 메모리 장치 및 그 제조 방법
KR100663348B1 (ko) * 2004-09-02 2007-01-02 삼성전자주식회사 몰딩막 및 형성막 패턴 사이에 개재된 상전이막 패턴을갖는 피이. 램들 및 그 형성방법들.
KR100689831B1 (ko) * 2005-06-20 2007-03-08 삼성전자주식회사 서로 자기정렬된 셀 다이오드 및 하부전극을 갖는 상변이기억 셀들 및 그 제조방법들
JP2007073779A (ja) * 2005-09-07 2007-03-22 Elpida Memory Inc 不揮発性メモリ素子及びその製造方法
KR100713943B1 (ko) * 2005-09-15 2007-05-07 재단법인서울대학교산학협력재단 상변화 메모리 소자 및 그 제조방법
KR100695164B1 (ko) * 2005-11-09 2007-03-14 삼성전자주식회사 스위칭 소자로서 트랜지스터 및 다이오드를 포함하는하이브리드 타입의 비휘발성 메모리 소자
JP4628935B2 (ja) * 2005-11-19 2011-02-09 エルピーダメモリ株式会社 不揮発性半導体記憶装置
US7599217B2 (en) * 2005-11-22 2009-10-06 Macronix International Co., Ltd. Memory cell device and manufacturing method
JP3989506B2 (ja) * 2005-12-27 2007-10-10 シャープ株式会社 可変抵抗素子とその製造方法ならびにそれを備えた半導体記憶装置
JP4691454B2 (ja) * 2006-02-25 2011-06-01 エルピーダメモリ株式会社 相変化メモリ装置およびその製造方法
KR100782482B1 (ko) * 2006-05-19 2007-12-05 삼성전자주식회사 ＧｅＢｉＴｅ막을 상변화 물질막으로 채택하는 상변화 기억 셀, 이를 구비하는 상변화 기억소자, 이를 구비하는 전자 장치 및 그 제조방법
US7884343B2 (en) * 2007-02-14 2011-02-08 Macronix International Co., Ltd. Phase change memory cell with filled sidewall memory element and method for fabricating the same
KR100883412B1 (ko) 2007-05-09 2009-02-11 삼성전자주식회사 자기 정렬된 전극을 갖는 상전이 메모리소자의 제조방법,관련된 소자 및 전자시스템
KR100881055B1 (ko) 2007-06-20 2009-01-30 삼성전자주식회사 상변화 메모리 유닛, 이의 제조 방법, 이를 포함하는상변화 메모리 장치 및 그 제조 방법
KR20090002548A (ko) 2007-07-02 2009-01-09 주식회사 하이닉스반도체 상변화 메모리 장치 및 그 제조방법

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI505446B (zh) * 2013-05-20 2015-10-21 Winbond Electronics Corp 半導體元件及其製造方法
US9166160B1 (en) 2014-04-02 2015-10-20 Winbond Electronics Corp. Resistive random access memory and method of fabricating the same
TWI508341B (zh) * 2014-04-02 2015-11-11 Winbond Electronics Corp 電阻式隨機存取記憶體及其製造方法
TWI707455B (zh) * 2019-09-17 2020-10-11 華邦電子股份有限公司 非揮發性記憶體及其製造方法
US11189660B2 (en) 2019-09-17 2021-11-30 Winbond Electronics Corp. Non-volatile memory and method of fabricating the same

Also Published As

Publication number Publication date
KR20080111206A (ko) 2008-12-23
US7759159B2 (en) 2010-07-20
JP2008311666A (ja) 2008-12-25
JP5437596B2 (ja) 2014-03-12
KR100911473B1 (ko) 2009-08-11
US20080308784A1 (en) 2008-12-18
US20100243982A1 (en) 2010-09-30
US8138490B2 (en) 2012-03-20

Similar Documents

Publication Publication Date Title
TW200901376A (en) Variable resistance non-volatile memory cells and methods of fabricating same
TWI380437B (en) Sidewall structured switchable resistor cell
US7419881B2 (en) Phase changeable memory device and method of formation thereof
US9620566B2 (en) Variable resistance memory device with shunt gate connected to corresponding gate
US6589714B2 (en) Method for making programmable resistance memory element using silylated photoresist
US20100163828A1 (en) Phase change memory devices and methods for fabricating the same
US8841643B2 (en) Semiconductor memory device including buffer electrode
TW200830546A (en) Semiconductor device and method of fabricating the same
TW201030946A (en) Nonvolatile memory cell including carbon storage element formed on a silicide layer
US10121965B1 (en) Resistive random access memory device containing discrete memory material portions and method of making thereof
TW200901393A (en) Method of fabricating a self-aligning damascene memory structure
TW200830538A (en) Phase change memory device and method of fabricating the same
TW200908293A (en) Phase change memory device and fabrications thereof
TW200830545A (en) Phase-change material layer and phase-change memory device including the phase-change material layer
US8865558B2 (en) Method of forming a phase change material layer pattern and method of manufacturing a phase change memory device
KR101781624B1 (ko) 가변 저항 메모리 소자 및 그 제조 방법
TW201123356A (en) Wiring structures and methods of forming wiring structures
US8710478B2 (en) Nonvolatile semiconductor storage device and a manufacturing method thereof
US20140367630A1 (en) Semiconductor device and method for manufacturing same
TW201133757A (en) Semiconductor device having a conductive structure and method of forming the same
TW201017946A (en) Methods for increasing carbon nano-tube (CNT) yield in memory devices
JP2006344948A (ja) 相変化記憶素子及びその製造方法
TW201405902A (zh) 具有熱侷限間隔物之相變化記憶胞
TW201005943A (en) Transistor with contact over gate active area
US9076866B2 (en) Semiconductor device and method for fabricating the same