TWI707455B - 非揮發性記憶體及其製造方法 - Google Patents

非揮發性記憶體及其製造方法 Download PDF

Info

Publication number
TWI707455B
TWI707455B TW108133420A TW108133420A TWI707455B TW I707455 B TWI707455 B TW I707455B TW 108133420 A TW108133420 A TW 108133420A TW 108133420 A TW108133420 A TW 108133420A TW I707455 B TWI707455 B TW I707455B
Authority
TW
Taiwan
Prior art keywords
layer
volatile memory
rectifying
metal filling
opening
Prior art date
Application number
TW108133420A
Other languages
English (en)
Other versions
TW202114161A (zh
Inventor
許博硯
吳伯倫
Original Assignee
華邦電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 華邦電子股份有限公司 filed Critical 華邦電子股份有限公司
Priority to TW108133420A priority Critical patent/TWI707455B/zh
Priority to US16/823,344 priority patent/US11189660B2/en
Application granted granted Critical
Publication of TWI707455B publication Critical patent/TWI707455B/zh
Publication of TW202114161A publication Critical patent/TW202114161A/zh

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B63/00Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • H10B63/22Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes of the metal-insulator-metal type
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B41/00Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H10B41/42Simultaneous manufacture of periphery and memory cells
    • H10B41/43Simultaneous manufacture of periphery and memory cells comprising only one type of peripheral transistor
    • H10B41/48Simultaneous manufacture of periphery and memory cells comprising only one type of peripheral transistor with a tunnel dielectric layer also being used as part of the peripheral transistor
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011Manufacture or treatment of multistable switching devices
    • H10N70/041Modification of switching materials after formation, e.g. doping
    • H10N70/043Modification of switching materials after formation, e.g. doping by implantation
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011Manufacture or treatment of multistable switching devices
    • H10N70/061Shaping switching materials
    • H10N70/066Shaping switching materials by filling of openings, e.g. damascene method
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/821Device geometry
    • H10N70/826Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/881Switching materials
    • H10N70/883Oxides or nitrides
    • H10N70/8833Binary metal oxides, e.g. TaOx
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601Interfaces specially adapted for storage systems
    • G06F3/0668Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671In-line storage system
    • G06F3/0683Plurality of storage devices
    • G06F3/0688Non-volatile semiconductor memory arrays

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

一種非揮發性記憶體,包括導體層、記憶元件以及選擇器。選擇器位於記憶元件與導體層之間,並與其電性連接。選擇器包括金屬填充層、阻障層以及整流層。金屬填充層電性連接記憶體。阻障層位於金屬填充層的側壁與底面。整流層包覆於阻障層周圍。整流層包括第一部分與第二部分。第一部分位於所述金屬填充層底面的阻障層與導體層之間。第二部分與金屬填充層將金屬填充層的側壁上的阻障層夾於其間。第一部分比第二部分具有較多的金屬離子的擴散路徑。

Description

非揮發性記憶體及其製造方法
本發明是有關於一種記憶體及其製造方法,且特別是有關於一種具有選擇器之非揮發性記憶體及其製造方法。
近年來電阻式隨機存取記憶體(Resistive Random Access Memory,RRAM)、相變化記憶體(Phase Change Memory,PCM)或是磁阻式隨機存取記憶體(Magnetic Random Access Memory,MRAM)的發展極為快速,是目前最受矚目之非揮發性記憶體。由於這些記憶體具備低功耗、高速運作、高密度、持久度高、儲存時間長以及相容於互補式金屬氧化物半導體(Complementary Metal Oxide Semiconductor,CMOS)製程技術之潛在優勢,因此非常適合作為下一世代之非揮發性記憶體元件。然而,電晶體多電阻(1TnR)的配置例如是一電晶體二電阻(1T2R)配置,在記憶元件高密度之後所產生的潛行電流(sneak current)造成誤判的問題以及的設定干擾(SET disturb)等問題亟待解決。
本發明提供一種非揮發性記憶體可以避免產生潛行電流 (sneak current)以及一電晶體多電阻(1TnR)之元件的設定干擾(SET disturb)等問題。
本發明實施例提出一種非揮發性記憶體,包括導體層、記憶元件以及選擇器。選擇器位於所述記憶元件與所述導體層之間,並與其電性連接。所述選擇器包括金屬填充層、阻障層以及整流層。金屬填充層電性連接所述記憶體。阻障層位於所述金屬填充層的側壁與底面。整流層包覆於所述阻障層周圍。所述整流層包括第一部分與第二部分。所述第一部分位於所述金屬填充層底面的所述阻障層與所述導體層之間。所述第二部分與所述金屬填充層將所述金屬填充層的側壁上的所述阻障層夾於其間。所述第一部分比所述第二部分具有較多的金屬離子的擴散路徑。
本發明實施例還提出一種非揮發性記憶體的製造方法,包括在導體層上形成介電層。在所述介電層中形成開口。在所述開口中形成選擇器,包括在所述開口中形成底材層,所述底材層包括介電材料以及對所述開口底面的底材層進行處理製程,使所述底材層形成整流層。所述整流層包括第一部分與第二部分。第一部分位於所述開口的底面。第二部分位於所述開口的側壁。所述第一部分比所述第二部分具有較多的金屬離子的擴散路徑。在所述整流層上形成阻障層。在所述開口的所述阻障層上形成金屬填充層。在所述介電層上形成記憶元件。
本發明實施例之非揮發性記憶體之選擇器具有整流層可以做為限流元件,避免產生潛行電流以及一電晶體多電阻(1TnR)之元件的設定干擾等問題。
為讓本發明的上述特徵和優點能更明顯易懂,下文特舉 實施例,並配合所附圖式作詳細說明如下。
70:罩幕層
80:底材層
82:整流層
82a:第一部分
82b:第二部分
90:處理製程
102:導體層
104:介電層
106:停止層
108:開口
108s:側壁
108b:底面
110、110a:阻障層
112、112a、:金屬填充層
120:選擇器
130:記憶元件
132:第一電極
134:可變電阻層
136:第二電極
β:角度
R:凹槽
圖1A至圖1F是本發明實施例一種非揮發性記憶體的製造流程的剖面示意圖。
圖2A至圖2B是本發明另一實施例一種非揮發性記憶體的製造流程的剖面示意圖。
圖3A是比較例之沒有使用選擇器之電阻式隨機存取記憶體的電特性曲線圖。
圖3B是實例1之具有選擇器之電阻式隨機存取記憶體的電特性曲線圖。
圖3C是實例2之具有選擇器之電阻式隨機存取記憶體的電特性曲線圖,其中選擇器之整流層具有高摻質濃度。
圖3D是實例3之具有選擇器之電阻式隨機存取記憶體的電特性曲線圖,其中選擇器之整流層具有較厚的厚度。
圖1A至圖1F是本發明實施例一種非揮發性記憶體的製造流程的剖面示意圖。
請參照圖1A,在導體層102上形成介電層104,以使介電層104覆蓋導體層102。接著,在介電層104上形成停止層106。導體層102可以是形成在基底上的介電層上。導體層102例如是金屬內連線的第一層金屬層。導體層102的材料包括金屬、金屬 合金,例如是銅、鈦、銀或前述之合金。
介電層104的材料包括氧化矽、氮化矽、氮氧化矽或其他合適的絕緣材料。停止層106的材料與介電層104的材料不同。停止層106包括氧化矽、氮化矽、氮氧化矽或者是可作為研磨停止層或蝕刻停止層的其他合適的材料。
接著,請參照圖1B,進行微影蝕刻製程,於停止層106與介電層104中形成開口108。開口108的底面108b暴露出部分導體層102。在形成開口108之後,於停止層106上以及開口108的側壁108s與底面108b上形成底材層80。底材層80可以是共形層。底材層80包括介電材料層。介電材料層可以是介電常數例如是3.9以上的高介電常數介電材料。介電材料層可以是氧化物,例如是TiO2、Al2O3、HfO2或其組合。底材層80的厚度例如是30埃至300埃。
之後,請參照圖1C,在底材層80上形成罩幕層70,對底材層80進行處理製程90,以形成整流層82。罩幕層70覆蓋住開口108以外的底材層80,使開口108之中的底材層80裸露出來。罩幕層70例如圖案化的光阻層。
處理製程90例如是離子植入製程,以將摻質植入於開口108的底面108b的底材層80之中,使其具有摻質,以形成整流層(rectify layer)82的第一部分82a。在一實施例中,離子植入製程並未將摻質植入於開口108的側壁108s的底材層80之中,因此其不具有摻質,在開口108的側壁108s的底材層80將做為整流層82的第二部分82b。第一部分82a比第二部分82b具有較多的結構缺陷,因此具有較多的金屬離子的擴散路徑。離子植入製 程所植入的摻質為氬、氮、硼、砷、磷、銦、鍺或其組合。摻質的濃度例如是1E12ions/cm2至1E16ions/cm2。離子植入製程的植入方向與導體層102的表面的法線方向的夾角β可以是0度或是小於30度。離子植入製程的能量例如是0.1KeV至10KeV。
請參照圖1C與1D,將罩幕層70移除。之後,在底材層80以及整流層82上形成阻障層110。阻障層110的材料可以是鉭、鈦、氮化鉭、氮化鈦或其他合適的材料。阻障層110的厚度例如是30埃至150埃。
其後,在阻障層110上形成金屬填充層112。金屬填充層112可以填滿開口108。金屬填充層112的包括鎢、銅或其他合適的材料。之後,請參照圖1E,以停止層106為蝕刻停止層或是研磨停止層,進行回蝕刻製程或是平坦化製程以移除停止層106上的金屬填充層112、阻障層110以及底材層80。留在開口108之中的金屬填充層112a、阻障層110a以及整流層82共同組成選擇器120。
請參照圖1F,在停止層106上形成記憶元件130。在本實施例中,以記憶元件130為RRAM 130來說明之。RRAM 130包括由第一電極132、第二電極136及介於其間的可變電阻層(resistance changeable layer)134所構成的金屬-絕緣層-金屬(MIM)結構。第一電極132與選擇器120電性連接。第一電極132與第二電極136的材料例如是氮化鈦(TiN)、鉑(Pt)、銥(Ir)、釕(Ru)、鈦(Ti)、鎢(W)、鉭(Ta)、鋁(Al)、鋯(Zr)、鉿(Hf)、鎳(Ni)、銅(Cu)、鈷(Co)、鐵(Fe)、釓(Gd)或錳(Mo)。可變電阻層134設置於第一電極132與第二電極136之 間。可變電阻層134包括介電材料,例如是氧化鉿(諸如HfO或HfO2等)、氧化鑭、氧化釓、氧化釔、氧化鋯、氧化鈦、氧化鉭、氧化鎳、氧化鎢、氧化銅、氧化鈷或氧化鐵。
選擇器120包括金屬填充層112a、阻障層110a以及整流層82。在一實施例中,金屬填充層112a、阻障層110a以及整流層82的頂面可以是共平面,但不限於此。阻障層110a與整流層82包覆金屬填充層112a的側壁與底面。阻障層110a與整流層82可以是共形層。整流層82可以做為限流元件。整流層82為連續層,其包括第一部分82a與第二部分82b。整流層82的第一部分82a位於開口108的底面108b,並且與導體層102物理性接觸。第一部分82a位於金屬填充層112a的下方,其夾在阻障層110a與導體層102之間,並與其物理性接觸。整流層82的第二部分82b位於開口108的側壁,並與介電層104、停止層106以及第一電極132物理性接觸。第二部分82b位於金屬填充層112a的側壁上的阻障層110a與介電層104之間,並與其物理性接觸。
在以上的實施例中,選擇器120的金屬填充層112a、阻障層110a以及整流層82的頂面是共平面。金屬填充層112a、阻障層110a以及整流層82的頂面均與RRAM 130的第一電極132物理性接觸。
在另一實施例中,金屬填充層、阻障層以及整流層的頂面可以不是共平面。舉例來說,請參照圖2A,選擇器為設置在介電層104中的插塞。金屬填充層112a、阻障層110a以及整流層82均是位於介電層104中。金屬填充層112a的頂面較低,而整流層82與阻障層110a可以向上延伸,而使其頂面凸出於金屬填充層 112a的頂面。阻障層110a的側壁與金屬填充層112a的頂面形成凹槽R。RRAM的第一電極132填入此凹槽R之中(如圖2B所示)。
比較圖3A與圖3B的結果顯示,相較於沒有選擇器的RRAM,本發明之具有選擇器的RRAM有助於改善干擾的問題。比較圖3B、圖3C與圖3D的結果顯示,當整流層是藉由離子植入製程將摻質植入底材層(例如介電材料)來形成時,將摻質濃度提升或將整流層的厚度增加,均可以進一步改善干擾的問題。
本發明實施例之非揮發性記憶體之選擇器具有整流層可以做為限流元件,降低選擇器的操作電壓。本發明實施例之選擇器可避免一電晶體多電阻(1TnR)之元件產生潛行電流以及設定干擾(SET disturb)等問題。
70:罩幕層
80:底材層
82:整流層
82a:第一部分
82b:第二部分
90:處理製程
102:導體層
104:介電層
106:停止層
108:開口
β:角度

Claims (10)

  1. 一種非揮發性記憶體,包括:記憶元件,包括第一電極、第二電極及介於其間的可變電阻層;導體層,位於所述記憶體下方;選擇器,位於所述記憶元件與所述導體層之間,並與其電性連接,所述選擇器包括:金屬填充層,電性連接所述記憶體;阻障層,位於所述金屬填充層的側壁與底面;以及整流層,包覆於所述阻障層周圍,所述整流層包括:第一部分,位於所述金屬填充層底面的所述阻障層與所述導體層之間;以及第二部分,所述第二部分與所述金屬填充層將所述金屬填充層側壁上所述阻障層夾於其間,其中,所述第一部分比所述第二部分具有較多的金屬離子的擴散路徑。
  2. 如申請專利範圍第1項所述的非揮發性記憶體,其中所述整流層包括TiO2、Al2O3、HfO2或其組合。
  3. 如申請專利範圍第1項所述的非揮發性記憶體,其中所述整流層包括介電常數是3.9以上的高介電常數介電材料。
  4. 如申請專利範圍第1項所述的非揮發性記憶體,其中所述整流層的所述第一部分具有摻質,且所述第一部分的摻質濃度大於所述第二部份的摻質濃度。
  5. 如申請專利範圍第4項所述的非揮發性記憶體,其中所述摻質包括氬、氮、硼、砷、磷、銦、鍺或其組合。
  6. 如申請專利範圍第1項所述的非揮發性記憶體,其中所述整流層的所述第一部分比所述第二部分具有較多的結構缺陷。
  7. 一種非揮發性記憶體的製造方法,包括:在導體層上形成介電層;在所述介電層中形成開口,在所述開口中形成選擇器,包括;在所述開口中形成底材層,所述底材層包括介電材料;對所述開口的底面的底材層進行處理製程,使所述底材層形成整流層,所述整流層包括:第一部分,位於所述開口的底面;以及第二部分,位於所述開口的側壁,其中所述第一部分比所述第二部分具有較多的金屬離子的擴散路徑;在所述整流層上形成阻障層;在所述開口的所述阻障層上形成金屬填充層;以及在所述介電層上形成記憶元件,所述記憶元件包括第一電極、第二電極及介於其間的可變電阻層。
  8. 如申請專利範圍第7項所述的非揮發性記憶體的製造方法,其中所述處理製程包括離子植入製程。
  9. 如申請專利範圍第8項所述的非揮發性記憶體的製造方法,其中所述離子植入製程植入的摻質包括氬、氮、硼、砷、磷、銦、鍺或其組合。
  10. 如申請專利範圍第8項所述的非揮發性記憶體的製造方法,其中所述離子植入製程植入的能量為0.1KeV至10KeV。
TW108133420A 2019-09-17 2019-09-17 非揮發性記憶體及其製造方法 TWI707455B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW108133420A TWI707455B (zh) 2019-09-17 2019-09-17 非揮發性記憶體及其製造方法
US16/823,344 US11189660B2 (en) 2019-09-17 2020-03-19 Non-volatile memory and method of fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW108133420A TWI707455B (zh) 2019-09-17 2019-09-17 非揮發性記憶體及其製造方法

Publications (2)

Publication Number Publication Date
TWI707455B true TWI707455B (zh) 2020-10-11
TW202114161A TW202114161A (zh) 2021-04-01

Family

ID=74091409

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108133420A TWI707455B (zh) 2019-09-17 2019-09-17 非揮發性記憶體及其製造方法

Country Status (2)

Country Link
US (1) US11189660B2 (zh)
TW (1) TWI707455B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200901376A (en) * 2007-06-18 2009-01-01 Samsung Electronics Co Ltd Variable resistance non-volatile memory cells and methods of fabricating same
US9583701B1 (en) * 2012-08-14 2017-02-28 Crossbar, Inc. Methods for fabricating resistive memory device switching material using ion implantation
US20180012652A1 (en) * 2015-01-26 2018-01-11 Agency For Science, Technology And Research Memory cell selector and method of operating memory cell

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5554565A (en) 1996-02-26 1996-09-10 Taiwan Semiconductor Manufacturing Company Ltd. Modified BP-TEOS tungsten-plug contact process
US6960512B2 (en) 2003-06-24 2005-11-01 Taiwain Semiconductor Manufacturing Company, Ltd. Method for manufacturing a semiconductor device having an improved disposable spacer
KR20160004525A (ko) * 2014-07-03 2016-01-13 에스케이하이닉스 주식회사 전자 장치 및 그 제조 방법
WO2018157279A1 (zh) * 2017-02-28 2018-09-07 中国科学院微电子研究所 导电桥半导体器件及其制备方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200901376A (en) * 2007-06-18 2009-01-01 Samsung Electronics Co Ltd Variable resistance non-volatile memory cells and methods of fabricating same
US9583701B1 (en) * 2012-08-14 2017-02-28 Crossbar, Inc. Methods for fabricating resistive memory device switching material using ion implantation
US20180012652A1 (en) * 2015-01-26 2018-01-11 Agency For Science, Technology And Research Memory cell selector and method of operating memory cell

Also Published As

Publication number Publication date
US11189660B2 (en) 2021-11-30
TW202114161A (zh) 2021-04-01
US20210083006A1 (en) 2021-03-18

Similar Documents

Publication Publication Date Title
US11024802B2 (en) Method of fabricating resistive memory
KR101671632B1 (ko) 개선된 저항성 랜덤 액세스 메모리(rram) 구조
US8618526B2 (en) Nonvolatile memory device and manufacturing method thereof
US9130167B2 (en) Method of manufacturing a nonvolatile memory device having a variable resistance element whose resistance value changes reversibly upon application of an electric pulse
EP2099071B1 (en) Resistance change device and process for producing the same
US9853215B1 (en) Resistance switching memory device and method of manufacturing the same
TW201411814A (zh) 電阻式記憶胞、電阻式記憶陣列及其形成方法
US20210020834A1 (en) Memory device and a method for forming the memory device
US20230422638A1 (en) Method of fabricating resistive random access memory cell
US9859336B1 (en) Semiconductor device including a memory cell structure
JP5555821B1 (ja) 不揮発性記憶素子及びその製造方法
TWI707455B (zh) 非揮發性記憶體及其製造方法
WO2013057920A1 (ja) 不揮発性記憶素子及びその製造方法
US11864473B2 (en) Resistive random-access memory device and method of fabricating the same
CN112635660B (zh) 非易失性存储器及其制造方法
US20210225936A1 (en) Memory devices and methods of forming memory devices
TWI505446B (zh) 半導體元件及其製造方法
JP2013168454A (ja) 半導体記憶装置及びその製造方法
CN108134008B (zh) 电阻转换存储器元件及其制造方法
CN113557613A (zh) 非易失性存储装置及其制造方法
TWI662696B (zh) 半導體結構與其製造方法
US11233195B2 (en) Memory devices and methods of forming memory devices
US11217747B2 (en) Memory devices and methods of forming memory devices
TW201826581A (zh) 具一記憶體結構之半導體元件