KR20090002548A - 상변화 메모리 장치 및 그 제조방법 - Google Patents
상변화 메모리 장치 및 그 제조방법 Download PDFInfo
- Publication number
- KR20090002548A KR20090002548A KR1020070065977A KR20070065977A KR20090002548A KR 20090002548 A KR20090002548 A KR 20090002548A KR 1020070065977 A KR1020070065977 A KR 1020070065977A KR 20070065977 A KR20070065977 A KR 20070065977A KR 20090002548 A KR20090002548 A KR 20090002548A
- Authority
- KR
- South Korea
- Prior art keywords
- phase change
- lower electrode
- material layer
- change material
- memory device
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 24
- 238000000034 method Methods 0.000 title claims description 39
- 239000012782 phase change material Substances 0.000 claims abstract description 143
- 239000010410 layer Substances 0.000 claims description 152
- 229910018072 Al 2 O 3 Inorganic materials 0.000 claims description 34
- 239000012790 adhesive layer Substances 0.000 claims description 33
- 239000011229 interlayer Substances 0.000 claims description 29
- 229910000618 GeSbTe Inorganic materials 0.000 claims description 12
- 229910010037 TiAlN Inorganic materials 0.000 claims description 8
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 8
- 238000005530 etching Methods 0.000 claims description 5
- 239000010408 film Substances 0.000 description 84
- 230000001070 adhesive effect Effects 0.000 description 13
- 239000004065 semiconductor Substances 0.000 description 11
- 150000004767 nitrides Chemical class 0.000 description 10
- 239000000758 substrate Substances 0.000 description 9
- 239000011521 glass Substances 0.000 description 8
- 239000005368 silicate glass Substances 0.000 description 8
- -1 chalcogenide compound Chemical class 0.000 description 7
- 239000000463 material Substances 0.000 description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 238000000206 photolithography Methods 0.000 description 6
- 229910052814 silicon oxide Inorganic materials 0.000 description 6
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 6
- 229910052721 tungsten Inorganic materials 0.000 description 6
- 239000010937 tungsten Substances 0.000 description 6
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 4
- 229910004298 SiO 2 Inorganic materials 0.000 description 4
- GDFCWFBWQUEQIJ-UHFFFAOYSA-N [B].[P] Chemical compound [B].[P] GDFCWFBWQUEQIJ-UHFFFAOYSA-N 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 229910052750 molybdenum Inorganic materials 0.000 description 4
- 239000011733 molybdenum Substances 0.000 description 4
- 229910052758 niobium Inorganic materials 0.000 description 4
- 239000010955 niobium Substances 0.000 description 4
- GUCVJGMIXFAOAE-UHFFFAOYSA-N niobium atom Chemical compound [Nb] GUCVJGMIXFAOAE-UHFFFAOYSA-N 0.000 description 4
- 229910052698 phosphorus Inorganic materials 0.000 description 4
- 239000011574 phosphorus Substances 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- 229910052715 tantalum Inorganic materials 0.000 description 4
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 4
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 3
- 229910052804 chromium Inorganic materials 0.000 description 3
- 239000011651 chromium Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- OQRNKLRIQBVZHK-UHFFFAOYSA-N selanylideneantimony Chemical compound [Sb]=[Se] OQRNKLRIQBVZHK-UHFFFAOYSA-N 0.000 description 3
- 229910052711 selenium Inorganic materials 0.000 description 3
- 239000011669 selenium Substances 0.000 description 3
- 229910052714 tellurium Inorganic materials 0.000 description 3
- PORWMNRCUJJQNO-UHFFFAOYSA-N tellurium atom Chemical compound [Te] PORWMNRCUJJQNO-UHFFFAOYSA-N 0.000 description 3
- 239000010409 thin film Substances 0.000 description 3
- 229910052720 vanadium Inorganic materials 0.000 description 3
- GPPXJZIENCGNKB-UHFFFAOYSA-N vanadium Chemical compound [V]#[V] GPPXJZIENCGNKB-UHFFFAOYSA-N 0.000 description 3
- BPQQTUXANYXVAA-UHFFFAOYSA-N Orthosilicate Chemical compound [O-][Si]([O-])([O-])[O-] BPQQTUXANYXVAA-UHFFFAOYSA-N 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 238000000231 atomic layer deposition Methods 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 238000005336 cracking Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000008018 melting Effects 0.000 description 2
- 238000002844 melting Methods 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 229910021332 silicide Inorganic materials 0.000 description 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- XQMTUIZTZJXUFM-UHFFFAOYSA-N tetraethoxy silicate Chemical compound CCOO[Si](OOCC)(OOCC)OOCC XQMTUIZTZJXUFM-UHFFFAOYSA-N 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 2
- 229910021342 tungsten silicide Inorganic materials 0.000 description 2
- DQFBYFPFKXHELB-UHFFFAOYSA-N Chalcone Natural products C=1C=CC=CC=1C(=O)C=CC1=CC=CC=C1 DQFBYFPFKXHELB-UHFFFAOYSA-N 0.000 description 1
- 229910052787 antimony Inorganic materials 0.000 description 1
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 1
- 150000001788 chalcone derivatives Chemical class 0.000 description 1
- 235000005513 chalcones Nutrition 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 210000004185 liver Anatomy 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
- H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/821—Device geometry
- H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
- H10N70/8828—Tellurides, e.g. GeSbTe
Landscapes
- Semiconductor Memories (AREA)
Abstract
본 발명은 상변화 물질(Phase Change material)을 이용한 비휘발성 메모리 장치 및 그 제조방법에 관한 것으로, 이를 위한 본 발명의 상변화메모리장치는 실린더형 하부전극; 상기 실린더형 하부전극내에 매립된 충진막; 상기 실린더형 하부전극 상에 형성된 상변화물질층; 상기 실린더형 하부전극과 상기 상변화물질층 사이에 형성된 접착층 및 상기 상변화물질층 상에 형성된 상부전극을 포함하고 있으며, 상술한 본 발명에 따르면, 상변화물질층과 하부전극간의 접촉면적을 감소시켜 상변화메모리장치의 동작전류를 감소시킬 수 있는 효과가 있다.
상변화, GST, joule, heating
Description
본 발명은 상변화메모리장치에 관한 것으로, 더욱 상세하게는 상변화 물질(Phase change material)을 이용한 비휘발성 메모리 장치 및 그 제조방법에 관한 것이다.
최근에, 새로운 반도체 메모리 장치로서 상변화메모리장치(Phase change Random Access Memory, PRAM)가 제안된 바 있다. 상변화메모리장치는 전원공급이 중단될지라도, 저장된 데이터들이 소멸되지 않는 비휘발성 메모리 장치이다.
이러한 상변화메모리장치의 단위 셀은 데이터 저장 매체로서 상변화 물질을 사용한다. 상변화 물질은 제공되는 열에 의존하여 2개의 안정된 상태(비정질 상태 및 결정 상태)를 갖는다. 통상적으로 널리 알려진 상변화 물질은 게르마늄(Ge), 안티몬(Sb) 및 텔루늄(Te)의 화합물인 GST(Ge-Sb-Te)이다.
상변화 물질을 용융온도(melting temperature, Tm)에 근접한 온도에서 짧은 시간 동안 가열한 후에, 급격히 냉각시키면, 상변화 물질은 비정질 상태로 변한다. 이와는 달리, 상변화 물질을 용융온도에 비하여 낮은 결정화 온도에서 장시간 동안 가열한 후에, 서서히 냉각시키면, 상변화 물질은 결정 상태로 변한다. 이때, 비정질 상태의 상변화 물질은 결정 상태의 상변화 물질에 비하여 높은 비저항을 갖는다. 따라서, 상변화 물질을 통하여 흐르는 전류의 량을 감지하여 상변화 메모리 셀에 저장된 정보가 논리 "1" 인지 또는 논리 "0"인지를 판별할 수 있다.
상변화 물질에 공급되는 열은 주울 열(Joule heat)을 사용한다. 즉, 상변화 물질과 연결된 전극에 전류를 공급함으로써, 전극으로부터 주울 열이 발생되어 상변화 물질에 열을 공급한다. 공급되는 전류의 량에 따라 상변화 물질에 공급되는 열의 온도가 달라질 수 있다.
도 1은 종래기술에 따른 상변화 메모리 장치를 도시한 단면도이다.
도 1을 참조하면, 소정의 구조물이 형성된 반도체 기판(11) 상에 층간절연막(12)이 형성된다. 하부전극(14)이 층간절연막(12)을 관통하여 반도체기판(11)의 소정영역을 노출시키는 오픈영역(13)을 채운다. 이때, 하부전극(14)은 플러그 형태이다. 층간절연막(12) 상에 차례로 적층된 상변화물질층(15) 및 상부전극(16)이 배치된다. 상변화물질층(15)은 하부전극(14)의 상부면과 접촉한다. 여기서, 하부전극과 접하는 상변화물질층에 반구형 형태를 갖는 프로그램 영역(17)이 형성된다.
반도체 장치의 고집적화 및 저전력화가 심화됨에 따라, 상변화메모리장치의 동작전류(프로그램 또는 소거 동작전류)의 량을 감소시키기 위한 많은 연구들이 수행되고 있다. 특히, 동작전류는 상변화물질층(15)의 상태를 변화시키기 위한 높을 열을 발생시켜야 하기 때문에 많은 양이 요구된다. 이에 따라, 동작전류를 제어하는 트랜지스터의 채널 폭이 증가되어 상변화메모리장치를 축소하는데 한계가 있다.
이에 따라, 상술한 구조의 상변화메모리장치의 동작전류를 감소시키기 위하여 제안된 방법은 오픈영역(13)의 폭을 감소시키는 것이다. 오픈영역(13)의 폭이 감소될수록 하부전극(14)의 단면폭이 감소되어 하부전극(14)의 저항이 높아진다. 따라서, 동작 전류를 감소시킬지라도, 높은 주울 열을 발생시킬 수 있다.
따라서, 오픈영역(13)의 폭을 줄이기 위하여 ArF 노광원을 사용한 포토리소그라피공정(photo lithography)을 이용하여 하부전극(14)이 매립될 오픈영역(13)을 패터닝한다.
그러나, 종래기술에서는 하부전극(14)과 상변화물질층(15)간 접촉면적을 작게 하기 위하여 하부전극(14)의 크기를 작게 할 수 밖에 없고, 이를 위해서 ArF노광원을 사용한 포토리소그라피 공정을 이용하여 하부전극이 매립될 오픈영역(13)을 패터닝해야 하므로 상변화메모리장치의 제조 비용이 증가하는 문제점이 있다.
또한, 종래기술은 층간절연막(12)을 산화막계열 예컨대, 실리콘산화막으로 형성하는데, 실리콘산화막과 상변화물질층(15)은 서로간의 접착(adhesion)특성이 나쁘기 때문에 상변화물질층이 떨어져 나가는 필링(Peeling) 현상이 발생하는 문제점이 있다.
본 발명은 상기한 종래기술의 문제점을 해결하기 위하여 제안된 것으로, 상변화물질층과 하부전극 간의 접촉면적을 감소시켜 상변화메모리장치의 동작전류를 감소시킬 수 있는 상변화메모리장치 및 그 제조방법을 제공하는데 그 목적이 있다.
또한, 본 발명은 상변화물질층의 접착특성을 개선시킬 수 있는 상변화 메모리 장치 및 그 제조방법을 제공하는데 다른 목적이 있다.
상기 목적을 달성하기 위한 본 발명의 제1실시예에 따른 상변화메모리장치는 실린더형 하부전극; 상기 실린더형 하부전극내에 매립된 충진막; 상기 실린더형 하부전극 상에 형성된 상변화물질층; 상기 실린더형 하부전극과 상기 상변화물질층 사이에 형성된 접착층 및 상기 상변화물질층 상에 형성된 상부전극을 포함한다.
상기 목적을 달성하기 위한 본 발명의 제1실시예에 따른 상변화메모리장치 제조방법은 실린더형 하부전극을 형성하는 단계; 상기 실린더형 하부전극내에 충진막을 형성하는 단계; 상기 실린더형 하부전극 상에 접착층, 상변화물질층 및 상부전극용 도전막을 차례로 형성하는 단계 및 상기 하부전극을 덮도록 상기 상부전극용 도전막, 상변화물질층 및 접착층을 차례로 식각하는 단계을 포함한다.
상기 목적을 달성하기 위한 본 발명의 제2실시예에 따른 상변화메모리장치는 하부전극; 상기 하부전극 상에 상기 하부전극과 일부 오버랩되도록 형성된 상변화 물질층 및 상기 상변화물질층 상에 형성된 상부전극을 포함한다. 이때, 상기 하부전극은 플러그형 또는 실린더형일 수 있으며, 실린더형 하부전극일 경우, 실린더형 하부전극내에 매립된 충진막을 더 포함할 수 있다. 또한, 하부전극과 상변화물질층 사이에 형성된 접착층을 더 포함할 수도 있다.
상기 목적을 달성하기 위한 본 발명의 제2실시예에 따른 상변화메모리장치의 제조방법은 하부전극을 형성하는 단계; 상기 하부전극 상에 상변화물질층 및 상부전극용 도전막을 형성하는 단계 및 상기 하부전극과 일부 오버랩하도록 상기 상부전극용 도전막 및 상변화물질층을 식각하는 단계를 포함한다. 이때, 상기 하부전극은 플러그형 또는 실린더형으로 형성할 수 있으며, 실린더형 하부전극일 경우, 실린더형 하부전극내에 충진막을 매립하는 단계를 더 포함할 수 있다. 또한, 하부전극과 상변화물질층 사이에 접착층을 형성하는 단계를 더 포함할 수 있다.
상술한 본 발명에 따르면, 하부전극과 상변화물질층 간의 접촉면적을 감소시켜 상변화메모리장치의 동작전류를 감소시킬 수 있으며, 상변화물질층의 접착특성을 개선시켜 필링현상을 방지할 수 있다.
상술한 본 발명은 하부전극을 실린더형으로 형성함으로써, 상변화물질층과 하부전극 사이의 접촉면적을 감소시켜 상변화메모리장치의 동작전류를 감소시킬 수 있는 효과가 있다.
또한, 본 발명은 상변화물질층이 하부전극(플러그형 또는 실린더형)의 일부 를 덮도록 형성하여 상변화물질층과 하부전극 사이의 접촉면적을 더욱 감소시켜 상변화메모리장치의 동작전류를 감소시킬 수 있는 효과가 있다. 특히, 하부전극을 실린더형으로 형성할 경우 더욱 더 하부전극과 상변화물질층 사이의 접촉면적을 감소시켜 상변화메모리장치의 동작전류를 감소시킬 수 있는 효과가 있다.
또한, 본 발명은 실린더형 하부전극의 내부에 상변화물질층과 접착특성이 우수한 물질로 충진막을 형성함으로써, 상변화물질층의 접착특성을 향상시켜 필링현상을 방지할 수 있는 효과가 있다.
또한, 본 발명은 하부전극(플러그형 또는 실린더형)과 상변화물질층 사이에 접착층을 형성함으로써, 상변화물질층의 접착특성을 향상시켜 필링현상을 방지할 수 있다. 특히, 충진막이 매립된 실린더형 하부전극과 상변화물질층 사이에 접착층을 형성함으로써, 더욱 더 상변화물질층의 접착특성을 향상시키는 효과가 있다.
이하 본 발명이 속하는 기술분야에서 통상의 지식을 가진자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부도면을 참조하여 설명하기로 한다.
[실시예 1]
도 2a 및 도 2b는 본 발명의 제1실시예에 따른 상변화메모리장치를 도시한 도면이다. 도 2a는 평면도이고, 도 2b는 도 2a에 도시된 Ⅰ-Ⅰ` 및 Ⅱ-Ⅱ` 절취선 을 따라 도시한 단면도이다.
도 2a 및 도 2b에 도시된 바와 같이, 본 발명의 제 1 실시예에 따른 상변화메모리장치는 실린더형 하부전극(24A), 실린더형 하부전극(24A)내에 매립된 충진막(25A), 실린더형 하부전극(24A) 상에 형성된 상변화물질층(27A), 실린더형 하부전극(24A)과 상변화물질층(27A) 사이에 형성된 접착층(26A), 상변화물질층(27A) 상에 형성된 상부전극(28A)을 포함한다. 실린더형 하부전극(24A)은 일정한 간격으로 복수개 배치되며, 복수의 실린더형 하부전극(24A)에 대응하도록 상부전극(28A)이 형성된다.
실린더형 하부전극(24A)은 TiN, WN, TiAlN 및 TiW로 이루어진 그룹에서 선택된 어느 하나로 형성할 수 있으며, 실린더형 하부전극(24A)의 두께에 따라 상변화메모리장치의 동작전류를 제어할 수 있다.
충진막(25A)은 실린더형 하부전극(24A)이 형성된 오픈영역(23)의 나머지 빈공간을 매립하고, 상변화물질층(27A)의 접착특성을 개선하기 위한 것으로, 상변화물질층과 접착특성이 우수한 Al2O3로 형성할 수 있다.
접착층(26A)은 상변화물질층(27A)의 접착특성을 향상시키기 위한 것으로, 상변화물질층(27A)과 접착특성이 우수한 물질인 Al2O3로 형성할 수 있다. 이때, Al2O3은 유전막이기 때문에 상변화물질층(27A)과 실린더형 하부전극(24A) 사이에 전류가 통하지 않을 수 있다. 따라서, Al2O3의 내부 크랙(creck)에 의하여 전류가 통할 수 있는 두께, 예컨대, 10Å 이하의 두께를 갖는 박막(thin film)으로 형성하는 것이 바람직하다. Al2O3의 경우 두께를 얇게 형성할 경우, Al2O3 내부의 크랙에 의하여 전류가 흐를 수 있다고 알려져 있다.
상변화물질층(27A)은 칼코겐 화합물을 사용한다. 여기서, 상변화물질층(27A)에 사용가능한 칼코켄 화합물은 게르마늄-안티몬-텔루늄, 비소-안티몬-텔루늄, 주석-안티몬-텔루늄, 주석-인듐-안티몬-텔루늄, 비소-게르마늄-안티몬-텔루늄, 탄탈륨, 니오브 내지 바나듐 등과 같은 5A족 원소-안티몬-텔루늄, 텅스텐, 몰리브덴, 내지 크롬 등과 같은 6A족 원소-안티몬-텔루늄, 5A족 원소-안티몬-셀렌, 또는 6A족 원소-안티몬-셀렌 등을 포함한다. 바람직하게는, 상변화물질층(27A)으로 게르마늄-안티몬-텔루늄을 사용한다.
층간절연막(22)은 산화막계열, 질화막계열 및 질화산화막(oxynitride)으로 이루어진 그룹에서 선택된 어느 하나로 형성할 수 있으며, 산화막계열로는 실리콘산화막(SiO2), BPSG(Boron Phosphorus Silicate Glass), PSG(Phosphorus Silicate Glass), TEOS(Tetra Ethyle Ortho Silicate), USG(Un-doped Silicate Glass), SOG(Spin On Glass), 고밀도플라즈마산화막(High Density Plasma, HDP) 및 SOD(Spin On Dielectric) 로 이루어진 그룹에서 선택된 어느 하나를 사용할 수 있으며, 질화막 계열로는 Si3N4을 사용할 수 있다.
한편, 층간절연막(22) 하부에는 소정의 구조물 예컨대, 트랜지스터, 워드라인 및 비트라인 등이 형성된 반도체 기판(21)이 위치한다.
본 발명의 제1실시예에 따른 상변화메모리장치는 하부전극을 실린더형태로 형성함으로써, 종래의 플러그형 하부전극에 비하여 상변화물질층과 하부전극 사이의 접촉면적을 크게 감소시킬 수 있는바 이를 도 3을 참조하여 살펴본다.
도 3은 도 1 및 도 2a 내지 도 2b에 도시된 상변화메모리장치의 상변화물질층과 하부전극 사이의 접촉면적을 비교하여 도시한 평면도이다.
도 3에 도시된 바와 같이, 종래의 플러그형 하부전극(14)과 상변화물질층(15)이 접하는 접촉면적(A1)에 비하여 본 발명의 실린더형 하부전극(24A)과 상변화물질층(27A)이 접하는 접촉면적(A2)이 작은 것을 확인할 수 있다.
이와 같이, 본 발명은 하부전극(24A)을 실린더형태로 형성함으로써, 하부전극(24A)과 상변화물질층(27A) 간의 접촉면적을 작게 함으로써, 프로그램 영역(29)의 부피를 현저하게 줄일 수 있고, 이에 따라 프로그램 영역(29)에 제공되어야 하는 열을 감소시킬 수 있다. 이는 결국, 상변화메모리장치의 동작전류의 양을 크게 감소시킬 수 있다.
본 발명은 상변화물질층(27A)과 접착특성이 우수한 Al2O3를 사용하여 충진막(25A)을 형성함으로써, 상변화물질층(27A)의 접착특성을 향상시켜 필링현상을 방지할 수 있다.
본 발명은 충진막(25A)이 매립된 실린더형 하부전극(24A)과 상변화물질층(27A) 사이에 접착층(26A)을 더 형성함으로써, 상변화물질층(27A)의 접착특성을 보다 향상시킬 수 있다.
도 4a 내지 도 4d는 본 발명의 제1실시예에 따른 상변화 메모리 장치의 제조 방법을 도시한 공정단면도이다.
도 4a에 도시된 바와 같이, 소정의 구조물 예컨대, 트랜지스터, 비트라인 및 워드라인 등이 형성된 반도체 기판(21)상에 층간절연막(22)을 형성한다. 이때, 층간절연막(22)은 산화막계열, 질화막계열 및 질화산화막으로 이루어진 그룹에서 선택된 어느 하나로 형성할 수 있다. 예컨대, 산화막계열로는 실리콘산화막(SiO2), BPSG(Boron Phosphorus Silicate Glass), PSG(Phosphorus Silicate Glass), TEOS(Tetra Ethyle Ortho Silicate), USG(Un-doped Silicate Glass), SOG(Spin On Glass), 고밀도플라즈마산화막(High Density Plasma, HDP) 및 SOD(Spin On Dielectric) 로 이루어진 그룹에서 선택된 어느 하나를 사용할 수 있으며, 질화막 계열로는 Si3N4를 사용할 수 있다.
이어서, 층간절연막(22) 상부에 감광막 패턴을 형성한 후, 감광막 패턴을 식각장벽(etch barrier)으로 층간절연막(22)을 식각하여 반도체 기판(21)의 소정영역을 노출시키는 오픈영역(23)을 형성한다.
여기서, 오픈영역(23)은 후속 공정을 통하여 하부전극이 매립되는 영역으로 종래에는 상변화물질층과 하부전극간의 접촉면적을 작게 하기 위하여 오픈영역의 폭을 작게 할 수 밖에 없고, 이를 위하여 ArF 노광원을 이용한 포토리소그라피 공정을 사용했기 때문에 상변화메모리장치를 제작하는데 많은 비용이 소모되었다. 하지만, 도 2a 및 도 2b에 도시된 바와 같이, 본 발명은 하부전극(24A)을 실린더형태로 형성함으로써, 오픈영역(23)의 폭을 작게 형성하지 않아도 상변화물질층(27A)과 하부전극(24A) 간의 접촉면적을 감소시킬 수 있다. 따라서, ArF 노광원에 비하여 가격이 저렴한 KrF 노광원을 사용한 포토리소그라피 공정을 통하여 오픈영역(23)을 형성할 수 있다.
도 4b에 도시된 바와 같이, 오픈영역(23)이 형성된 전면에 하부전극용 도전막(24)을 형성한다. 이때, 하부전극용 도전막(24)은 TiN, WN, TiAlN 및 TiW로 이루어진 그룹에서 선택된 어느 하나로 형성할 수 있으며, 하부전극용 도전막(24)의 두께에 따라 상변화메모리장치의 동작전류를 조절할 수 있다.
이어서, 하부전극용 도전막(24)이 형성된 오픈영역(23)내 빈 공간에 충진막(25)을 매립한다. 이때, 충진막(25)은 원자층증착법(ALD)을 통하여 상변화물질층과 접착특성이 우수한 Al2O3로 형성할 수 있다.
이어서, 층간절연막(22)의 상부면이 노출될때까지 충진막(25) 및 하부전극용 도전막(24)을 평탄화한다. 이때, 평탄화공정은 화학적기계적연마법(Chemical Mechanical Polishing, CMP) 또는 에치백(etchback)을 통하여 실시할 수 있다.
도 4c에 도시된 바와 같이, 충진막(25A)이 매립된 실린더형 하부전극(24A)상에 접착층(26)을 형성한다. 이때, 접착층(26)은 후속 공정을 통하여 형성될 상변화물질층(27)의 접착특성을 향상시키기 위한 것으로 Al2O3 로 형성할 수 있다. 여기서, 접착층(26)으로 사용된 Al2O3은 유전막이기 때문에 상변화물질층과 실린더형 하부전극(24A) 사이에 전류가 통하지 않을 수 있다. 따라서, Al2O3의 내부 크랙으로 인하여 전류가 통할 수 있는 두께 예컨대, 10Å 이하의 두께를 갖는 박막으로 형성 하는 것이 바람직하다. Al2O3의 경우 얇은 두께로 형성할 경우, Al2O3의 크랙으로 인하여, 전류가 흐를 수 있다고 알려져 있다.
이어서, 접착층(26) 상부에 상변화물질층(27) 및 상부전극용 도전막(28)을 차례로 형성한다. 이때, 상변화물질층(27)은 칼코켄 화합물을 사용하여 형성한다. 여기서, 상변화물질층(27)으로 사용가능한 칼코켄 화합물은 게르마늄-안티몬-텔루늄, 비소-안티몬-텔루늄, 주석-안티몬-텔루늄, 주석-인듐-안티몬-텔루늄, 비소-게르마늄-안티몬-텔루늄, 탄탈륨, 니오브 내지 바나듐 등과 같은 5A족 원소-안티몬-텔루늄, 텅스텐, 몰리브덴, 내지 크롬 등과 같은 6A족 원소-안티몬-텔루늄, 5A족 원소-안티몬-셀렌, 또는 6A족 원소-안티몬-셀렌 등을 포함한다. 바람직하게는, 상변화물질층(27)으로 게르마늄-안티몬-텔루늄을 사용한다.
상부전극용 도전막(28)은 하부전극용 도전막(24)과 동일한 물질을 사용하여 형성할 수 있으며, 이외에 텅스텐실리사이드와 같은 금속실리사이드 또는 텅스텐, 티타늄과 같은 금속막으로 형성할 수도 있다.
도 4d에 도시된 바와 같이, 실린더형 하부전극(24A)을 덮도록 상부전극용 도전막(28), 상변화물질층(27) 및 접착층(26)을 차례로 식각한다.
이어서, 도면에 도시하진 않았지만, 층간절연막(22) 상에 상부전극(28A)을 덮도록 보호막(Passivation layer)을 형성한 후, 보호막의 소정 영역을 오픈하여 배선콘택홀 및 배선을 형성하여 상변화메모리장치를 완성한다.
이와 같이, 본 발명의 상변화메모리장치는 하부전극(24A)을 실린더형태로 형 성함으로써, 상변화물질층(27A)과 하부전극(24A)간의 접촉면적을 감소시켜 상변화메모리장치의 동작전류를 감소시킬 수 있다.
또한, 본 발명은 실린더형 하부전극(24A)을 구비함으로써, ArF 노광원에 비하여 가격이 저렴한 KrF 노광원을 사용하여 오픈영역(23)을 형성할 수 있으며, 이를 통하여 상변화메모리장치의 생산비용을 절감할 수 있다.
또한, 본 발명은 실린더형 하부전극(24A)내 상변화물질층(27A)과 접착특성이 우수한 물질을 이용하여 충진막(25A)을 형성함으로써, 필링현상을 방지할 있다.
또한, 본 발명은 충진막(25A)가 매립된 실린더형 하부전극(24A)과 상변화물질층(27A) 사이에 접착층을 더 형성함으로써, 보다 효과적으로 필링현상을 방지할 수 있다.
[실시예 2]
도 5a 및 도 5b는 본 발명의 제2실시예에 따른 상변화메모리장치를 도시한 도면이다. 도 5a는 평면도, 5b는 도 5a에 도시된 X-X` 및 Y-Y` 절취선을 따라 도시한 단면도이다.
도 5a 및 도 5b에 도시된 바와 같이, 본 발명의 제2실시예에 따른 상변화메모리장치의 하부전극(50)은 일정한 간격으로 복수개가 배치되며, 복수의 하부전극(50)에 대응하도록 상부전극(48A)이 형성된다. 그리고, 하부전극(50), 하부전극 (50)상에 형성되고, 하부전극(50)과 일부 오버랩(overlap)되도록 형성된 상변화물질층(47A), 상변화물질층(47A) 상에 형성된 상부전극(48A)을 포함한다. 이때, 하부 전극(50)은 플러그형(44B) 또는 실린더형(44A)일 수 있으며, 실린더형 하부전극(44A)일 경우 실린더형 하부전극(44A)내에 매립된 충진막(45A)을 더 포함할 수 있다. 또한, 하부전극(50)과 상변화물질층(47A) 사이에 형성된 접착층(미도시)을 더 포함할 수 있다.
하부전극(50)은 TiN, WN, TiAlN 및 TiW로 이루어진 그룹에서 선택된 어느 하나로 형성할 수 있으며, 실린더형 하부전극(44A)일 경우, 실린더형 하부전극(44A)내에 매립되는 충진막(45A)은 Al2O3로 형성할 수 있다.
접착층은 상변화물질층의 접착특성을 개선하기 위한 것으로, 상변화물질층과 접착특성이 우수한 Al2O3로 형성할 수 있다. 이때, Al2O3은 유전막이기 때문에 상변화물질층과 하부전극 사이에 전류가 통하지 않을 수 있다. 따라서, Al2O3의 내부 크랙에 의하여 전류가 통할 수 있는 두께 예컨대, 10Å 이하의 두께를 갖는 박막으로 형성하는 것이 바람직하다. Al2O3의 경우 얇은 두께로 형성할 경우, Al2O3 내부의 크랙으로 인하여 전류가 흐를 수 있다고 알려져 있다.
상변화물질층(47A)은 칼코게 화합물을 사용한다. 여기서, 상변화물질층(47A)으로 사용가능한 칼코겐 화합물은 게르마늄-안티몬-텔루늄, 비소-안티몬-텔루늄, 주석-안티몬-텔루늄, 주석-인듐-안티몬-텔루늄, 비소-게르마늄-안티몬-텔루늄, 탄탈륨, 니오브 내지 바나듐 등과 같은 5A족 원소-안티몬-텔루늄, 텅스텐, 몰리브덴, 내지 크롬 등과 같은 6A족 원소-안티몬-텔루늄, 5A족 원소-안티몬-셀렌, 또는 6A족 원소-안티몬-셀렌 등을 포함한다. 바람직하게는, 상변화물질층(47A)으로 게르마늄- 안티몬-텔루늄을 사용한다.
층간절연막(42)은 산화막계열, 질화막계열 및 질화산화막(oxynitride)으로 이루어진 그룹에서 선택된 어느 하나로 형성할 수 있으며, 산화막계열로는 실리콘산화막(SiO2), BPSG(Boron Phosphorus Silicate Glass), PSG(Phosphorus Silicate Glass), TEOS(Tetra Ethyle Ortho Silicate), USG(Un-doped Silicate Glass), SOG(Spin On Glass), 고밀도플라즈마산화막(High Density Plasma, HDP) 및 SOD(Spin On Dielectric) 로 이루어진 그룹에서 선택된 어느 하나를 사용할 수 있으며, 질화막 계열로는 Si3N4를 사용할 수 있다.
한편, 층간절연막(42) 하부에는 소정의 구조물 예컨대, 트랜지스터, 워드라인 및 비트라인 등이 형성된 반도체 기판(41)이 위치한다.
본 발명의 제2실시예에 따른 상변화메모리장치는 상변화물질층(47A)이 하부전극(50)의 일부를 덮도록 형성함으로써, 하부전극(50)과 상변화물질층(47A) 사이의 접촉면적을 감소시킬 수 있는 바, 이를 도 6을 참조하여 살펴본다.
도 6은 도 1 및 도 5a 내지 도 5b에 도시된 상변화메모리장치의 상변화물질층과 하부전극 사이의 접촉면적을 비교하여 도시한 평면도이다.
도 6에 도시된 바와 같이, 종래의 플러그형 하부전극(14)과 상변화물질층(15) 간의 접촉면적(A1)에 비하여 도 6의 (A)와 같이, 본 발명의 상변화물질층(47A)이 플러그형 하부전극(44B)의 일부를 덮는 구조일 경우, 상변화물질층(47A)과 플러그형 하부전극(44A) 간의 접촉면적(A3)이 작은 것을 확인할 수 있다. 특히, 도 6의 (B)와 같이, 본 발명의 상변화물질층(47A)이 실린더형 하부전극(44A)의 일부를 덮는 구조일 경우, 상변화물질층(47A)과 하부전극(44A) 간의 접촉면적(A4)이 현저하게 작은 것을 확인할 수 있다.
이와 같이, 본 발명은 상변화물질층(47A)이 하부전극(50)의 일부를 덮도록 형성함으로써, 하부전극(50)과 상변화물질층(47A) 간의 접촉면적을 감소시켜 프로그램 영역(49)의 부피를 현저하게 줄일 수 있으며, 이에 따라 프로그램 영역(49)에 제공되어야 하는 열을 감소시킬 수 있다. 이는 결국, 상변화메모리장치의 동작전류의 양을 크게 감소시킬 수 있다.
또한, 본 발명의 하부전극(50)을 실린더형으로 형성할 경우, 실린더형 하부전극(44A)내에 상변화물질층(47A)과 접착특성이 우수한 Al2O3를 사용하여 충진막(45A)을 형성함으로써, 상변화물질층(47A)의 접착특성을 향상시켜 필링현상을 방지할 수 있다.
또한, 본 발명은 하부전극(50)과 상변화물질층(47A) 사이에 접착층을 더 형성함으로써, 상변화물질층(47A)의 접착특성을 더욱 개선할 수 있으며 특히, 충진막(45A)이 매립된 실린더형 하부전극(44A)의 경우 상변화물질층(47A)의 접착특성을 더욱 더 향상시킬 수 있다.
도 7a 내지 도 7d는 본 발명의 제2실시예에 따른 상변화메모리장치의 제조방법을 도시한 공정단면도로서, 하부전극이 실린더형태를 갖는 경우를 도시 하였다.
도 7a에 도시된 바와 같이, 소정의 구조물 예컨대, 트랜지스터, 비트라인 및 워드라인이 형성된 반도체 기판(41)상에 층간절연막(42)을 형성한다. 이때, 층간절연막(42)은 산화막계열, 질화막계열 및 질화산화막으로 이루어진 그룹에서 선택된 어느 하나로 형성할 수 있다. 예컨대, 산화막계열로는 실리콘산화막(SiO2), BPSG(Boron Phosphorus Silicate Glass), PSG(Phosphorus Silicate Glass), TEOS(Tetra Ethyle Ortho Silicate), USG(Un-doped Silicate Glass), SOG(Spin On Glass), 고밀도플라즈마산화막(High Density Plasma, HDP) 및 SOD(Spin On Dielectric) 로 이루어진 그룹에서 선택된 어느 하나를 사용할 수 있으며, 질화막 계열로는 Si3N4를 사용할 수 있다.
이어서, 층간절연막(42) 상부에 감광막 패턴을 형성한 후, 감광막 패턴을 식각장벽으로 층간절연막(42)을 식각하여 반도체 기판(41)의 소정영역을 노출시키는 오픈영역(43)를 형성한다.
여기서, 오픈영역(43)은 후속 공정을 통하여 하부전극이 매립되는 영역으로 종래에는 상변화물질층과 하부전극간의 접촉면적을 작게 하기 위하여 오픈영역의 폭을 작게 할 수 밖에 없고, 이를 위하여 ArF 노광원을 이용한 포토리소그라피 공정을 사용했기 때문에 상변화메모리장치를 제작하는데 많은 비용이 소모되었다. 하지만 본 발명은 도 5a 및 도 5b에 도시된 바와 같이, 오픈영역(43)의 폭을 작게 형성하지 않아도, 상변화물질층(47A)이 하부전극(50)의 일부를 덮도록 형성하여 상변화물질층(47A)과 하부전극(50)간의 접촉면적을 감소시킬 수 있다. 따라서, ArF 노광원에 비하여 가격이 저렴한 KrF 노광원을 사용한 포토리소그라피 공정을 통하여 오픈영역(43)을 형성할 수 있다.
도 7b에 도시된 바와 같이, 오픈영역(43)이 형성된 전면에 하부전극용 도전막(44)을 형성한다. 이때, 하부전극용 도전막(44)은 TiN, WN, TiAlN 및 TiW로 이루어진 그룹에서 선택된 어느 하나로 형성할 수 있으며, 하부전극용 도전막(44)의 두께에 따라 상변화메모리장치의 동작전류를 조절할 수 있다.
이어서, 하부전극용 도전막(44)이 형성된 오픈영역(43)내 빈 공간에 충진막(45)을 매립한다. 이때, 충진막(45)은 상변화물질층과 접착특성이 우수한 Al2O3로 형성할 수 있다.
이어서, 층간절연막(42)의 상부면이 노출될때까지 충진막(45) 및 하부전극용 도전막(44)을 평탄화한다. 이때, 평탄화공정은 화학적기계적연마법(CMP) 또는 에치백을 통하여 실시할 수 있다.
한편, 하부전극(50)을 플러그형으로 형성할 경우, 오픈영역(43)내 하부전극용 도전막(44) 매립한 뒤, 층간전연막(42)의 표면이 노출될때까지 하부전극용 도전막(44)을 평탄화하여 형성할 수 있다.
도 7c에 도시된 바와 같이, 충진막(45A)이 매립된 실린더형 하부전극(44A) 상에 상변화물질층(47) 및 상부전극용 도전막(48)을 차례로 형성한다. 이때, 상변화물질층(47)은 칼코겐 화합물을 사용하여 형성한다. 상변화물질층(47)에 적용가능한 칼코켄 화합물은 게르마늄-안티몬-텔루늄, 비소-안티몬-텔루늄, 주석-안티몬-텔루늄, 주석-인듐-안티몬-텔루늄, 비소-게르마늄-안티몬-텔루늄, 탄탈륨, 니오브 내 지 바나듐 등과 같은 5A족 원소-안티몬-텔루늄, 텅스텐, 몰리브덴, 내지 크롬 등과 같은 6A족 원소-안티몬-텔루늄, 5A족 원소-안티몬-셀렌, 또는 6A족 원소-안티몬-셀렌 등을 포함한다. 바람직하게는, 상변화물질층(47)으로 게르마늄-안티몬-텔루늄을 사용한다.
상부전극용 도전막(48)은 하부전극과 동일한 물질을 사용하여 형성할 수 있으며, 이외에 텅스텐실리사이드와 같은 금속실리사이드 또는 텅스텐, 티타늄과 같은 금속막으로 형성할 수도 있다.
한편, 상변화물질층(47)과 상부전극용 도전막(48)을 형성하기 이전에 상변화물질층(47)의 접착특성을 향상시키기 위한 접착층을 더 형성할 수 있다. 이때, 접착층은 상변화물질층과 접착특성이 우수한 Al2O3로 형성할 수 있다. 여기서, Al2O3는 유전막이기 때문에 상변화물질층과 하부전극 사이에 전류가 통하지 않을 수 있다. 따라서, Al2O3의 내부 크랙으로 인하여 전류가 통할 수 있는 두께 예컨대, 10Å 이하로 형성하는 것이 바람직하다. Al2O3의 경우 얇은 두께로 형성할 경우, Al2O3의 크랙으로 인하여, 전류가 흐를 수 있다고 알려져 있다.
도 7d에 도시된 바와 같이, 실린더형 하부전극(44A)의 일부를 덮도록 상부전극용 도전막(48) 및 상변화물질층(47)을 차례로 식각한다.
이어서, 도면에 도시하진 않았지만, 층간절연막(42) 상에 상부전극(48A)을 덮도록 보호막을 형성한 후, 보호막의 소정 영역을 오픈하여 배선콘택홀 및 배선을 형성하여 상변화메모리장치를 완성한다.
이와 같이, 본 발명은 상변화물질층(47A)이 하부전극(50)의 일부를 덮도록 형성함으로써, 상변화물질층(47A)과 하부전극(50) 간의 접촉면적을 감소시켜 상변화메모리장치의 동작전류를 감소시킬 수 있다. 더욱이 실린더형 하부전극(44A)을 형성함으로써, 더욱 더 상변화물질층(47A)과 하부전극(50)간의 접촉면적을 감소시킬 수 있다.
또한, 본 발명은 ArF 노광원에 비하여 가격이 저렴한 KrF 노광원을 사용하여 오픈영역을 형성함으로써, 상변화메모리장치의 생산비용을 절감할 수 있다.
또한, 본 발명은 실린더형 하부전극(44A)내 상변화물질층(47A)과 접착특성이 우수한 물질을 이용하여 충진막(45A)을 형성함으로써, 필링현상을 방지할 있다.
또한, 본 발명은 하부전극(50)과 상변화물질층(47A) 사이에 접착층을 더 형성함으로써, 보다 효과적으로 필링현상을 방지할 수 있다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기 실시예는 그 설명을 위한 것이며, 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술분야의 통상의 전문가라면 본 발명의 기술사상의 범위내의 다양한 실시예가 가능함을 이해할 수 있을 것이다.
도 1은 종래기술에 따른 상변화 메모리 장치를 도시한 단면도.
도 2a는 본 발명의 제1실시예에 따른 상변화메모리장치를 도시한 평면도.
도 2b는 도 2a에 도시된 Ⅰ-Ⅰ` 및 Ⅱ-Ⅱ` 절취선을 따라 도시한 단면도.
도 3은 도 1 및 도 2a 내지 도 2b에 도시된 상변화메모리장치의 상변화물질층과 하부전극 사이의 접촉면적을 비교하여 도시한 평면도.
도 4a 내지 도 4d는 본 발명의 제1실시예에 따른 상변화 메모리 장치의 제조방법을 도시한 공정단면도.
도 5a는 본 발명의 제2실시예에 따른 상변화메모리장치를 도시한 평면도.
도 5b는 도 5a에 도시된 X-X` 및 Y-Y` 절취선을 따라 도시한 단면도.
도 6은 도 1 및 도 5a 내지 도 5b에 도시된 상변화메모리장치의 상변화물질층과 하부전극 사이의 접촉면적을 비교하여 도시한 평면도.
도 7a 내지 도 7d는 본 발명의 제2실시예에 따른 상변화메모리장치의 제조방법을 도시한 공정단면도.
*도면 주요 부분에 대한 부호 설명*
21, 41 : 반도체 기판 22, 42 : 층간절연막
23, 42 : 오픈영역 24, 44 : 하부전극용 도전막
24A, 44A : 하부전극 25, 45 : 내부충진막
26: 접착층 27, 47 : 상변화물질층
28, 48 : 상부전극용 도전막 28A, 48A : 상부전극
29, 49 : 프로그램 영역
Claims (30)
- 실린더형 하부전극;상기 실린더형 하부전극내에 매립된 충진막;상기 실린더형 하부전극 상에 형성된 상변화물질층;상기 실린더형 하부전극과 상기 상변화물질층 사이에 형성된 접착층; 및상기 상변화물질층 상에 형성된 상부전극을 포함하는 상변화 메모리 장치.
- 제 1항에 있어서,상기 접착층은 Al2O3으로 형성된 상변화 메모리 장치.
- 제 1항 있어서,상기 충진막은 Al2O3 로 형성된 상변화 메모리 장치.
- 제 1항에 있어서,상기 하부전극은 TiN, WN, TiAlN 및 TiW으로 이루어진 그룹에서 선택된 어느 하나로 형성된 상변화 메모리 장치.
- 제 1항에 있어서,상기 상변화물질층은 게르마늄-안티몬-텔루늄(Ge-Sb-Te, GST)을 포함하는 상변화 메모리 장치.
- 하부전극;상기 하부전극 상에 상기 하부전극을 일부 덮도록 형성된 상변화물질층; 및상기 상변화물질층 상에 형성된 상부전극을 포함하는 상변화 메모리 장치.
- 제 6항에 있어서,상기 하부전극은 플러그형으로 형성된 상변화 메모리 장치.
- 제 6항에 있어서,상기 하부전극은 실린더형으로 형성된 상변화 메모리 장치.
- 제 8항에 있어서,상기 실리더형 하부전극내에 매립된 충진막을 더 포함하는 상변화 메모리 장치.
- 제 9항 있어서,상기 충진막은 Al2O3로 형성된 상변화 메모리 장치.
- 제 6항 내지 제 10항 중 어느 한 항에 있어서,상기 하부전극과 상기 상변화물질층 사이에 형성된 접착층을 더 포함하는 상변화 메모리 장치.
- 제 11항에 있어서,상기 접착층은 Al2O3로 형성된 상변화 메모리 장치.
- 제 11항에 있어서,상기 하부전극은 TiN, WN, TiAlN 및 TiW으로 이루어진 그룹에서 선택된 어느 하나로 형성된 상변화 메모리 장치.
- 제 11항에 있어서,상기 상변화물질층은 게르마늄-안티몬-텔루늄(Ge-Sb-Te, GST)을 포함하는 상변화 메모리 장치.
- 실린더형 하부전극을 형성하는 단계;상기 실린더형 하부전극내에 충진막을 형성하는 단계;상기 실린더형 하부전극 상에 접착층, 상변화물질층 및 상부전극용 도전막을 차례로 형성하는 단계; 및상기 하부전극을 덮도록 상기 상부전극용 도전막, 상변화물질층 및 접착층을 차례로 식각하는 단계;을 포함하는 상변화 메모리 장치 제조방법.
- 제 15항에 있어서,상기 접착층은 Al2O3으로 형성하는 상변화 메모리 장치 제조방법.
- 제 15항 있어서,상기 충진막은 Al2O3로 형성하는 상변화 메모리 장치 제조방법.
- 제 15항 있어서,상기 실린더형 하부전극 및 충진막을 형성하는 단계는,오픈영역이 형성된 층간절연막을 형성하는 단계;상기 층간절연막 전면에 하부전극용 도전막을 형성하는 단계;상기 하부전극용 도전막이 형성된 상기 오픈영역내 빈 공간에 충진막을 형성하는 단계; 및상기 층간절연막의 표면이 노출되도록 상기 하부전극용 도전막 및 충진막을 평탄화하는 단계를 포함하는 상변화 메모리 장치 제조방법.
- 제 15항에 있어서,상기 하부전극용 도전막은 TiN, WN, TiAlN 및 TiW으로 이루어진 그룹에서 선택된 어느 하나로 형성하는 상변화 메모리 장치 제조방법.
- 제 15항에 있어서,상기 상변화물질층은 게르마늄-안티몬-텔루늄(Ge-Sb-Te, GST)을 포함하는 상변화 메모리 장치 제조방법.
- 하부전극을 형성하는 단계;상기 하부전극 상에 상변화물질층 및 상부전극용 도전막을 형성하는 단계; 및상기 하부전극의 일부 덮도록 상기 상부전극용 도전막 및 상변화물질층을 식각하는 단계를 포함하는 상변화 메모리 장치 제조방법.
- 제 21항에 있어서,상기 하부전극은 플러그형으로 형성하는 상변화 메모리 장치 제조방법.
- 제 21항에 있어서,상기 하부전극은 실린더형으로 형성하는 상변화 메모리 장치 제조방법.
- 제 22항에 있어서,상기 플러그형의 하부전극을 형성하는 단계는,오픈영역이 형성된 층간절연막을 형성하는 단계; 및상기 오픈영역내에 하부전극용 도전막을 매립하는 단계를 포함하는 상변화 메모리 장치의 제조방법.
- 제 23항에 있어서,상기 실린더형의 하부전극을 형성하는 단계는,오픈영역이 형성된 층간절연막을 형성하는 단계;상기 층간절연막 전면에 하부전극용 도전막을 형성하는 단계;상기 하부전극용 도전막이 형성된 상기 오픈영역내 빈 공간에 충진막을 형성하는 단계; 및상기 층간절연막의 표면이 노출되도록 상기 하부전극용 도전막 및 충진막을 평탄화하는 단계를 포함하는 상변화 메모리 장치 제조방법.
- 제 23항 있어서,상기 충진막은 Al2O3로 형성하는 상변화 메모리 장치 제조방법.
- 제 21항 내지 제 26항 중 어느 한 상에 있어서,상기 하부전극과 상기 상변화물질층 사이에 접착층을 더 형성하는 단계를 더 포함하는 상변화 메모리 장치 제조방법.
- 제 27항에 있어서,상기 접착층은 Al2O3로 형성하는 상변화 메모리 장치 제조방법.
- 제 27항에 있어서,상기 하부전극은 TiN, WN, TiAlN 및 TiW로 이루어진 그룹에서 선택된 어느 하나로 형성하는 상변화 메모리 장치 제조방법.
- 제 27항에 있어서,상기 상변화물질층은 게르마늄-안티몬-텔루늄(Ge-Sb-Te, GST)을 포함하는 상변화 메모리 장치 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070065977A KR20090002548A (ko) | 2007-07-02 | 2007-07-02 | 상변화 메모리 장치 및 그 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070065977A KR20090002548A (ko) | 2007-07-02 | 2007-07-02 | 상변화 메모리 장치 및 그 제조방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20090002548A true KR20090002548A (ko) | 2009-01-09 |
Family
ID=40485531
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020070065977A KR20090002548A (ko) | 2007-07-02 | 2007-07-02 | 상변화 메모리 장치 및 그 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20090002548A (ko) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8049196B2 (en) | 2008-04-04 | 2011-11-01 | Hynix Semiconductor Inc. | Phase-change memory device |
| US8138490B2 (en) | 2007-06-18 | 2012-03-20 | Samsung Electronics Co., Ltd. | Variable resistance non-volatile memory cells and methods of fabricating same |
| US8237149B2 (en) | 2007-06-18 | 2012-08-07 | Samsung Electronics Co., Ltd. | Non-volatile memory device having bottom electrode |
-
2007
- 2007-07-02 KR KR1020070065977A patent/KR20090002548A/ko not_active Application Discontinuation
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8138490B2 (en) | 2007-06-18 | 2012-03-20 | Samsung Electronics Co., Ltd. | Variable resistance non-volatile memory cells and methods of fabricating same |
| US8237149B2 (en) | 2007-06-18 | 2012-08-07 | Samsung Electronics Co., Ltd. | Non-volatile memory device having bottom electrode |
| US8049196B2 (en) | 2008-04-04 | 2011-11-01 | Hynix Semiconductor Inc. | Phase-change memory device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101552282B (zh) | 相变存储器件及其制造方法 | |
| KR100626381B1 (ko) | 상변화 기억 소자 및 그 형성 방법 | |
| KR100533958B1 (ko) | 상변화 메모리 장치 및 그 제조 방법 | |
| KR100668825B1 (ko) | 상변화 기억 소자 및 그 제조방법 | |
| KR100560659B1 (ko) | 상변화 기억 소자 및 그 제조 방법 | |
| KR100669851B1 (ko) | 상변화 메모리 장치의 제조 방법 | |
| US7858980B2 (en) | Reduced active area in a phase change memory structure | |
| US20060076641A1 (en) | Methods of fabricating phase changeable semiconductor memory devices including multi-plug conductive structures and related devices | |
| KR100682937B1 (ko) | 상전이 메모리 소자 및 제조방법 | |
| US20100051896A1 (en) | Variable resistance memory device using a channel-shaped variable resistance pattern | |
| CN103069603A (zh) | 单掩模相变存储器工艺集成 | |
| KR20100043470A (ko) | 상변화 메모리 소자의 하부 전극 콘택 구조 및 그 제조 방법 | |
| KR100711517B1 (ko) | 상변화 메모리 장치 및 이의 형성 방법 | |
| KR20070031714A (ko) | 상변화 메모리 소자 및 그 제조방법 | |
| KR20090002548A (ko) | 상변화 메모리 장치 및 그 제조방법 | |
| KR101097865B1 (ko) | 상변환 기억 소자 및 그의 제조방법 | |
| KR100722769B1 (ko) | 상변화 메모리 장치 및 이의 형성 방법 | |
| KR20070058054A (ko) | 상변화 메모리 장치의 제조 방법 | |
| KR101490053B1 (ko) | 상변화 메모리 셀 및 이의 제조방법 | |
| JP2011216768A (ja) | 半導体装置およびその製造方法 | |
| KR101178835B1 (ko) | 상변환 기억 소자의 제조방법 | |
| KR100997785B1 (ko) | 상변환 기억 소자 및 그 제조방법 | |
| KR101052863B1 (ko) | 상변화 기억 소자 및 그 제조방법 | |
| KR100869354B1 (ko) | 상변화 메모리 장치 및 그 제조 방법 | |
| KR20100027949A (ko) | 가변 저항 메모리 장치 및 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |