TW200834910A - Phase-change memory device having phase change material pattern shared between adjacent cells and electronic product including the phase-change memory - Google Patents

Phase-change memory device having phase change material pattern shared between adjacent cells and electronic product including the phase-change memory Download PDF

Info

Publication number
TW200834910A
TW200834910A TW096148276A TW96148276A TW200834910A TW 200834910 A TW200834910 A TW 200834910A TW 096148276 A TW096148276 A TW 096148276A TW 96148276 A TW96148276 A TW 96148276A TW 200834910 A TW200834910 A TW 200834910A
Authority
TW
Taiwan
Prior art keywords
phase change
memory device
material pattern
change material
change memory
Prior art date
Application number
TW096148276A
Other languages
English (en)
Inventor
Hyeong-Geun An
Hideki Horii
Jong-Chan Shin
Dong-Ho Ahn
Jun-Soo Bae
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of TW200834910A publication Critical patent/TW200834910A/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828—Tellurides, e.g. GeSbTe
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5678—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using amorphous/crystalline phase transition storage elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H10B63/82—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays the switching components having a common active material layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Patterning of the switching material
    • H10N70/063—Patterning of the switching material by etching of pre-deposited switching material layers, e.g. lithography
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices

Description

200834910 九、發明說明： 【發明所屬之技術領域】 本發明大體係關於一種半導體記憶體裝置，且更特定言 之，而無限制，係關於一種在相鄰單元之間具有共享的相 位變化材料圖案之相位變化記憶體裝置。 【先前技術】 相位變化記憶體裝置為使用相位變化材料之非揮發性記 憶體裝置，其中相位變化材料之電阻根據相位變化材料之 相位而變化。相位變化記憶體裝置之每一單元包括一開關 部件及一電連接至開關部件 ^ ^, 電阻斋。相位變化 电阻益包括相位變化材料圖案。
相位變化材料圖幸得葬A A ㈣係糟由在基板之整個表面上圖荦化相 位變化材料層來形成安儿、β 工〇茱化相 變化材料圖案。舉例而古：相位：：期間，可能損壞相位 變简在組合物比率。上可 變化材料圖案包括用於各別單元 。之’當相位 路母一島狀物之四個側而可能容子由於曝 案。 、展相位變化材料圖 【發明内容】 本發明提供—種相位變 少損壞部分而形成且# f 4 衣置，其包括一可以較 心成且減小相鄰記憶體 罕乂 相位變化材料圖宰， 之間的電干擾之 體裝置之電子產品。 種包括相位變化記憶 根據本發明之_綠 也樣，提供一種相位變化記憶體裝置。 127276.doc 200834910 f位變化記憶體裝置包括以—矩陣而排列之複數個底部電 形成於複數個底部電極中之每—者±之與複數個 極中之每一者電連接的相位變化材料圖t，相位變 化材料圖案包括複數個條帶，複數個條帶中之每—者連接 至複數個底部電極中之至少兩個對角相鄰底部電極。 【實施方式】
現將參看展示本發明之例示性實施例的隨附圖式來更充 分地描述本發明。然而，本發明可以許多不同形式來體現 亡不f將其解釋為限於本文所陳述之實施例丨更確切而 吕’提供此等實施例以使得本揭示案將徹底且完整，且將 會將本發明之概念充分地傳達給熟習此項技術者。在圖式 :，為了清楚起見而誇示層及區域之厚度，且相同參考數 字表示相同元件。 圖^根據本發明之-實施例的說明相&變化記憶體裝 置之單元陣列區域之一部分的等效電路圖。 參看圖1，相位變化記憶體裝置之單元陣列區域包括複 數個第一信號線（字線WL)及交叉於字線WL之複數個第二 信號線（位元線BL)。複數個相位變化記憶體單元c形成於 位元線BL與字線WL之間的交叉點處。相位變化記憶體單 元C中之每一者包括一相位變化電阻器Rp及一垂直單元二 極體D。$直單元二極體D可包括(例如導體及_半 導體。相位變化電阻器Rp之一端電連接至一位元線BL， 且相位變化電阻器即之另—端電連接至垂直單it二極體D 之P型半導體。垂直單元二極體Din型半導體電連接至一 127276.doc 200834910 字線WL。相位變化電阻器Rp與垂直單元二極體D之間的 節點可為相位變化電阻器Rp之底部電極BE。 圖2為根據本發明之一實施例的說明對應於圖丨之等效電 路圖的相位變化記憶體裝置之單元陣列區域之一部分的布 局0
參看圖2 ’以矩陣格式來排列複數個底部電極be。如本 文所使用，矩陣指代元件以二維陣列之矩形排列，如圖2 中所不，使4矩陣之列垂直於行。在給定列中，底部電極 BE可被均勻地間隔第一距離dl，且在給定行中，底部電極 BE可被均勻地間隔第二距離们。帛一距_與第二距離们 可相等或不同。 複數個垂直單元二極體D排列於底部電極BE下方且電連 接至底部電極BE。垂直單元二極體时別與底部電極的對 準。亦#，垂直單元二極體D以類似於底部電極即之矩陣 格式而㈣。字線WL排列於垂直#元二極體〇下方且電連 接至垂直單元二極體D。沿垂直單元二極體 字線。 相位變化材料圖案35形成於底部電極卵之頂部上。相 位變化材料圖案35為圖】之相位變化電阻器Rp之一實例。 相位變化材料圖案35之每一條帶區段被對角排列且電連接 至兩個或兩個以上底部電極BE。亦即，相位變化圖㈣係 :對角排列條帶區段形成。在當前實施例中，相位變化材 科圖案35之每一條帶區段形成於一對對角相鄰底部電細 之頂部上。或者，相位變化材料圖案35之每一條帶區段可 127276.doc 200834910 形成於一交錯對對角相鄰底部電極Be之頂部上，如圖5中 所示。 電連接至相位變化材料圖案35之一條帶區段的底部電極 BE被間隔第三距離们，且第三距離们可大於第一距離以及 第二距離d2。或者，當相位變化材料圖案35之每一條帶區 &電連接至水平或垂直相鄰之兩個底部電極BE時，兩個底 部電極BE之間的距離可為第一距離dl或第二距離们。亦 即，與垂直或水平排列相位變化材料圖案3 5之條帶區段的 情況相比，當對角排列相位變化材料圖案35之條帶區段 時，電連接至相位變化材料圖案35之一條帶區段的兩個底 部電極BE之間的距離可得以增加。在此情況下，當將資料 順序地寫入至電連接至相位變化材料圖案35之一條帶區段 的兩個相位變化記憶體單元c時，可在將資料寫入至後者 的相位變化記憶體單元C時對被寫入至前者的相位變化記 憶體單元C之資料干擾較少。此資料干擾可由穿過相位變 化材料圖案35之條帶區段之兩個相位變化記憶體單元c之 間的熱轉移所引起。因此，相位變化材料圖案35之條帶區 段經對角排列以增加相位變化記憶體單元c之間的熱轉移 路徑。因此，可減小由相位變化材料圖案35之條帶區段所 連接之相位變化記憶體單元c之間的電干擾。 位元線BL形成於相位變化材料圖案35之頂部上，與相 位變化材料圖案35之條帶區段電連接。在當前實施财， 位元線BL與相位變化材料圖案35之條帶區段對準而對角延 伸。亦即，每一位元線BL電連接至相位變化材料圖案35之 127276.doc 200834910 一排對角排列條帶區段。 圖3為根據本發明之一實施例的沿圖2之線1-；[，所截取的 橫截面圖。 參看圖2及圖3，字線WL平行於彼此而延伸。字線WL可 為半導體基板10之η型摻雜活性區域。字線WL可由裝置隔 離層10a電絕緣。 複數個垂直單元二極體D形成於字線WL上且與字線WL 電連接。複數個底部電極BE形成於垂直單元二極體〇上且 與底部電極BE電連接。 堆疊結構S形成於字線WL上，且每一堆疊結構s包括一 垂直單元二極體D及一底部電極BE。堆疊結構8藉由形成 於半導體基板10上之底部絕緣層1 8而彼此絕緣。詳言之， 底部絕緣層18包括順序地堆疊垂直單元二極體〇及底部電 極BE之單元接觸孔iga。每一垂直單元二極體〇可包括經 順序地堆疊之一 n型半導體21及一 p型半導體23。底部電極 BE之側壁可由絕緣間隔物28封閉。在此情況下，底部電極 BE之頂部區域可小於單元接觸孔18a之水平截面區域。 底部電極BE可由導電材料形成，諸如，氮化鈦（TiN)、 氮化鈦鋁（TiAIN)、氮化鈕（TaN)、氮化鎢（WN)、氮化鉬 (MoN)、氮化銳（NbN)、氮化鈦矽（TiSiN)、氮化鈦硼 (TiBN)、氮化鍅矽（ZrSiN)、氮化鎢矽（WSiN)、氮化鎢硼 (WBN)、氮化鍅鋁（ΖτΑΙΝ)、氮化鉬鋁（M〇A1N)、氮化鈕矽 (TaSiN)、氮化鈕鋁（TaAIN)、鈦鎢⑺W)、鈦鋁（丁iA1)、氮 氧化鈦（TiON)、氮氧化鈦鋁（TiA10N)、氮氧化鎢（w〇N)， 127276.doc -10- 200834910 或氮氧化鈕（TaON)。絕緣間隔物28可由氮化矽形成。 相位變化材料圖案35形成於底部電極BE上。頂部電極 37可藉由自對準而形成於相位變化材料圖案上。可藉由 各種方法來形成相位變化材料圖案35及頂部電極。在— 實施例中，可如下形成相位變化材料圖案35及頂部電極 37 »將相位變化材料層及頂部電極層順序地堆疊於底部電 極BE及底部絕緣層18上，且將光阻圖案（未圖示）形成於頂 部電極層上。緊接著，使用光阻圖案作為光罩來順序地钱 d頁P電極層及相位變化材料層以开)成相位變化材料圖案 35及頂部電極37。在此圖案化過程之後，在給定單元c中 僅曝露相位變化材料圖案35之條帶區段的三個侧。當將相 位變化材料圖案35之每一條帶區段形成為用於每-單元c 之島狀物幵/狀妆’在圖案化過程之後曝露條帶區段之四個 ^ °因此’ #藉由圖案化過程而將相位變化材料圖案35之 每W區#又形成為與至少兩個底部電極BE電連接時，可 對相位變化材料圖案35之條帶區段損壞較少。 相位變化材料圖案35可由包括錯㈣、錄（sb)及蹄㈤ 之合金層形成。亦即，相位變化材料圖案35可由諸如GST 合金層之硫族化物層形成。替代咖合金層，相 料圖案35可由AS-Sb-Te、As屬七、^屬抓Te sn_
Te、In-Sn-Sb-Te 武 a τ … 一 g n-Sb-Te合金層形成。頂部電極π 可由諸如氮化鈦層之導電層形成。 頂部絕緣層4 〇霜箠石 一 頁#電極3 7及相位變化材料圖案3 5。 位兀線BL形成於頂部絕緣層紙，與頂部電極η電連接。 127276.doc 200834910 拜言之，位το線BL經由穿過頂部絕緣層4〇而形成之接觸检 塞45而電連接至頂部電極37。因此，位元線此可經由頂部 電極37而電連接至相位變化材料圖㈣之條帶區段。 如圖2及圖3中所說明，位元線肌可窄於相位變化材料 圖案35。然而，如圖5中所說明，位元線81^可或者寬於相 位變化材料圖案3 5。 圖4為根據本發明之另一實施例的說明相位變化記侉體 裝置之單元陣列區域之一部分的布局。當前實施例之^位 變化記憶體裝置具有除了以下所描述之一些特徵以外皆與 圖2及圖3中所說明之相位變化記憶體裝置相同的結構。 參看圖4，位元線BL形成於相位變化材料圖案乃之頂部 上，與相位變化材料圖案35之條帶區段電連接。沿底部電 極Μ之行而排列位元線BL。亦即，位元線扯沿底部電極 BE之行而電連接至相位變化材料圖案35之條帶區段。 圖6為根據本發明之另一實施例的說明相位變化記憶體 裝置之單元陣列區域之一部分的布局。當前實施例之相位 變化記憶體裝置具有除了以下所描述之一些特徵以外皆與 圖2及圖3中所說明之相位變化記憶體裝置相同的結構。 參看圖6，相位變化材料圖案35之每一條帶在對角方向 中電連接至至少兩個相鄰底部電極BE。亦即，相位變化材 料圖案35之條帶被對角排列且在兩個或兩個以上底部電極 BE上為連續的。相位變化材料圖案35之條帶平行於彼此而 直線延伸。在此情況下’當藉由圖案化來形成相位變化材 料圖案35時，在給定單位單元c中僅曝露相位變化材料圖 127276.doc -12- 200834910 當前 壞較 ::二,每一條帶的雙側(亦即，兩個侧)。因此，根據 ，纟圖案化期間’可對相位變化材料圖案Μ損 少0 、 壯：根據本發明之另-實施例的說明相位變化記憶體 :，早疋陣列區域之一部分的布局。當前實施例之相位 欠化"己體裝置具有除了以下所描述之—些特徵以外皆與 圖2及圖3中所說明之相位變化記憶體裝置相同的結構。
,參看圖7 ’相位變化材料圖案35之每一條帶以z字形而 形成且電連接至至少兩個對角相鄰底部電極^玉。詳言之， 相位變化材料圖案35之每—條帶首先在第—對角方向中延 伸’且接著在第二對角方向中延伸。卩此方式，相位變化 ㈣圖案35之每一條帶以ζ字形而延伸。位元線扯以相同 ζ子形圖案而形成於相位變化材料圖案35上。如圖7中所 示，位元線B L可窄於相位變化材料圖案3 。 圖8為根據本發明之另一實施例的說明相位變化記憶體 裝置之單元陣列區域之一部分的等效電路圖。
參看圖8，相位變化記憶體裝置之單元陣列區域包括複 數個第一信號線（字線WL)及交叉於字線WL之複數個第二 信號線（位元線BL)。複數個相位變化記憶體單元c形成於 位兀線BL與字線WL之間的交叉點處。每一相位變化記憶 體單7L C包括一相位變化電阻器Rp及一金屬氧化物半導體 (MOS)電晶體Μ。MOS電晶體Μ包括閘電極、源極區域， 及汲極區域。相位變化電阻器Rp之一端電連接至一位元線 BL，且相位變化電阻器Rp之另一端電連接至汹〇8電晶體M 127276.doc •13- 200834910 之沒極區域。MOS電晶體Μ之閘電極電連接至一字線 WL ’且MOS電晶體Μ之源極區域電連接至共同源極線 CSL ^相位變化電阻器與m〇s電晶體Μ之間的節點可為 相位變化電阻器Rp之底部電極BE。 圖9為根據本發明之一實施例的說明對應於圖8之等效電 路圖的相位變化記憶體裝置之單元陣列區域之一部分的布 參看圖9 ’以矩陣袼式來排列複數個底部電極be。複數
瞻個活性區域l〇〇b形成於底部電極6£下方，與底部電極BE 電連接。詳言之，每一活性區域100|3在底部電極BE之矩陣 的一行中形成於一對相鄰底部電極BE下方且電連接至該對 相鄰底部電極BE。此處，可以矩陣格式來排列活性區域 100b 〇 複數個字線WL交叉於活性區域100b。詳言之，一對字 線WL交叉於以列而排列之活性區域〗〇〇b。因此，每一對 瞻字線WL經過多對底部電極BE之間。此外，一共同源極線 CSL橫過活性區域100b而在每一對字線貿。之間延伸。 相位變化材料圖案160形成於底部電極6£之頂部上。相 ‘ 位變化材料圖案160為圖8之相位變化電阻器Rp之一實例。 相位變化材料圖案160之每一條帶被對角排列且電連接至 兩個或兩個以上底部電極BE。亦即，相位變化材料圖案 160係由對角排列條帶形成。在當前實施例中，相位變化 材料圖案160之條帶在對角方向中大體上直線延伸且平行 於被此而延伸。然❿，可如在圖2或圖5之實施例中將相位 127276.doc -14- 200834910 變化材料圖案160之每一條帶分為各自形成於一對對角相 邱底4電極B E之頂部上的區段。此外，可如在圖7之實施 例中以Z字形來形成相位變化材料圖案ι6〇之每一條帶。 電連接至相位變化材料圖案16 〇之一條帶的底部電極B e 被間隔第三距離d3，且第三距離d3可大於距離以及们。此 處’距離d 1為以列而排列之底部電極BE之間的距離，且距 離d2為以行而排列之底部電極be之間的距離。因此，由於 相位變化材料圖案160之條帶被對角排列，所以可減小共 享相位變化材料圖案16〇之條帶的相位變化記憶體單元c之 間的電干擾。 位元線BL形成於相位變化材料圖案160之頂部上，與相 位變化材料圖案160之條帶電連接。在當前實施例中，位 元線BL與相位變化材料圖案ι60之條帶對準而對角延伸。 圖10為根據本發明之一實施例的沿圖9之線π-ll，所截取 的橫截面圖。 參看圖9及圖1〇，可藉由形成於半導體基板丨〇〇中之裝置 隔離層100a而以矩陣格式來界定活性區域1001)。一對字線 110交叉於以列而排列之活性區域l〇〇b。閘極絕緣層1〇4形 成於字線1 10與活性區域1 〇〇b之間。在給定活性區域1 〇〇b 中，源極區域100s形成於字線110之間，且汲極區域100d 形成於與源極區域100s相對之位置處。 第一層間絕緣層120形成於包括字線110之半導體基板 100上。源極接觸栓塞丨258及汲極接觸栓塞I25d穿過第一 層間絕緣層120而形成，與源極區域100s及汲極區域100d 127276.doc -15- 200834910 連接。第二層間絕緣層130形成於第一層間絕緣層120上。 汲極襯墊135d穿過第二層間絕緣層130而形成，與汲極接 觸栓塞125d連接；且共同源極線CSL穿過第二層間絕緣層 130而形成，與源極接觸栓塞125s連接。共同源極線CSL經 由源極接觸栓塞125s而電連接至源極區域i〇〇s。汲極襯墊 135d經由沒極接觸栓塞I25d而電連接至沒極區域i〇〇d。 第三層間絕緣層140形成於汲極襯墊i35d及共同源極線 CSL上。底部電極BE穿過第三層間絕緣層140而形成，與 汲極襯塾135d連接。底部電極be之側壁可由絕緣間隔物 145封閉。 相位變化材料圖案160形成於底部電極be上。頂部電極 165可藉由自對準而形成於相位變化材料圖案j 6〇上。第四 層間絕緣層170形成於頂部電極165及相位變化材料圖案 160上。位元線BL形成於第四層間絕緣層17〇上，與頂部電 極165電連接。詳言之，位元線由穿過第四層間絕緣 層170而形成之接觸栓塞175而電連接至頂部電極165。頂 部電極165電連接至相位變化材料圖案16〇之條帶。 圖11為根據本發明之另一實施例的說明相位變化記憶體 裝置之單元陣列區域之一部分的布局。當前實施例之相位 變化記憶體裝置具有除了以下所描述之—些特徵以外皆與 圖9及圖10中所說明之相位變化記憶體裝置相同的結構。 參看圖11，位元線BL形成於相位變化材料圖案16〇上， 與相位變化材料圖案16〇電連接。位元線扯沿底部電極抓 之行而排列且在行方向中電連接至相位變化材料圖㈣ 127276.doc -16· 200834910 之條帶。 圖12為根據本發明之另一實施例的說明相位變化記憶體 裝置之單元陣列區域之一部分的等效電路圖。 參看圖12，相位變化記憶體裝置之單元陣列區域包括複 數個第一信號線（字線貨!^及WLn+1)及交叉於字線WLn及 WLn+Ι之複數個第二信號線（位元線]31^)。複數個相位變化 記憶體單元C形成於位元線BL與字線貿“或WLn+1之間的 交叉點處。每一相位變化記憶體單元c包括一相位變化電 阻Rp及MOS電晶體Ml及M2。MOS電晶體Ml及M2並聯 連接。相位變化電阻器Rp之一端電連接至一位元線BL， 且相位變化電阻器Rp之另一端電連接至M〇s電晶體Ml& M2之汲極區域。M0S電晶體M1&M2之閘電極電連接至字 線WLn或WLn+Ι中之一者，且M〇s電晶體M1&M2之源極 區域電連接至共同源極線CSL。相位變化電阻器 電曰a體Μ1及M2之間的節點可為相位變化電阻器Rp之底部 電極B E。 由於兩個MOS電晶體Ml及M2在相位變化記憶體裝置中 並聯電連接至一相位變化電阻器Rp，所以可有效地增加至 相位變化電阻器Rp之電流量，但與圖8中所說明之相位變 化記憶體單元C之區域相比，僅邊沿地增加相位變化記憶 體早7LC之區域。 圖13為根據本發明之一實施例的說明對應於圖12之等效 電路圖的相位變化記憶體裝置之單元陣列區域之一部分的 布局。 127276.doc -17- 200834910 參看圖13，以矩陣袼式來排列複數個底部電極be。複 數個活性區域l〇〇b形成於底部電極be下方，與底部電極 BE電連接。詳言之，每一活性區域1〇叽在底部電極陣列之 行方向中延伸且電連接至包括於一行中之每一底部電極 BE。複數個字線、WLn、WLn+1、wLn+2 及 WLn+3 在底部電極BE之雙侧處交叉於活性區域1〇〇b。兩個字線安 置於包括於一行中之兩個相鄰底部電極be之間，且一共同 源極線CSL安置於兩個字線之間。共同源極線CSL交叉於 活性區域100b。因此，複數個字線WLn-1、WLn、 WLn+1、WLn+2及WLn+3以及共同源極線CSL在列方向中 延伸。 相位變化材料圖案160形成於底部電極BE之頂部上。相 位變化材料圖案160為圖12之相位變化電阻器Rp之一實 例。相位變化材料圖案16〇之每一條帶被對角排列且電連 接至兩個或兩個以上底部電極3丑。亦即，相位變化材料圖 案160係由對角排列條帶形成。在當前實施例中，相位變 化材料圖案160之條帶在對角方向中平行於彼此而直線延 伸。然而，可如在圖2或圖5之實施例中將相位變化材料圖 案160之每一條帶分為各自形成於一對對角相鄰底部電極 BE之頂部上的區段。此外，可如在圖7之實施例中以z字 形來形成相位變化材料圖案16〇之每一條帶。 電連接至相位變化材料圖案ι60之一條帶的底部電極be 被間隔第二距離d3，且第三距離d3可大於距離dl及d2。此 處’距離dl為以列而排列之底部電極BE之間的距離，且距 127276.doc -18- 200834910 離d2為以行而排列之底部電極be之間的距離。因此，由於 相位變化材料圖案160之條帶被對角排列，所以可減小共 享相位變化材料圖案160之條帶的相位變化記憶體單元c之 間的電干擾。 位元線BL形成於相位變化材料圖案160之頂部上，與相 位變化材料圖案160之條帶電連接。在當前實施例中，位 元線BL與相位變化材料圖案iso之條帶對準而對角延伸。 圖14為根據本發明之一實施例的沿圖13之線m_nrm截 取的橫截面圖。 參看圖13及圖14，可藉由形成於半導體基板100中之裝 置隔離層來界定活性區域l〇〇b。以行來排列活性區域 100b。複數個字線11 〇交叉於活性區域丨00b。閘極絕緣層 105形成於字線11〇與活性區域i〇〇b之間。在給定活性區域 l〇〇b中，源極區域i〇〇s形成於字線110之間，且汲極區域 l〇〇d形成於與源極區域i〇〇s相對之位置處。 第一層間絕緣層120形成於包括字線110之半導體基板 100上。源極接觸栓塞125s及汲極接觸栓塞125d穿過第一 層間絕緣層120而形成，與源極區域100s及汲極區域1〇〇d 連接。第二層間絕緣層130形成於源極接觸栓塞125s及汲 極接觸栓塞125d上。汲極襯墊135d穿過第二層間絕緣層 130而形成，與汲極接觸栓塞i25d連接；且共同源極線 CSL穿過第二層間絕緣層130而形成，與源極接觸栓塞125s 連接。共同源極線CSL經由源極接觸栓塞125s而電連接至 源極區域100s。沒極襯墊135d經由沒極接觸栓塞i25d而電 127276.doc -19- 200834910 連接至汲極區域100d。 第三層間絕緣層140形成於沒極觀塾135(1及共同源極線 CSL上。底部電極BE穿過第三層間絕緣層14〇而形成，與 汲極襯墊135d連接。底部電極BE2側壁可由絕緣間隔物 145封閉。 相位變化材料圖案160形成於底部電極6£上。頂部電極 165可藉由自對準而形成於相位變化材料圖案16〇上。第四 層間絕緣層170形成於頂部電極165及相位變化材料圖案 160上。位元線BL形成於第四層間絕緣層17〇上，與頂部電 極165電連接。詳言之，位元線BL —由穿過第四層間絕緣 層170而形成之接觸栓塞175而電連接至頂部電極165。頂 部電極165電連接至相位變化材料圖案16〇之條帶。 圖1 5為根據本發明之另一實施例的說明相位變化記憶體 裝置之單元陣列區域之一部分的布局。當前實施例之相位 變化記憶體裝置具有除了以下所描述之一些特徵以外皆與 圖13及圖14中所說明之相位變化記憶體裝置相同的結構。 參看圖15，位元線BL形成於相位變化材料圖案160上， 與相位變化材料圖案160之條帶電連接。位元線BL沿在行 方向中電連接至相位變化材料圖案160之條帶的底部電極 BE之行而排列。 圖16為根據本發明之一實施例的說明使用相位變化記憶 體裝置作為資料儲存媒體之電子產品200的示意性方塊 圖。 參看圖16，電子產品200包括作為儲存媒體之至少一相 127276.doc -20- 200834910 位變化記憶體裝置210、一連接至相位變化記憶體裝置2 j 〇 之處理器220，及一連接至處理器22〇之1/〇部件23〇。相位 變化記憶體裝置210可包括圖}至圖15中所說明之一或多個 相位變化記憶體單元陣列。處理器22〇可控制相位變化記 憶體裝置210。電子產品2〇〇可經由1/〇部件23〇而與其他電 子產品交換資料。資料可經由資料匯流排線而在相位變化 記憶體裝置210、處理器220&I/()部件23〇之間傳輸。 電子產品200可為諸如記憶卡之資料儲存裝置、諸如電 腦之資訊處理設備、數位相機、蜂巢式電話，或其他裝 置。 -、 如上文所描述，根據本發明之實施例，在對角或Z字形 方向中排列相位變化材料圖案之條帶與底部電極陣列接 觸，以便最小化共享相位變化材料圖案之條帶的相位變化 d fe體單元之間的電干擾。此外，相位變化材料圖案在其 藉由所揭示實施例之圖案化過程而形成時可受較少損壞。 可以未明確說明之方式來組合或修改本文所描述之各種 、例的特彳政。因此，雖然已參考本發明之例示性實施例 而特定展示及描述本發明，但—般熟習此項技術者應理 解’可在其中進行形式及細節上之各種變化，而不脫離如 乂下申叫專利範圍所界定之本發明的精神及範脅。 【圖式簡單說明】 θ為根據本發明之一實施例的說明相位變化記憶體裝 置之單元陣列區域之一部分的等效電路圖； 圖2為根據本發明之一實施例的說明對應於圖1之等效電 127276.doc -21 - 200834910 路圖的相位變化記憶體裝置之單元陣列區域之—部分的布 局； 圖3為根據本發明之一實施例的沿圖2之線所截取的 橫截面圖； 脖圖4為根據本發明之另-實施例的說明相位變化記憶體 裝置之單元陣列區域之一部分的布局； 圖5為根據本發明之另一實施例的說明相位變化記憶體 裝置之單元陣列區域之一部分的布局；
狀圖為根據本發明之另一實施例的說明相位變化記憶體 1置之單元陣列區域之一部分的布局； 圖7為根據本發明之另一實施例的說明相位 裝置之單元陣列區域之一部分的布局； 體 圖8為根據本發明之另一實施例的說明相位 裝置之單元陣列區域之一部分的等效電路圖；°以 圖9為根據本發明之-實施例的說明對應於圖8之等效電 路圖的相位變化記憶體裝置之單元陣列區域之一部分的布 局； 9之線Π-ip所截取 圖10為根據本發明之一實施例的沿圖 的橫截面圖； 裝 裝 =11為根據本發明之另—實施例的說明相位變化記憶體 置之單元陣列區域之一部分的布局； 圖叫根據本發明之另一實施例的說明相位變化記憶體 置之單元陣列區域之一部分的等效電路圖； 圖13為根據本發明之—實施例的說明對應於圖Η之等效 127276.doc -22- 200834910 電路圖的相# μ 位k化記憶體裝置之單元陣列區域之一部分的 布局； 圖14為根據本發明之_實施例的沿圖！ 3之線 取的橫截面圖； 囷為根據本發明之另一實施例的說明相位變化記憶體 裝置之單元陣列區域之一部分的布局；及 • 【主要元件符號說明】 • 圖16為根據本發明之一實施例的說明使用相位變化記憶 體裝置作為資料儲存媒體之電子產品的示意性方塊圖。 10 半導體基板 10a 裝置隔離層 18 底部絕緣層 18a 單元接觸孔 21 η型半導體 23 Ρ型半導體 28 絕緣間隔物 35 相位變化材料圖案 3 7 頂部電極 40 頂部絕緣層 45 接觸栓塞 100 半導體基板 100a 裝置隔離層 100b 活性區域 lOOd 汲極區域 127276.doc -23- 200834910
100s 源極區域 104 閘極絕緣層 105 閘極絕緣層 110 字線 120 第一層間絕緣層 125d 汲極接觸栓塞 125s 源極接觸栓塞 130 第二層間絕緣層 135d 汲極襯墊 140 第三層間絕緣層 145 絕緣間隔物 160 相位變化材料圖案 165 頂部電極 170 第四層間絕緣層 175 接觸栓塞 200 電子產品 210 相位變化記憶體裝置 220 處理器 230 I/O部件 BE 底部電極 BL 位元線 C 相位變化記憶體單元 CSL 共同源極線 D 垂直單元二極體 127276.doc •24- 200834910 dl 第一距離 d2 第二距離 d3 第三距離 M MOS電晶體 Ml MOS電晶體 M2 MOS電晶體 Rp 相位變化電阻器 S 堆疊結構 WL 字線 WLn 字線 WLn-1 字線 WLn+1 字線 WLn+2 字線 WLn+3 字線 127276.doc -25·

Claims (1)

  1. 200834910 十、申請專利範圍： 一禋相位變化記憶體裝置，其包含·· 複數個底部電極，其以一矩陣而排列；及 :目位豎化材料圖案，其形成於該複數個底 =位=料圖案包括複數個條帶，該複數個條 2.
    3· 4.
    5. ^請求項1之相位變化記憶體裝置，其中該至少兩個對 鄰底部電極被間隔-距離’該距離大於該矩陣之一 列中之該複數個底部電極中的任何兩個連續底部電極之 間的離及該矩陣之一行中之該複數個底部電極中的 任何兩個連續電極之間的一距離。 如請求項1之相位變化記憶體裝置，其中該複數個底部 、…在複數個列中被均勻地間隔—列分離距離且在複數 個行中被均勻地間隔一行分離距離。 、月长項1之相位變化記憶體裝置，其中該相位變化材 料圖案之4複數個條帶中之每—者連接至該複數個底部 電極中之一對對角相鄰底部電極。 如凊求項1之相位變化記憶體裝置，其中該相位變化材 料圖案之4複數個條帶在該複數個底部電極之該矩陣的 一對角方向中直線延伸。 6·如明求項1之相位變化記憶體裝置，其中該相位變化材 料圖案之該複數個條帶係以z字形而形成。 7·如凊求項1之相位變化記憶體裝置，其進一步包含形成 127276.doc 200834910 於該複數個底部電極下古+/ 1电柽下方之禝數個垂直單元二極 複數個垂直單元二搞鍊由 體 5亥 , 中之母一者與該複數個底部電極 中一相應底部電極電連接。 8·如請求項7之相位變化記憶體裝置，其進一步包含複數 個弟-信號線，該複數個第—信號線中 該複數個垂直單元三者屯成於 方，該㈣” 仏唬線中之母一者與該複數 應列電連接。 ^早凡-極體之該相 9· ^請求項R相位變化記憶體裝置’其中該複數個第一 4號線為複數個字線。 10.如請求項!之相位變化記憶體裝置，其進一步包 於：相位變化材料圖案上之複數個第二信號線，：複數 個弟二信號線中之每—者與該相位變化材料圖案之 數個條帶中的-相應條帶電連接，該複數㈣二信=線 中之每-者與該相位變化材料圖案之該複數個條帶^的 一相應條帶對準而在該矩陣之一對角方向中延伸。 η.:請求項ίο之相位變化記憶體裝置，其中該複數個第二 ^號線為複數個位元線。 12.如請求項1之相位變化記憶體裝置，其進一步包含彤成 於該相位變化材料圖案上之複數個第二信號二= 個第二信號線中之每一者與該相位變化材料圖案之至少 部分電連接，該複數個第二信號線中之每一者係沪兮 等底部電極之該矩陣的一相應行而排列。 13·如請求項丨之相位變化記憶體裝置，其進一步包含複數 127276.doc -2- 200834910 個電晶體，該複數個底部電極中 晶體中之至少一者電連接。 之每一者與該複數個 電
    14.如請求項13之相位變化記憶體裝置，其進―步包含· 複數個活性區域，其形成於該等底部電極^方3,斑該 等底部電極電連接，該複數個活性區域中之每―者電連 接至該複數個底部電極中之—相應對，該複數個底部電 極中之該對為該矩陣之—行中的連續底部電極； 複數個字線對，其交又於該複數個活性區域，該複數 個子線對中之每—者安置於該複數個該等底部電極中之 一相應對之間，·及 禝數個共同源極線，該複數個共同源極線中之每一者 安置於該複數個字線對中之一相應字線對之間。 15·如請求項14之相位變化記憶體裝置，其進一步包含形成 於該相位變化材料圖案上之複數個位元線，該複數個位 凡線中之每一者與該相位變化材料圖案之該複數個條帶 中的相應條〒電連接，該複數個位元線中之每一者與 該相位變化材料圖案之該複數個條帶中的一相應條帶對 準而在該等底部電極之該矩陣的一對角方向中延伸。 16·如請求項14之相位變化記憶體裝置，其進一步包含形成 於該相位變化材料圖案上之複數個位元線，該複數個位 兀線中之每一者與該相位變化材料圖案之該複數個條帶 中的一相應條帶電連接，該複數個位元線中之每一者係 沿該等底部電極之該矩陣的一相應行而排列。 17·如請求項13之相位變化記憶體裝置，其進一步包含： 127276.doc 200834910 複數個活性區域條帶，其形成於該複數個底部電極下 方，該複數個活性區域條帶中之每—者與該複數個底部 電極之-相應行對準，該複數個活性區域條帶中之每一 者電連接至該複數個底部電極之該相應行； 複數個字線對，其交又於該複數個活性區域，該等字 線對中之每—者安置於該複數個底部電極之—對相應列 之間；及 錢個共同源極線，該複數個共_極線巾之每一者 # 安置於該複數個字線對中之一相應字線對之間。 18·如請求項17之相位變化記憶體裝置，其進一步包含形成 於該相位變化材料㈣上之複數個位元線，該複數個位 ^線中之每—者與該相位變化材料圖案之該複數個條帶 中的-相應條帶電連接，該複數個位元線中之每一者盥 該相位變化材料圖案之該複數個條帶中的該相應條帶對 準而在該矩陣之一對角方向中延伸。 • 19.如請求項17之相位變化記憶體裝置，其進—步包含形成 於該相位變化材料圖案上之複數個位元線，該複數個位 ^線中之每-者與該相位變化材料圖案之該複數個條帶 • L的Γ相應條帶電連接，該複數個位元料之每-者係 S亥硬數個底部電極之該矩陣的-相應行而對準。 2〇_ 一種電子產品，其包含： 一相位變化記憶體裝置；及 處理器，其連接至該相位變化記憶體裝置， 其中該相位變化記憶體裝置包含·· 127276.doc 200834910 複數個底部電極， 其以一矩陣而排列；及 相位變化材料圖案，其形成於該複數個底部電極 上，該相位變化材料圖案包括複數個條帶 仏▼中之每一者電連接至該複數個底部電 兩個對角相鄰底部電極。 ’該複數個 極中之至少
    127276.doc
TW096148276A 2006-12-26 2007-12-17 Phase-change memory device having phase change material pattern shared between adjacent cells and electronic product including the phase-change memory TW200834910A (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060134177A KR100791008B1 (ko) 2006-12-26 2006-12-26 서로 인접하는 셀들에 공유된 상변화 물질 패턴을 구비하는상변화 메모리 소자 및 이를 구비하는 전자제품

Publications (1)

Publication Number Publication Date
TW200834910A true TW200834910A (en) 2008-08-16

Family

ID=39216460

Family Applications (1)

Application Number Title Priority Date Filing Date
TW096148276A TW200834910A (en) 2006-12-26 2007-12-17 Phase-change memory device having phase change material pattern shared between adjacent cells and electronic product including the phase-change memory

Country Status (5)

Country Link
US (1) US7800095B2 (zh)
JP (1) JP2008166771A (zh)
KR (1) KR100791008B1 (zh)
CN (1) CN101221970B (zh)
TW (1) TW200834910A (zh)

Families Citing this family (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100997783B1 (ko) 2004-06-30 2010-12-02 주식회사 하이닉스반도체 상변환 기억 소자 및 그의 제조방법
KR100945509B1 (ko) 2008-02-12 2010-03-09 주식회사 하이닉스반도체 상변화 기억 소자
KR100979239B1 (ko) 2008-02-20 2010-08-31 주식회사 하이닉스반도체 상변환 기억 소자 및 그의 제조방법
KR100967681B1 (ko) 2008-02-20 2010-07-07 주식회사 하이닉스반도체 상변환 기억 소자 및 그의 제조방법
KR100979226B1 (ko) 2008-03-04 2010-08-31 주식회사 하이닉스반도체 상변환 기억 소자 및 그의 제조방법
KR101000471B1 (ko) 2008-04-28 2010-12-14 주식회사 하이닉스반도체 상변화 기억 소자 및 그의 제조방법
KR100968449B1 (ko) 2008-05-27 2010-07-07 주식회사 하이닉스반도체 고집적 상변화 메모리 장치 및 그 제조방법
US7804709B2 (en) 2008-07-18 2010-09-28 Seagate Technology Llc Diode assisted switching spin-transfer torque memory unit
US8223532B2 (en) 2008-08-07 2012-07-17 Seagate Technology Llc Magnetic field assisted STRAM cells
US8054677B2 (en) 2008-08-07 2011-11-08 Seagate Technology Llc Magnetic memory with strain-assisted exchange coupling switch
US7746687B2 (en) 2008-09-30 2010-06-29 Seagate Technology, Llc Thermally assisted multi-bit MRAM
US8487390B2 (en) * 2008-10-08 2013-07-16 Seagate Technology Llc Memory cell with stress-induced anisotropy
US8217478B2 (en) 2008-10-10 2012-07-10 Seagate Technology Llc Magnetic stack with oxide to reduce switching current
KR20100043470A (ko) * 2008-10-20 2010-04-29 주식회사 하이닉스반도체 상변화 메모리 소자의 하부 전극 콘택 구조 및 그 제조 방법
JP2010123664A (ja) * 2008-11-18 2010-06-03 Elpida Memory Inc 不揮発性メモリ装置
CN102623484B (zh) * 2011-01-30 2014-09-17 中国科学院上海微系统与信息技术研究所 相变存储器的选通二极管阵列及其制备方法
US8513136B2 (en) * 2011-05-31 2013-08-20 Samsung Electronics Co., Ltd. Memory devices and method of manufacturing the same
US9293197B2 (en) 2011-08-15 2016-03-22 Lockheed Martin Corporation Reconfigurable phase change material masks for electro-optical compressive sensing
KR101889317B1 (ko) * 2011-10-28 2018-08-17 삼성전자주식회사 상변화 메모리 장치 및 그 제조 방법
WO2013118378A1 (ja) 2012-02-08 2013-08-15 太陽誘電株式会社 不揮発性メモリを内蔵する半導体装置
US8835898B2 (en) * 2012-04-20 2014-09-16 International Business Machines Corporation Self-aligned process to fabricate a memory cell array with a surrounding-gate access transistor
US9340446B1 (en) 2013-02-04 2016-05-17 Lockheed Martin Corporation Optical apparatus and method of forming a gradient index device
KR20140110289A (ko) * 2013-03-07 2014-09-17 에스케이하이닉스 주식회사 반도체 장치 및 그 제조 방법, 이 반도체 장치를 포함하는 마이크로 프로세서, 프로세서, 시스템, 데이터 저장 시스템 및 메모리 시스템
KR101713871B1 (ko) * 2013-03-14 2017-03-09 삼성전자주식회사 자기 저항 메모리 장치 및 그 제조 방법
KR102092772B1 (ko) * 2013-03-27 2020-03-24 에스케이하이닉스 주식회사 반도체 장치 및 그 제조 방법, 이 반도체 장치를 포함하는 마이크로 프로세서, 프로세서, 시스템, 데이터 저장 시스템 및 메모리 시스템
KR102054819B1 (ko) * 2013-05-22 2019-12-11 삼성전자주식회사 반도체 소자 및 그 제조 방법
US9112148B2 (en) 2013-09-30 2015-08-18 Taiwan Semiconductor Manufacturing Co., Ltd. RRAM cell structure with laterally offset BEVA/TEVA
US9178144B1 (en) 2014-04-14 2015-11-03 Taiwan Semiconductor Manufacturing Co., Ltd. RRAM cell with bottom electrode
CN104201282B (zh) * 2014-09-26 2017-02-15 中国科学院上海微系统与信息技术研究所 相变存储器及其制备方法
US9209392B1 (en) 2014-10-14 2015-12-08 Taiwan Semiconductor Manufacturing Co., Ltd. RRAM cell with bottom electrode
US10437083B1 (en) 2014-10-20 2019-10-08 Lockheed Martin Corporation Individually addressable infrared mask array
US9601162B1 (en) 2015-09-10 2017-03-21 Taiwan Semiconductor Manufacturing Co., Ltd. Memory devices with strap cells
EP3284092B1 (en) 2015-09-25 2019-06-19 Hewlett-Packard Enterprise Development LP Crossbar arrays for calculating matrix multiplication
US9969647B2 (en) 2016-05-17 2018-05-15 Lockheed Martin Energy, Llc Glass composites having a gradient index of refraction and methods for production thereof
US9908808B1 (en) 2016-08-18 2018-03-06 Lockheed Martin Corporation Ternary glass materials with low refractive index variability
KR102307127B1 (ko) * 2017-06-14 2021-10-05 삼성전자주식회사 반도체 소자
JP2021040067A (ja) * 2019-09-04 2021-03-11 キオクシア株式会社 半導体記憶装置
CN112366203B (zh) * 2020-10-23 2023-01-03 福建省晋华集成电路有限公司 图案布局以及其形成方法
CN114695355A (zh) * 2020-12-29 2022-07-01 长鑫存储技术有限公司 半导体结构以及半导体结构的形成方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100603558B1 (ko) * 2002-02-22 2006-07-24 오보닉스, 아이엔씨. 칼코겐화물 클래딩을 사용한 단일 레벨 금속 메모리 셀
JP4190238B2 (ja) 2002-09-13 2008-12-03 株式会社ルネサステクノロジ 不揮発性半導体記憶装置
US6875651B2 (en) * 2003-01-23 2005-04-05 Sharp Laboratories Of America, Inc. Dual-trench isolated crosspoint memory array and method for fabricating same
JP4634014B2 (ja) 2003-05-22 2011-02-16 株式会社日立製作所 半導体記憶装置
KR100504700B1 (ko) 2003-06-04 2005-08-03 삼성전자주식회사 고집적 상변환 램
KR100733147B1 (ko) * 2004-02-25 2007-06-27 삼성전자주식회사 상변화 메모리 장치 및 그 제조 방법
KR20060001061A (ko) 2004-06-30 2006-01-06 주식회사 하이닉스반도체 피엔 다이오드를 이용한 상변환 기억 소자
JP4345676B2 (ja) * 2005-01-12 2009-10-14 エルピーダメモリ株式会社 半導体記憶装置
US7465951B2 (en) 2005-01-19 2008-12-16 Sandisk Corporation Write-once nonvolatile phase change memory array
KR100790449B1 (ko) * 2006-10-31 2008-01-02 주식회사 하이닉스반도체 상변환 기억 소자 및 그의 제조방법

Also Published As

Publication number Publication date
KR100791008B1 (ko) 2008-01-04
US7800095B2 (en) 2010-09-21
US20080149910A1 (en) 2008-06-26
CN101221970A (zh) 2008-07-16
CN101221970B (zh) 2012-10-24
JP2008166771A (ja) 2008-07-17

Similar Documents

Publication Publication Date Title
TW200834910A (en) Phase-change memory device having phase change material pattern shared between adjacent cells and electronic product including the phase-change memory
JP6280256B2 (ja) ３次元メモリアレイアーキテクチャ
TWI520272B (zh) 三維記憶體陣列架構
KR101054100B1 (ko) 반도체 기억 장치
KR101336413B1 (ko) 집적 메모리 어레이 및 메모리 어레이의 형성방법
KR100782482B1 (ko) ＧｅＢｉＴｅ막을 상변화 물질막으로 채택하는 상변화 기억 셀, 이를 구비하는 상변화 기억소자, 이를 구비하는 전자 장치 및 그 제조방법
US8987700B2 (en) Thermally confined electrode for programmable resistance memory
KR101886382B1 (ko) 정보 저장 소자 및 그 제조 방법
CN101106152A (zh) 相变存储单元的热隔绝
CN103633108A (zh) 三维层叠存储器件
CN103165662B (zh) 阻变存储器件及其制造方法
CN101136426B (zh) 半导体器件及其制造方法
KR20160077330A (ko) 자기 메모리 소자의 제조 방법
CN104103754A (zh) 三维可变电阻存储器件及其制造方法
KR100629388B1 (ko) 다중 채널 영역들을 갖는 셀 스위칭 트랜지스터들을채택하는 반도체 기억소자들 및 그 제조방법들
EP3819944B1 (en) Embedded mram structure and method of fabricating the same
KR102245834B1 (ko) 자기기억 장치