CN101106152A - 相变存储单元的热隔绝 - Google Patents

相变存储单元的热隔绝 Download PDF

Info

Publication number
CN101106152A
CN101106152A CN200710101627.6A CN200710101627A CN101106152A CN 101106152 A CN101106152 A CN 101106152A CN 200710101627 A CN200710101627 A CN 200710101627A CN 101106152 A CN101106152 A CN 101106152A
Authority
CN
China
Prior art keywords
phase
memory cell
change
array
bit line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN200710101627.6A
Other languages
English (en)
Inventor
U·G·冯施维林
T·哈普
J·B·菲利普
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qimonda AG
Qimonda North America Corp
Original Assignee
Qimonda AG
Qimonda North America Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qimonda AG, Qimonda North America Corp filed Critical Qimonda AG
Publication of CN101106152A publication Critical patent/CN101106152A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/823—Device geometry adapted for essentially horizontal current flow, e.g. bridge type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/861—Thermal details
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/861—Thermal details
    • H10N70/8616—Thermal insulation means
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828—Tellurides, e.g. GeSbTe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/884—Switching materials based on at least one element of group IIIA, IVA or VA, e.g. elemental or compound semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Semiconductor Memories (AREA)

Abstract

一种存储器，包括电阻存储单元的阵列、用于存取存储单元的在存储单元的行之间的位线、和耦合到每个存储单元的导电板。

Description

相变存储单元的热隔绝
相关申请的交叉引用
本申请是2006年2月7日提交的、序号为11/348640、名称为“相变存储单元的热隔绝”的美国专利申请的部分继续申请，该申请在这里被结合参考。本申请涉及2005年10月27日提交的序列号为11/260,346的、名称为“相变存储单元”的美国专利申请，在此通过参照结合其全部内容。
技术领域
本发明涉及存储器及其制造方法。
背景技术
一种类型的非易失性存储器是电阻存储器。电阻存储器利用存储元件的电阻值来存储一位或多位数据。例如，被编程具有高电阻值的存储元件可以表示逻辑“1”数据位值，被编程具有低电阻值的存储元件可以表示逻辑“0”数据位值。通过向存储元件施加电压或电流可电性地切换存储元件的电阻值。一种类型的电阻存储器是磁性随机存取存储器(MRAM)。另一种类型的电阻存储器是相变存储器。尽管是关于相变存储器来描述本发明，但是本发明可应用于任何适当类型的电阻存储器。
相变存储器将相变材料用于电阻存储元件。相变材料表现出至少两种不同的状态。可将相变材料的状态称作非晶态和晶态。由于非晶态通常比晶态表现出较高的电阻系数，因此可以区分这些状态。通常，非晶态包括更无序的原子结构，而晶态特征在于更有序的晶格。一些相变材料表现出两种晶态，例如，面心立方(FCC)态和六边形最密堆积(HCP)态。这两种状态具有不同的电阻。
在相变材料中的相变是可逆地被诱发的。通过这种方式，相变材料根据温度的变化可以从非晶态变成晶态，也可从晶态变成非晶态。改变相变材料的温度可以有多种方式。例如，可直接把激光照射在相变材料上，可以驱动电流通过相变材料，或者可以将电流馈通给与相变材料相邻的电阻加热器。通过这些方法中的任何方法，控制相变材料的加热可以控制相变材料内的相变。
当在存储单元的写操作的过程中在相变存储单元或其他电阻存储单元中产生的热被热传递给相邻的存储单元时，会发生热串扰。在写操作的过程中，在选定的存储单元中会产生大量的热，但相邻的存储单元不应该有显著的温度上升。如果由于传递的热足够大使相邻存储单元的位置的温度上升，则相邻存储单元的状态会受到影响，并且会破坏存储在其中的数据。
在室温下工作的典型的相变存储器通常不会受到热串扰的影响。例如，对于用Ge2Sb2Te5作电阻元件的典型的相变存储器，在复位的过程中，相邻相变存储单元温度的增加通常是最多大约50摄氏度。因此，在室温下的相变存储操作通常具有低于110摄氏度的最高温度，该温度是对非晶位来说是抵抗结晶化超过10年的最高温度。因此，该最高温度将相变存储数据保持力限制为10年。但是，如果相变存储器在一个升高的温度下操作，例如70摄氏度，固有的热扩散不再能足以保证相邻的相变存储单元温度将保持在专用于10年的数据保持力的110摄氏度之下。
由于这些或其他原因，需要提出本发明。
发明内容
本发明的一个实施例提供了一种存储器。该存储器包括电阻存储单元阵列，用于存取存储单元的在存储单元的行之间的位线，和耦合到每个存储单元的导电板。
附图说明
所包含的附图用于进一步理解本发明，并包括在说明书中构成说明书的一部分。附图描述了本发明的实施例并和说明书一起用来解释本发明的原理。本发明的其他实施例和很多预期的优点将容易的被理解，因为通过参照下面的详细描述它们会更好理解。附图的元件相互之间不必按相对比例决定。相同的附图标记表示相应的类似部分。
图1是描述相变存储单元阵列的一个实施例的视图；
图2是描述包括热隔绝的相变存储单元阵列一个实施例的视图；
图3是描述包括热隔绝的相变存储单元阵列另一个实施例的视图；
图4A描述了包括热隔绝的相变存储元件一个实施例的剖面图；
图4B描述了包括热隔绝的相变存储元件另一个实施例的剖面图；
图4C描述了包括热隔绝的相变存储元件另一个实施例的剖面图；
图5A描述了包括热隔绝的相变存储元件另一个实施例的剖面图；
图5B描述了包括热隔绝的相变存储元件另一个实施例的剖面图；
图6A描述了包括热隔绝的相变存储元件另一个实施例的剖面图；
图6B描述了图6A所示的相变存储元件的侧剖面图；
图7描述了包括热屏蔽或散热装置的相变存储单元的布图的一个实施例的侧视图；
图8描述了包含使用有效金属线作为散热装置的相变存储单元的布图的另一个实施例的侧视图；
图9描述了包括伪地线的相变存储单元阵列的一个实施例的顶视图；
图10A描述了包括伪地线的相变存储单元的布图的一个实施例的剖面图；
图10B描述了包括伪地线的相变存储单元的布图的一个实施例的侧视图；
图11描述了用于制造相变存储器的方法的一个实施例的流程图；
图12描述了相变存储单元阵列的另一个实施例的视图；
图13A描述了包括接地导板的相变存储单元阵列的一个实施例的顶视图；
图13B描述了包括接地导板的相变存储单元阵列的另一个实施例的顶视图；
图13C描述了包括接地导板的相变存储单元阵列的另一个实施例的顶视图；
图14A描述了包括接地导板的相变存储单元阵列的一个实施例的侧视图；
图14B描述了包括接地导板的相变存储单元阵列的一个实施例的侧视图；
图14C描述了包括接地导板的相变存储单元阵列的一个实施例的侧视图；
图15A描述了包括接地导板的相变存储单元阵列的另一个实施例的顶视图；
图15B描述了包括接地导板的相变存储单元阵列的另一个实施例的顶视图；
图15C描述了包括接地导板的相变存储单元阵列的另一个实施例的顶视图；
图16A描述了包括接地导板的相变存储单元阵列的一个实施例的侧视图；
图16B描述了包括接地导板的相变存储单元阵列的一个实施例的侧视图；
图16C描述了包括接地导板的相变存储单元阵列的一个实施例的侧视图；
图17A描述了包括接地导板的相变存储单元阵列的另一个实施例的顶视图；
图17B描述了包括接地导板的相变存储单元阵列的另一个实施例的顶视图；
图17C描述了包括接地导板的相变存储单元阵列的另一个实施例的顶视图；
图18A描述了包括接地导板的相变存储单元阵列的另一个实施例的顶视图；
图18B描述了包括接地导板的相变存储单元阵列的另一个实施例的顶视图；
图18C描述了包括接地导板的相变存储单元阵列的另一个实施例的顶视图；
图19A描述了包括接地导板的相变存储单元阵列的另一个实施例的侧视图；
图19B描述了包括接地导板的相变存储单元阵列的另一个实施例的侧视图；
图19C描述了包括接地导板的相变存储单元阵列的另一个实施例的侧视图；
图20A描述了包括接地导板的相变存储单元阵列的另一个实施例的侧视图；
图20B描述了包括接地导板的相变存储单元阵列的另一个实施例的侧视图；
图20C描述了包括接地导板的相变存储单元阵列的另一个实施例的侧视图。
具体实施方式
在下面的详细的说明中，参照构成说明书一部分的附图，在这些附图中显示了在其中本发明能够实施的具体实施例。在这方面，方向术语例如“顶部”、“底部”、“前”、“后”、“前导”、“拖尾”等是参照了附图的方位被描述的。由于本发明实施例的部件可以被定位在许多不同的方向，因此该方向术语仅用于描述并不限制本发明。应该理解，也可以利用其他实施例，在不脱离本发明范围的情况下可以做结构上或逻辑上的改变。因此，下面详细的说明不会限制本发明，本发明的范围由所附的权利要求限定。
图1是描述相变存储单元阵列100的一个实施例的视图。存储阵列100包括在存储单元之间的热隔绝，用于防止热串扰影响存储单元的数据保持力。存储阵列100包括多个相变存储单元104a-104d(总称为相变存储单元104)、多条位线(BL)112a-112b(总称为位线112)、多条字线(WL)110a-110b(总称为字线110)、以及多条地线(GL)114a-114b(总称为地线114)。
如此处所用，术语“电性耦合”不意味着元件必须直接耦合在一起，也可以在“电性耦合”的元件之间提供中间元件。
每个相变存储单元104电性耦合到字线110、位线112、地线114。例如，相变存储单元104a电性耦合到位线112a、字线110a、地线114a，相变存储单元104b电性耦合到位线112b、字线110b、地线114b。相变存储单元104c电性耦合到位线112b、字线110a、地线114a，相变存储单元104d电性耦合到位线112b、字线110b、地线114b。
每个相变存储单元104包括相变元件106和晶体管108。尽管在给出的实施例中晶体管108是场效应晶体管(FET)，但是在其它的实施例中，晶体管108可以是其它适合的器件，例如双极晶体管或3D晶体管结构。相变存储单元104a包括相变元件106a和晶体管108a。相变元件106a的一侧电性耦合到位线112a，相变元件106a的另一侧电性耦合到晶体管108a的源极-漏极通路的一侧。晶体管108a的源极-漏极通路的另一侧电性耦合到地线114a。晶体管108a的栅极电性耦合到字线110a。相变存储单元104b包括相变元件106b和晶体管108b。相变元件106b的一侧电性耦合到位线112a，相变元件106b的另一侧电性耦合到晶体管108b的源极-漏极通路的一侧。晶体管108b的源极-漏极通路的另一侧电性耦合到地线114b。晶体管108b的栅极电性耦合到字线110b。
相变存储单元104c包括相变元件106c和晶体管108c。相变元件106c的一侧电性耦合到位线112b，相变元件106c的另一侧电性耦合到晶体管108c的源极-漏极通路的一侧。晶体管108c的源极-漏极通路的另一侧电性耦合到地线114a。晶体管108c的栅极电性耦合到字线110a。相变存储单元104d包括相变元件106d和晶体管108d。相变元件106d的一侧电性耦合到位线112b，相变元件106d的另一侧电性耦合到晶体管108d的源极-漏极通路的一侧。晶体管108d的源极-漏极通路的另一侧电性耦合到地线114b。晶体管108d的栅极电性耦合到字线110b。
在另一个实施例中，每个相变元件106电性耦合到地线114，每个晶体管108电性耦合到位线112。例如，对于相变存储单元104a，相变元件106a的一侧电性耦合到地线114a。相变元件106a的另一侧电性耦合到晶体管108a的源极-漏极通路的一侧。晶体管108a的源极-漏极通路的另一侧电性耦合到位线112a。通常，地线114比位线112具有更低的电势。然而，在另一个实施例中，地线114可以比位线112具有更高的电势。
按照本发明，每个相变元件106包括可以由各种材料构成的相变材料。通常，使用含有选自于周期表的VI族的一种或多种元素的硫属化物合金作为这样的材料。在一个实施例中，相变元件106的相变材料由例如GeSbTe、SbTe、GeTe或AgInSbTe的硫属化物材料构成。在另一个实施例中，相变材料可以不含硫族，例如GeSb、GaSb、InSb或GeGaInSb。在其它的实施例中，相变材料可以由任何合适的材料构成，包括Ge、Sb、Te、Ga、As、In、Se和S的一种和多种元素。
存储阵列100包括在相邻相变存储单元104之间的热隔绝。在一个实施例中，每个相变存储元件106由提供热隔绝的材料包围，并且存储单元之间的空间至少部分地填充有提供热传导的材料。提供热传导的材料消散了通过每个相变元件106周围的提供热隔绝的材料而泄漏的任何热量。隔离与促进热扩散的组合保持了相邻相变存储单元104在设置以及特别是复位操作期间的冷却。因此，降低了热串扰，并提高了数据保持力。
在另一个实施例中，在相邻的相变存储单元104之间放置具有高导热系数的材料。在相邻的相变元件106之间放置额外的金属化或半导体热屏蔽或散热装置。散热装置快速地散布几个存储单元长度上的热量，因此有效地用于冷却相变元件106并防止相邻相变元件106受热。在一个实施例中，散热装置被形成为相变元件106之间的2D网络。在另一个实施例中，在存储阵列100中相邻相变元件最靠近的方向上，在相变元件106之间并行设置散热装置。
在另一个实施例中，在相邻相变元件106之间设置金属线。金属线可以是存储阵列100内的有效金属线，例如地线114或位线112。该实施例具有其它的优点，能够使用以一个角度(例如90度或其它适合的角度)对底下金属线的线光刻以及对底下金属线的选择蚀刻，形成相变存储单元104的底电极和相变元件106。对于给定的光刻节点的线光刻比接触孔图形具有更好的分辨率和线宽控制，因此提高了相变存储单元104的几何空间的稳定性，并因此提高了相变存储单元104的开关特性。
在相变存储单元104a的设置操作期间，设置电流或电压脉冲被选择地使能，并通过位线112a发送至相变元件106a，由此将其加热至结晶温度之上(但通常在其熔化温度之下)，通过选择的字线110a来激活晶体管108a。以此方式，相变元件106a在此设置操作期间到达其晶体状态。在相变存储单元104a的复位操作期间，复位电流或电压脉冲被选择地使能到位线112a，并发送至相变材料元件106a。复位电流或电压快速地将相变元件106a加热到其熔化温度之上。在电流或电压脉冲关闭之后，相变元件106a快速地冷却到非晶状态。使用类似的电流或电压脉冲，类似于相变存储单元104a来设置相变存储单元104b-104d以及存储阵列100中的其它的相变存储单元104。
图2是显示包括热隔绝的相变存储单元100a阵列的一个实施例的视图。存储阵列100a包括位线112、字线110、相变存储单元104、第一绝缘材料120和第二绝缘材料122。每个相变存储单元104或每个相变存储单元104内的每个存储元件106都被具有较低导热系数的第一绝缘材料包围，第一绝缘材料例如SiO2、低k材料、多孔SiO2、气凝胶、干凝胶或其它具有较低导热系数的适当的绝缘材料。第二绝缘材料122在存储单元104之间，并与第一绝缘材料120接触。第二绝缘材料122包括具有比第一绝缘材料120更高的导热系数的介电材料。第二绝缘材料122包括SiN、SiON、ALN、TiO2和Al2O3、或其它比第一绝缘材料120具有更高导热系数的适当的介电材料。
较低的导热系数的第一绝缘材料120热隔绝了存储单元104。高导热系数的第二绝缘材料122快速地消散了通过存储单元104周围的第一绝缘材料120泄漏的任何热量。第一绝缘材料120的热隔绝与第二绝缘材料122的热扩散的组合保持了相邻相变存储单元104在设置特别是复位操作期间的冷却。因此，降低了热串扰并提高了数据保持力。
图3是显示包括热隔绝的相变存储单元100b阵列的另一个实施例的视图。存储阵列100b包括位线112、字线110、相变存储单元104、第一散热装置或屏蔽线130和第二散热装置或屏蔽线132。在一个实施例中，第一散热装置或屏蔽线130平行穿过存储阵列100b的行，第二散热装置或屏蔽线132(只显示了一个)平行穿过存储阵列100b的列。在另一个实施例中，不包括第二散热装置或屏蔽线132。在一个实施例中，第一散热装置或屏蔽线130位于存储阵列100b中相邻相变元件最靠近的方向上。在另一个实施例中，第一散热装置或屏蔽线130和/或第二散热装置或屏蔽线132是有效的金属线，例如位线112或地线114。
第一散热装置或屏蔽线130和任选的第二散热装置或屏蔽线132包括具有高导热系数的材料，例如SiN、金属、多晶硅、或其它具有高导热系数的适合的材料。第一散热装置或屏蔽线130和任选的第二散热装置或屏蔽线132与存储单元104之间的空间134包括层间电介质，例如SiO2、硼磷硅玻璃(BPSG)、硼硅玻璃(BSG)、氟硅玻璃(FSG)、低k材料、或其它适合的介电材料。第一散热装置或屏蔽线130和任选的第二散热装置或屏蔽线132快速地消散几个存储单元104长度上的存储单元104的任何热量。因此第一散热装置或屏蔽线130和任选的第二散热装置或屏蔽线132有效地用于冷却相变元件106，并防止相邻相变元件106受热。因此，降低了热串扰并提高了数据保持力。
图4A给出了包括热隔绝的相变存储元件200a的一个实施例的剖面图。在一个实施例中，相变存储元件200a是柱状相变存储元件。在存储阵列100a(图2)的相变存储单元104中适于采用相变存储元件200a。相变存储元件200a包括第一电极202、相变材料204、第二电极206、第一绝缘材料120和第二绝缘材料122。第一绝缘材料120比第二绝缘材料122具有更低的导热系数。相变材料204提供用于存储一位、两位或几位数据的存储位置。
相变材料204接触第一电极202和第二电极206。相变材料204由第一绝缘材料120横向完全包围，其定义了电流通路以及相变区域在相变材料204中的位置。在此实施例中，相变材料204是圆柱形。第一绝缘材料120接触第二电极206的侧面212。第二绝缘材料122包围第一绝缘材料120。在另一个实施例中，第一绝缘材料120接触第一电极202和第二电极206的两侧。
低导热系数的第一绝缘材料120热隔绝相变材料204。高导热系数的第二绝缘材料122快速消散通过第一绝缘材料120泄漏的任何热量。第一绝缘材料120的热隔绝与第二绝缘材料122的热扩散的组合保持了相邻相变存储单元在相变存储元件200a的设置特别是复位操作期间的冷却。
图4B给出了相变存储元件200b的另一个实施例的剖面图。在一个实施例中，相变存储元件200b是柱状相变存储元件。在存储阵列100a(图2)的相变存储单元104中适于采用相变存储元件200b。相变存储元件200b包括第一电极202、相变材料204、第二电极206、第一绝缘材料120和第二绝缘材料122。第一绝缘材料120比第二绝缘材料122具有更低的导热系数。相变材料204提供用于存储一位、两位或几位数据的存储位置。
相变材料204接触第一电极202和第二电极206。相变材料204由第一绝缘材料120横向完全包围，其定义了电流通路以及相变区域在相变材料204中的位置。在此实施例中，相变材料204是沙漏形。第一绝缘材料120接触第二电极206的侧面212。第二绝缘材料122包围第一绝缘材料120。
低导热系数的第一绝缘材料120热隔绝相变材料204。高导热系数的第二绝缘材料122快速消散通过第一绝缘材料120泄漏的任何热量。第一绝缘材料120的热隔绝与第二绝缘材料122的热扩散的组合保持了相邻相变存储单元在相变存储元件200b的设置特别是复位操作期间的冷却。
图4C给出了相变存储元件200c的另一个实施例的剖面图。在一个实施例中，相变存储元件200c是柱状相变存储元件。在存储阵列100a(图2)的相变存储单元104中适于采用相变存储元件200c。相变存储元件200c包括第一电极202、相变材料204、第二电极206、第一绝缘材料120和第二绝缘材料122。第一绝缘材料120比第二绝缘材料122具有更低的导热系数。相变材料204提供用于存储一位、两位或几位数据的存储位置。
相变材料204接触第一电极202和第二电极206。相变材料204由第一绝缘材料120横向完全包围，其定义了电流通路以及相变区域在相变材料204中的位置。在此实施例中，相变材料204是沙漏形。第二绝缘材料122接触第二电极206的侧面212并包围第一绝缘材料120。
低导热系数的第一绝缘材料120热隔绝相变材料204。高导热系数的第二绝缘材料122快速消散通过第一绝缘材料120泄漏的任何热量。第一绝缘材料120的热隔绝与第二绝缘材料122的热扩散的组合保持了相邻相变存储单元104在相变存储元件200c的设置特别是复位操作期间的冷却。
图5A给出了相变存储元件220a的另一个实施例的剖面图。在一个实施例中，相变存储元件220a是锥形贯通的相变存储元件。在存储阵列100a(图2)的相变存储单元104中适于采用相变存储元件220a。相变存储元件220a包括第一电极202、相变材料204、第二电极206、第一绝缘材料120和第二绝缘材料122。第一绝缘材料120比第二绝缘材料122具有更低的导热系数。相变材料204提供用于存储一位、两位或几位数据的存储位置。
相变材料204包括在226与第一电极202接触的第一部分222以及在228与第二电极206接触的第二部分224。向具有锥形侧壁的贯通开口填充相变材料204，以提供第一部分222。在第一部分222上填充相变材料204，以提供第二部分224。相变材料204的第一部分222具有锥形侧壁，并在230具有最大宽度或截面，在226具有最小宽度或截面。第一部分222在230的最大宽度可以小于第二部分224的宽度或截面。相变材料204的第一部分222由第一绝缘材料120横向完全包围，其定义了电流通路以及相变区域在相变材料204中的位置。第二绝缘材料122包围第一绝缘材料120以及相变材料204的第二部分224。
低导热系数的第一绝缘材料120热隔绝相变材料204的第一部分222。高导热系数的第二绝缘材料122快速消散通过第一绝缘材料120泄漏的任何热量。第一绝缘材料120的热隔绝与第二绝缘材料122的热扩散的组合保持了相邻相变存储单元在相变存储元件220a的设置特别是复位操作期间的冷却。
图5B给出了相变存储元件220b的另一个实施例的剖面图。在一个实施例中，相变存储元件220b是锥形贯通的相变存储元件。在存储阵列100a(图2)的相变存储单元104中适于采用相变存储元件220b。相变存储元件220b包括第一电极202、相变材料204、第二电极206、第一绝缘材料120和第二绝缘材料122。第一绝缘材料120比第二绝缘材料122具有更低的导热系数。相变材料204提供用于存储一位、两位或几位数据的存储位置。
相变材料204接触第一电极202和第二电极206。相变材料204由第一绝缘材料120横向完全包围，其定义了电流通路以及相变区域在相变材料204中的位置。在此实施例中，相变材料204具有锥形侧壁。第一绝缘材料120接触第一电极202的侧面210和第二电极206的侧面212。第二绝缘材料122包围第一绝缘材料120。
低导热系数的第一绝缘材料120热隔绝相变材料204。高导热系数的第二绝缘材料122快速消散通过第一绝缘材料120泄漏的任何热量。第一绝缘材料120的热隔绝与第二绝缘材料122的热扩散的组合保持了相邻相变存储单元在相变存储元件220b的设置特别是复位操作期间的冷却。
图6A给出了相变存储元件250的另一个实施例的剖面图，图6B给出了相变存储元件250的侧剖面图。在一个实施例中，相变存储元件250是桥式的相变存储元件。在存储阵列100a(图2)的相变存储单元104中适于采用相变存储元件250。相变存储元件250包括第一电极202、第一接触252、相变材料204、间隔物256、第二接触254、第二电极206、第一绝缘材料120和第二绝缘材料122。第一绝缘材料120比第二绝缘材料122具有更低的导热系数。相变材料204提供用于存储一位、两位或几位数据的存储位置。
相变材料204接触由间隔物256分开的第一接触252和第二接触254。第一接触252接触第一电极202，第二接触254接触第二电极206。除了相变材料204接触第一和第二接触252和254以及间隔物256的地方之外，相变材料204由第一绝缘材料120包围。第二绝缘材料122包围第一绝缘材料120。
低导热系数的第一绝缘材料120热隔绝相变材料204。高导热系数的第二绝缘材料122快速消散通过第一绝缘材料120泄漏的任何热量。第一绝缘材料120的热隔绝与第二绝缘材料122的热扩散的组合保持了相邻相变存储单元在相变存储元件250的设置特别是复位操作期间的冷却。
图7给出了包括热屏蔽或散热装置的相变存储单元的布图300的一个实施例的侧视图。在存储阵列100b(图3)中适于采用相变存储单元的布图300。布图300包括衬底302、位线112、地线114、晶体管108、接触304、接触306、相变元件106和散热装置或屏蔽130。位线112和地线114是分开的金属化层。在一个实施例中，位线112包括W或其它适合的金属，并且是比地线114更低的金属化层，地线114包括Al、Cu或其它适合的金属。在另一个实施例中，位线112包括Al、Cu或其它适合的金属，并且是比地线114更高的金属化层，地线114包括W或其它适合的金属。
在一个实施例中，位线112垂直于地线114。每个晶体管108的源极-漏极通路的一侧通过接触306电性耦合到地线114，接触306包括Cu、W或其它适合的导电材料。每个晶体管108的源极-漏极通路的另一侧通过相变元件106和接触304电性耦合到位线112，接触304包括Cu、W或其它适合的导电材料。每个晶体管108的栅极电性耦合到字线110，字线110包括掺杂多晶硅、W、TiN、NiSi、CoSi、TiSi、WSix或其它适合的材料。在一个实施例中，存储元件106是加热器单元、通孔内有效(active-in-via)单元、柱状单元、或其它适合的相变存储元件。
在靠在一起并且没有通过地线114分开的相邻的相变元件106之间提供散热装置或屏蔽线130。散热装置或屏蔽线130包括具有高导热系数的材料，例如SiN、金属、多晶硅或其它具有高导热系数的适合的材料。散热装置或屏蔽线130与相变元件106之间的空间134填充了层间电介质，例如，SiO2、硼磷硅玻璃(BPSG)、硼硅玻璃(BSG)、氟硅玻璃(FSG)、低k材料、或其它适合的介电材料。散热装置或屏蔽线130快速地消散来自于几个存储单元长度上的相变元件106的任何热量。因此散热装置或屏蔽线130有效地用于冷却相变元件106，并防止相邻相变元件106受热。
图8给出了相变存储单元的布图320的另一个实施例的侧视图，相变存储单元使用有效的金属线作为散热装置。在存储阵列100b(图3)中适于采用相变存储单元的布图320。布图320包括衬底302、位线112、地线114、晶体管108、接触304、接触306、相变元件106。位线112和地线114是分开的金属化层。在一个实施例中，位线112包括W或其它适合的金属，并且是比地线114更低的金属化层，地线114包括Al、Cu或其它适合的金属。在另一个实施例中，位线112包括Al、Cu或其它适合的金属，并且是比地线114更高的金属化层，地线114包括W或其它适合的金属。在任何情况下，位线112垂直于字线110。
在一个实施例中，位线112垂直于地线114。每个晶体管108的源极-漏极通路的一侧通过接触306电性耦合到位线112，接触306包括Cu、W或其它适合的导电材料。每个晶体管108的源极-漏极通路的另一侧通过相变元件106和接触304电性耦合到地线114，接触304包括Cu、W或其它适合的导电材料。每个晶体管108的栅极电性耦合到字线110(没有显示)，字线110包括掺杂多晶硅、W、TiN、NiSi、CoSi、TiSi、WSix或其它适合的材料。在一个实施例中，存储元件106是加热器单元、通孔内有效(active-in-via)单元、柱状单元、或其它适合的相变存储元件。
在此实施例中，位线112是比地线114更低的金属化层。相变元件106与位线112共面地设置，使得位线112作为散热装置或屏蔽线130。在一个实施例中，位线112包括在位线112之间形成子光刻开口的绝缘侧壁间隔物。将相变材料填充在间隔物之间的子光刻开口中，以提供相变元件106。间隔物材料包括具有低导热系数的介电材料，用于热隔绝相变元件106。每条字线112提供散热装置。位线112快速地消散来自于几个存储单元长度上的相邻相变元件106的任何热量。因此位线112有效地用于冷却相变元件106，并防止相邻相变元件106受热。
图9给出了包括伪地线402的相变存储单元400阵列的一个实施例的顶视图。相变存储单元400的阵列包括位线112、地线114、伪地线402、字线110和浅沟渠隔离404。存储单元通过接触304耦合到位线112。存储单元通过接触306耦合到地线114。在位线112之间或与位线112平行地提供浅沟渠隔离404或其它适合的晶体管隔离。字线110垂直于位线112并平行于地线114和伪地线402。伪地线402在由存储单元接触304指示的存储单元的行之间提供热隔绝。地线114也在由存储单元接触304指示的相邻存储单元之间提供热隔绝。
图10A给出了包括伪地线402的相变存储单元的布图400的一个实施例的剖面图，图10B给出了通过相变元件106的布图400的一个实施例的侧视图。布图400包括衬底302、晶体管108、隔离栅极406、地线114、伪地线402、覆盖层410、间隔物408、相变元件106、相变元件接触304(每个包括一个电极)、地线接触306、电极416、位线112和介电材料412和414。
在衬底302上形成用于选择相变元件106的晶体管108。晶体管108的栅极电性耦合到字线110。在晶体管108之间的衬底302上形成隔离栅极406。在晶体管108和隔离栅极406上沉积介电材料414。相变元件接触304将每个晶体管108的源极-漏极通路的一侧电性耦合到相变元件106，地线接触306将每个晶体管108的源极-漏极通路的另一侧电性耦合到地线114。间隔物408包围相变元件106以及可选地包围相变元件接触304，以便为相变元件106提供子光刻宽度。
间隔物408热隔绝相变元件106。伪地线402在没有被地线114分开的相变元件106之间延伸。伪地线402和地线114提供散热装置，以便消散来自于相变元件106通过了间隔物408的热量。在一个实施例中，SiN或其它适合材料的覆盖层410覆盖地线114和伪地线402。可选地，也在地线114和伪地线402的侧壁形成覆盖材料410。覆盖层410也用作存储节点蚀刻期间的掩模层，并进一步隔离相变元件106，降低沉积了相变材料处的开口宽度。电极416将相变元件106电性耦合到位线112。
图11是显示用于制造相变存储器的方法500的一个实施例的流程图。在502，在预处理的晶片302上形成具有覆盖层410的金属线114和402以及可选的侧壁间隔物。在504，通过氧化物或介电材料412填充金属线之间的缝隙。在506，执行存储节点光刻，作为垂直于金属线114和402的线。在另一个实施例中，执行存储节点光刻，作为沿着垂直于金属线114和402的通路的孔。在另一个实施例中，以与金属线114和402成小于90度的角度沿着通路执行存储节点光刻。
在508，在氧化物或介电材料412中蚀刻自对准于金属线114和402的存储节点接触孔。在510，通过沉积和蚀刻形成低k介电材料或氧化间隔物408，以便后来热隔绝相变元件。在512，在接触孔中沉积电极材料304并平坦化。在514，凹陷蚀刻电极材料304，以形成开口和第一电极。在516，在电极材料304上沉积相变材料106，以形成相变元件106。在一个实施例中，将步骤510移动到步骤514之后和步骤516之前。在518，在相变材料106上沉积电极材料416，以形成第二电极。在520，形成包括位线112的上部金属化层。
图12是描述相变存储单元101阵列的另一个实施例的视图。相变存储单元101的阵列类似于先前所述并参照图1显示的相变存储单元100的阵列，除了通过接地导板115替换相变存储单元101阵列中的地线114a-114b之外。在一个实施例中，接地导板115在位线112上。在另一个实施例中，接地导板115在位线112下，并被打孔以便允许贯穿接触到相变存储单元104。在一个实施例中，位线112热隔绝相变存储单元104。在另一个实施例中，地线115热隔绝相变存储单元104。
图13A描述了包括接地导板602的相变存储单元600a阵列的一个实施例的顶视图。相变存储单元600a的阵列包括位线112、地线602和字线110。存储单元通过接触304电性耦合到接地导板602。存储单元通过接触306电性耦合到位线112。字线110垂直于位线112。位线112在由存储单元接触304指示的相邻存储单元之间提供热隔绝。
相变存储单元600a的阵列包括单栅极相变存储单元。相变存储单元600a的阵列可升级到6F2，其中F是最小特征尺寸。在其它实施例中，使用较宽的晶体管，使得接触304之间的距离增加。位线112通过接触306电性连接到晶体管的源极-漏极通路的一侧。每个接触306由两个晶体管共享，用于存取两个相变存储元件。字线110电性耦合到晶体管的栅极。晶体管的源极-漏极通路的另一侧通过接触304电性耦合到相变存储元件的一侧。相变存储元件的另一侧电性耦合到接地导板602。由于板的制造比线光刻简单，因此接地导板602简化了相变存储单元600a阵列的制造工艺。在一个实施例中，接地导板602在位线112上。在另一个实施例中，位线112在接地导板602上。接地导板602是导电板，工作在0V或另一个适当的电势。
604表示相变存储单元600a阵列内的晶体管的有源区域。有源区域604被配置对角地从左上接触304到右下接触304穿过相变存储单元600a的阵列。有源区域604从一个接触304跨过第一字线110到达位线112，从位线112跨过第二字线110到达第二接触304。
图13B描述了包括接地导板602的相变存储单元600b阵列的另一个实施例的顶视图。相变存储单元600b的阵列类似于先前所述并参照图13A显示的相变存储单元600a的阵列，除了以交替变化的对角方向穿过阵列来配置相变存储单元600b阵列的有源区域604之外。有源区域604在从右上接触304到左下接触304与从左上接触304到右下接触304之间交替变化。
图13C描述了包括接地导板602的相变存储单元600c阵列的另一个实施例的顶视图。相变存储单元600c的阵列类似于先前所述并参照图13B显示的相变存储单元600b的阵列，除了相变存储单元600c阵列的位线112不是直线之外。位线112在接触304之间曲折地穿过相变存储单元600c的阵列。
图14A描述了包括接地导板602的相变存储单元600阵列的一个实施例的侧视图。图14A沿着有源区域604(图13A)对角地绘制，并且到达与作为有源区域604一部分的接触304在相同列的接触304。图14B描述了通过相变元件106的相变存储单元600阵列的一个实施例的侧视图，图14C描述了通过位线112的相变存储单元600阵列的一个实施例的另一个侧视图。相变存储单元600的阵列包括衬底302，衬底302包括浅沟渠隔离404、晶体管108、隔离栅极406、接地导板602、覆盖层410、间隔物408、相变元件106、相变元件接触304(每个包括一电极)、位线接触306、电极416、位线112和介电材料412和414。
在衬底302上形成用于选择相变元件106的晶体管108。晶体管108的栅极电性耦合到字线110。在晶体管108之间的衬底302上形成隔离栅极406。在晶体管108和隔离栅极406上沉积介电材料414。相变元件接触304将每个晶体管108的源极-漏极通路的一侧电性耦合到相变元件106，位线接触306将每个晶体管108的源极-漏极通路的另一侧电性耦合到位线112。间隔物408包围相变元件106以及可选地包围相变元件接触304，以便为相变元件106提供子光刻宽度。
间隔物408热隔绝相变元件106。位线112提供散热装置，以便消散来自于相变元件106通过了间隔物408的热量。在一个实施例中，SiN或其它适合材料的覆盖层410覆盖位线112。可选地，也在位线112的侧壁形成覆盖材料410。覆盖层410用作存储节点蚀刻期间的掩模层，并进一步隔离相变元件106，降低沉积了相变材料处的开口宽度。电极416将相变元件106电性耦合到接地导板602。类似于如前所述并参照图11给出的方法500来制造相变存储单元600的阵列。
图15A描述了包括接地导板702的相变存储单元700a阵列的另一个实施例的顶视图。相变存储单元700a的阵列包括位线112、接地导板702和字线110。存储单元通过接触306电性耦合到接地导板702。存储单元通过接触304电性耦合到位线112。字线110垂直于位线112。接地导板702在由存储单元接触304指示的相邻存储单元之间提供热隔绝。
相变存储单元700a的阵列包括单栅极相变存储单元。相变存储单元700a的阵列可升级到6F2，其中F是最小特征尺寸。位线112电性耦合到相变存储元件的一侧。相变存储元件的另一侧通过接触304电性连接到晶体管的源极-漏极通路的一侧。字线110电性耦合到晶体管的栅极。晶体管的源极-漏极通路的另一侧通过接触306电性耦合到接地导板702。每个接触306由两个晶体管共享，用于存取两个相变存储元件。由于板的制造比线光刻简单，因此接地导板702简化了相变存储单元700a阵列的制造工艺。在一个实施例中，接地导板702在位线112下。在此实施例中，接地导板702被穿孔，以便允许接触304的贯通。在这些贯通区域中使用隔离间隔物，以避免电性短路。在另一个实施例中，位线112在接地导板702下。在两个实施例中，接地导板702是导电板，工作在0V或另一个适当的电势。
604表示相变存储单元700a阵列内的晶体管的有源区域。有源区域604被配置对角地从左上接触304到右下接触304穿过相变存储单元700a的阵列。有源区域604从第一位线112处的一个接触304跨过第一字线110到达接触306，从接触306跨过第二字线110到达第二位线112处的第二接触304。
图15B描述了包括接地导板702的相变存储单元700b阵列的另一个实施例的顶视图。相变存储单元700b的阵列类似于先前所述并参照图15A显示的相变存储单元700a的阵列，除了以交替变化的对角方向穿过阵列来配置相变存储单元700b阵列的有源区域604之外。有源区域604在从右上接触304到左下接触304与从左上接触304到右下接触304之间交替变化。
图15C描述了包括接地导板702的相变存储单元700c阵列的另一个实施例的顶视图。相变存储单元700c的阵列类似于先前所述并参照图15B显示的相变存储单元700b的阵列，除了相变存储单元700c阵列的位线112不是直线之外。位线112在接触306之间曲折地穿过相变存储单元700c的阵列。
图16A描述了包括接地导板702的相变存储单元700阵列的一个实施例的侧视图。图16A沿着有源区域604(图15A)对角地绘制，并且到达与作为有源区域604一部分的接触304在相同列的接触304。图16B描述了通过相变元件106的相变存储单元700阵列的一个实施例的侧视图，图16C描述了通过接触306的相变存储单元700阵列的一个实施例的另一个侧视图。相变存储单元700的阵列包括衬底302，衬底302包括浅沟渠隔离404、晶体管108、隔离栅极406、接地导板702、覆盖层410、间隔物408、相变元件106、相变元件接触304(每个包括一电极)、接地导板接触306、电极416、位线112和介电材料412和414。
在衬底302上形成用于选择相变元件106的晶体管108。晶体管108的栅极电性耦合到字线110。在晶体管108之间的衬底302上形成隔离栅极406。在晶体管108和隔离栅极406上沉积介电材料414。相变元件接触304将每个晶体管108的源极-漏极通路的一侧电性耦合到相变元件106，接地导板接触306将每个晶体管108的源极-漏极通路的另一侧电性耦合到接地导板702。间隔物408包围相变元件106以及可选地包围相变元件接触304，以便为相变元件106提供子光刻宽度，并提供对接地导板702的电绝缘。
间隔物408热隔绝相变元件106。接地导板702在相变元件106之间延伸。接地导板702提供散热装置，以便消散来自于相变元件106通过了间隔物408的热量。在一个实施例中，SiN或其它适合材料的覆盖层410覆盖接地导板702。可选地，也在接地导板702的侧壁形成覆盖材料410。覆盖层410用作存储节点蚀刻期间的掩模层，并进一步隔离相变元件106，降低沉积了相变材料处的开口的宽度。电极416将相变元件106电性耦合到位线112。类似于如前所述并参照图11给出的方法500来制造相变存储单元700的阵列。
图17A描述了包括接地导板602的相变存储单元800a阵列的另一个实施例的顶视图。相变存储单元800a的阵列包括位线112、接地导板602和字线110。存储单元通过接触304电性耦合到接地导板602。存储单元通过接触306电性耦合到位线112。字线110是直线，位线112不是直线。位线112在接触304之间曲折地穿过相变存储单元的阵列。位线112在由存储单元接触304指示的存储单元的行之间提供热隔绝。
相变存储单元800a的阵列包括双栅极相变存储单元。相变存储单元800a的阵列可升级到8F2，其中F是最小特征尺寸。位线112通过接触306电性耦合到晶体管的源极-漏极通路的一侧。每个接触306由两个晶体管共享，用于存取两个相变存储元件。字线110电性耦合到晶体管的栅极。晶体管的源极-漏极通路的另一侧通过接触304电性耦合到相变存储元件的一侧。相变存储元件的另一侧电性耦合到接地导板602。由于板的制造比线光刻简单，因此接地导板602简化了相变存储单元800a阵列的制造工艺。在一个实施例中，接地导板602在位线112上。在另一个实施例中，接地导板602在位线112下，并具有开口以便允许存储元件接触304的贯通。
604表示相变存储单元800a阵列内的晶体管的有源区域。有源区域604被配置以交替的对角方向穿过相变存储单元800a的阵列。有源区域604在从右上接触304到左下接触304与从左上接触304到右下接触304之间交替变化。有源区域604从一个接触304跨过第一字线110到达位线112，从位线112跨过第二字线110到达第二接触304。
图17B描述了包括接地导板602的相变存储单元800b阵列的另一个实施例的顶视图。相变存储单元800b的阵列类似于先前所述并参照图17A显示的相变存储单元800a的阵列，除了相变存储单元800b阵列的位线112是直线并且基本上垂直于字线110之外。
图17C描述了包括接地导板602的相变存储单元800c阵列的另一个实施例的顶视图。相变存储单元800c的阵列类似于先前所述并参照图17B显示的相变存储单元800b的阵列，除了相变存储单元800c阵列的有源区域604在每个相变元件改变方向之外。有源区域604沿着每条位线112曲折地穿过相变存储单元800c的阵列。
图18A描述了包括接地导板702的相变存储单元900a阵列的另一个实施例的顶视图。相变存储单元900a的阵列包括位线112、接地导板702和字线110。存储单元通过接触304电性耦合到位线112。存储单元通过接触306电性耦合到接地导板702。字线110是直线，位线112不是直线。位线112在接触306之间曲折地穿过相变存储单元的阵列。接地导板702促进了热量从存储单元接触304的消散。
相变存储单元900a的阵列包括双栅极相变存储单元。相变存储单元900a的阵列可升级到8F2，其中F是最小特征尺寸。位线112电性耦合到相变存储元件的一侧。相变存储元件的另一侧通过接触304电性耦合到晶体管的源极-漏极通路的一侧。字线110耦合到晶体管的栅极。晶体管的源极-漏极通路的另一侧通过接触306电性耦合到接地导板702。每个接触306由两个晶体管共享，用于存取两个相变存储元件。由于板的制造比线光刻简单，因此接地导板702简化了相变存储单元900a阵列的制造工艺。在一个实施例中，接地导板702在位线112下。在此实施例中，接地导板702被穿孔，以便允许接触304朝位线112的电性隔离的贯通。在另一个实施例中，位线112在接地导板702下。
604表示相变存储单元900a阵列内的晶体管的有源区域。有源区域604被配置以交替的对角方向穿过相变存储单元900a的阵列。有源区域604在从右上接触304到左下接触304与从左上接触304到右下接触304之间交替变化。有源区域604从第一位线112处的一个接触304跨过第一字线110到达接触306，从接触306跨过第二字线110到达第二位线112处的第二接触304。
图18B描述了包括接地导板702的相变存储单元900b阵列的另一个实施例的顶视图。相变存储单元900b的阵列类似于先前所述并参照图18A显示的相变存储单元900a的阵列，除了相变存储单元900b阵列的位线112是直线并且垂直于字线110之外。
图18C描述了包括接地导板702的相变存储单元900c阵列的另一个实施例的顶视图。相变存储单元900c的阵列类似于先前所述并参照图18B显示的相变存储单元900b的阵列，除了相变存储单元900c阵列的有源区域604在每个相变元件处改变方向之外。有源区域604沿着每条位线112曲折地穿过相变存储单元900c的阵列。
图19A描述了包括接地导板602的相变存储单元800阵列的另一个实施例的侧视图。图19A沿着有源区域604(图13A)对角地绘制，并且到达与作为有源区域604一部分的接触304在相同列的接触304。图19B描述了通过相变元件106的相变存储单元800阵列的一个实施例的侧视图，图19C描述了通过位线112的相变存储单元800阵列的一个实施例的另一个侧视图。相变存储单元800的阵列类似于先前所述并参照图14A-14C显示的相变存储单元600的阵列，除了相变存储单元800阵列中的位线112和覆盖层410位于相变元件106下的水平面上之外。因此在此实施例中，位线112不提供散热装置用于消散来自于相变元件106的通过间隔物408的热量。
图20A描述了包括接地导板702的相变存储单元802阵列的另一个实施例的侧视图，图20B描述了通过相变元件106的相变存储单元802阵列的一个实施例的侧视图，图20C描述了通过接触306的相变存储单元802阵列的一个实施例的另一个侧视图。相变存储单元802的阵列类似于先前所述并参照图16A-16C显示的相变存储单元700的阵列，除了相变存储单元802阵列中的接地导板702和覆盖层410位于相变元件106下的水平面上之外。因此在此实施例中，接地导板702不提供散热装置用于消散来自于相变元件106的通过间隔物408的热量。
本发明的实施例提供了用于热隔绝相邻相变存储单元的相变存储阵列布图。通过热隔绝相邻相变存储单元，降低了热串扰并提高了数据保持力。本发明的实施例能够使相变存储器工作在80摄氏度之上，并提供了在较低温度下的提高的数据稳定性。
尽管此处已经给出了具体实施例，但是本领域技术人员应当意识到，在不脱离本发明范围的情况下，各种修改和/或等价实施可以替换所示和所述的具体实施例。本申请倾向于覆盖此处所述具体实施例的任何修改或变化。因此，本发明仅由权利要求及其等价物限定。

Claims (27)

1.一种存储器，包括：
电阻存储单元的阵列；
在存储单元行之间用于存取存储单元的位线；和
耦合到每个存储单元的导电板。
2.根据权利要求1所述的存储器，其中导电板包括接地导板。
3.根据权利要求1所述的存储器，其中存储单元包括相变存储单元。
4.根据权利要求1所述的存储器，其中导电板在位线上。
5.根据权利要求1所述的存储器，进一步包括：
基本上垂直于位线的字线，每条字线用于控制耦合在位线与存储元件之间的具有源极-漏极通路的晶体管。
6.根据权利要求1所述的存储器，其中字线热隔绝存储单元。
7.一种存储器，包括：
电阻存储单元的阵列；
耦合到每个存储单元的位线；和
围绕存储单元的用于存取存储单元的导电穿孔板。
8.根据权利要求7所述的存储器，其中导电板包括接地导板。
9.根据权利要求7所述的存储器，其中存储单元包括相变存储单元。
10.根据权利要求7所述的存储器，其中导电板在位线下。
11.根据权利要求7所述的存储器，进一步包括：
基本上垂直于位线的字线，每条字线用于控制耦合在导电板与存储元件之间的具有源极-漏极通路的晶体管。
12.根据权利要求7所述的存储器，其中导电板热隔绝存储单元。
13.一种半导体存储器件，包括：
相变存储单元的阵列，每个存储单元包括晶体管和存储元件，每个晶体管的源极-漏极通路的一侧耦合到存储元件；
耦合到每个存储元件的位线；和
耦合到每个晶体管的源极-漏极通路的另一侧的接地导板。
14.根据权利要求13所述的存储器件，其中位线在接地导板上，接地导板被穿孔。
15.根据权利要求13所述的存储器件，其中位线在接地导板下。
16.根据权利要求13所述的存储器件，其中存储单元的阵列包括单栅极存储单元的阵列。
17.根据权利要求13所述的存储器件，其中存储单元的阵列包括双栅极存储单元的阵列。
18.根据权利要求13所述的存储器件，其中位线热隔绝存储单元。
19.根据权利要求13所述的存储器件，其中接地导板热隔绝存储单元。
20.一种用于制造存储器的方法，该方法包括：
提供电阻存储单元的阵列；
在存储单元的行之间提供位线，用于存取存储单元；以及
提供耦合到每个存储单元的导电板。
21.根据权利要求20所述的方法，其中提供存储单元的阵列包括提供相变存储单元的阵列。
22.根据权利要求20所述的方法，进一步包括：
提供基本上垂直于位线的字线，每条字线用于控制耦合在位线与存储元件之间的具有源极-漏极通路的晶体管。
23.根据权利要求20所述的方法，其中提供位线包括提供用于热隔绝存储单元的位线。
24.一种用于制造存储器的方法，该方法包括：
提供电阻存储单元的阵列；
提供耦合到每个存储单元的位线；以及
提供用于存取存储单元的穿孔的导电板。
25.根据权利要求24所述的方法，其中提供存储单元的阵列包括提供相变存储单元的阵列。
26.根据权利要求24所述的方法，进一步包括：
提供基本上垂直于位线的字线，每条字线用于控制耦合在存储元件与导电板之间的具有源极-漏极通路的晶体管。
27.根据权利要求24所述的方法，其中提供导电板包括提供用于热隔绝存储单元的导电板。
CN200710101627.6A 2006-02-07 2007-02-07 相变存储单元的热隔绝 Pending CN101106152A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/348,640 US7601995B2 (en) 2005-10-27 2006-02-07 Integrated circuit having resistive memory cells
US11/348640 2006-02-07
US11/437211 2006-05-19

Publications (1)

Publication Number Publication Date
CN101106152A true CN101106152A (zh) 2008-01-16

Family

ID=37903523

Family Applications (2)

Application Number Title Priority Date Filing Date
CN200710101627.6A Pending CN101106152A (zh) 2006-02-07 2007-02-07 相变存储单元的热隔绝
CN200710101616.8A Pending CN101068024A (zh) 2006-02-07 2007-02-07 相变存储单元的热隔绝

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN200710101616.8A Pending CN101068024A (zh) 2006-02-07 2007-02-07 相变存储单元的热隔绝

Country Status (5)

Country Link
US (1) US7601995B2 (zh)
EP (1) EP1816680B1 (zh)
JP (1) JP2007243169A (zh)
KR (1) KR100855726B1 (zh)
CN (2) CN101106152A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104900671A (zh) * 2015-04-14 2015-09-09 宁波时代全芯科技有限公司 相变化记忆体
US11152428B2 (en) 2017-05-01 2021-10-19 Sony Semiconductor Solutions Corporation Selection device and storage apparatus
CN113571544A (zh) * 2021-07-09 2021-10-29 杭州电子科技大学 高集成度相变存储器阵列结构

Families Citing this family (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4991155B2 (ja) * 2006-01-19 2012-08-01 株式会社東芝 半導体記憶装置
US7324365B2 (en) * 2006-03-02 2008-01-29 Infineon Technologies Ag Phase change memory fabricated using self-aligned processing
US7495946B2 (en) * 2006-03-02 2009-02-24 Infineon Technologies Ag Phase change memory fabricated using self-aligned processing
US8896045B2 (en) * 2006-04-19 2014-11-25 Infineon Technologies Ag Integrated circuit including sidewall spacer
US7453081B2 (en) * 2006-07-20 2008-11-18 Qimonda North America Corp. Phase change memory cell including nanocomposite insulator
KR100801084B1 (ko) 2007-01-08 2008-02-05 삼성전자주식회사 저항체를 이용한 비휘발성 메모리 장치 및 그 제조 방법
KR100809341B1 (ko) * 2007-02-01 2008-03-05 삼성전자주식회사 저항체를 이용한 비휘발성 메모리 장치 및 그 제조 방법
DE102007021761B4 (de) * 2007-05-09 2015-07-16 Adesto Technology Corp., Inc. Widerstandsschaltelement, Speicherbauelemente, Speichermodul, Verfahren zur Herstellung eines resistiven Schaltelements und Verfahren zur Herstellung eines resistiven Speicherbauelements
US7679163B2 (en) * 2007-05-14 2010-03-16 Industrial Technology Research Institute Phase-change memory element
US7888719B2 (en) * 2007-05-23 2011-02-15 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor memory structures
US8410607B2 (en) * 2007-06-15 2013-04-02 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor memory structures
US7667293B2 (en) * 2007-09-13 2010-02-23 Macronix International Co., Ltd. Resistive random access memory and method for manufacturing the same
US20090166601A1 (en) * 2008-01-02 2009-07-02 Ovonyx, Inc. Non-volatile programmable variable resistance element
US8426838B2 (en) 2008-01-25 2013-04-23 Higgs Opl. Capital Llc Phase-change memory
JP2009212245A (ja) * 2008-03-03 2009-09-17 Sharp Corp 可変抵抗素子
US7812335B2 (en) 2008-04-11 2010-10-12 Sandisk 3D Llc Sidewall structured switchable resistor cell
US8048474B2 (en) 2008-04-11 2011-11-01 Sandisk 3D Llc Method of making nonvolatile memory cell containing carbon resistivity switching as a storage element by low temperature processing
US7859887B2 (en) 2008-04-11 2010-12-28 Sandisk 3D Llc Multilevel nonvolatile memory device containing a carbon storage material and methods of making and using same
US7723180B2 (en) 2008-04-11 2010-05-25 Sandisk 3D Llc Multilevel nonvolatile memory device containing a carbon storage material and methods of making and using same
US7830698B2 (en) * 2008-04-11 2010-11-09 Sandisk 3D Llc Multilevel nonvolatile memory device containing a carbon storage material and methods of making and using same
KR20090123291A (ko) * 2008-05-27 2009-12-02 삼성전자주식회사 상변화 메모리 소자와 그 제조 및 동작 방법
KR20100011651A (ko) * 2008-07-25 2010-02-03 삼성전자주식회사 상변화 메모리 소자와 그 제조 및 동작 방법
US7772583B2 (en) 2008-08-21 2010-08-10 Micron Technology, Inc. Memory devices and methods of forming the same
US8604457B2 (en) 2008-11-12 2013-12-10 Higgs Opl. Capital Llc Phase-change memory element
JP2010161137A (ja) * 2009-01-07 2010-07-22 Hitachi Ltd 半導体記憶装置の製造方法
CN101840994B (zh) * 2009-03-16 2016-01-06 中芯国际集成电路制造(上海)有限公司 相变随机存取存储器及制造方法
US20130240820A1 (en) * 2010-07-30 2013-09-19 SK Hynix Inc. Phase change random access memory and fabrication method of heating electrode for the same
JP2012038884A (ja) * 2010-08-06 2012-02-23 Sony Corp 磁気メモリ素子、磁気メモリ素子の製造方法
CN102005466A (zh) * 2010-09-28 2011-04-06 中国科学院上海微系统与信息技术研究所 一种具有低k介质绝热材料的相变存储器结构及制备方法
JP5740225B2 (ja) * 2011-06-29 2015-06-24 株式会社東芝 抵抗変化メモリの製造方法
US8570812B2 (en) * 2011-08-23 2013-10-29 Texas Instruments Incorporated Method of reading a ferroelectric memory cell
KR20130059913A (ko) * 2011-11-29 2013-06-07 에스케이하이닉스 주식회사 상변화 메모리 장치 및 그의 제조방법
KR20130131707A (ko) * 2012-05-24 2013-12-04 에스케이하이닉스 주식회사 저항성 메모리 소자 및 그 제조 방법
KR101934003B1 (ko) * 2012-06-01 2019-01-02 삼성전자주식회사 상변화 메모리 장치 및 그 제조 방법
US9082972B2 (en) * 2012-07-24 2015-07-14 Hewlett-Packard Development Company, L.P. Bipolar resistive switch heat mitigation
US8981326B2 (en) 2013-03-05 2015-03-17 International Business Machines Corporation Phase change memory cell with heat shield
GB2517696A (en) * 2013-08-27 2015-03-04 Ibm Nanodevice assemblies
US9312481B2 (en) * 2014-03-26 2016-04-12 Micron Technology, Inc. Memory arrays and methods of forming memory arrays
GB201414427D0 (en) * 2014-08-14 2014-10-01 Ibm Memory device and method for thermoelectric heat confinement
CN108987362B (zh) * 2017-05-31 2020-10-16 华邦电子股份有限公司 内连线结构、其制造方法与半导体结构
US11038101B2 (en) * 2017-11-21 2021-06-15 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure having a phase change memory device
KR102119306B1 (ko) * 2018-04-25 2020-06-04 서울과학기술대학교 산학협력단 저항 스위칭 소자 및 이를 이용한 상변화 메모리 소자
US10916697B2 (en) * 2018-06-29 2021-02-09 Taiwan Semiconductor Manufacturing Co., Ltd. Memory device and method of manufacturing the same
JP7062545B2 (ja) * 2018-07-20 2022-05-06 キオクシア株式会社 記憶素子
JP2020027818A (ja) * 2018-08-09 2020-02-20 キオクシア株式会社 半導体記憶装置
CN112368771B (zh) * 2020-10-10 2023-06-23 长江先进存储产业创新中心有限责任公司 用于使用层压间隙填充来减少3d交叉点存储器阵列中的热串扰的方法
CN112599668A (zh) * 2020-12-15 2021-04-02 长江先进存储产业创新中心有限责任公司 相变存储器及其制造方法

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5844208A (en) * 1997-04-04 1998-12-01 Unisys Corporation Temperature control system for an electronic device in which device temperature is estimated from heater temperature and heat sink temperature
US6605527B2 (en) * 2001-06-30 2003-08-12 Intel Corporation Reduced area intersection between electrode and programming element
JP3905337B2 (ja) * 2001-07-31 2007-04-18 富士通株式会社 半導体集積回路
US6586761B2 (en) 2001-09-07 2003-07-01 Intel Corporation Phase change material memory device
EP1318552A1 (en) * 2001-12-05 2003-06-11 STMicroelectronics S.r.l. Small area contact region, high efficiency phase change memory cell and fabrication method thereof
JP4091328B2 (ja) * 2002-03-29 2008-05-28 株式会社東芝 磁気記憶装置
US6605821B1 (en) * 2002-05-10 2003-08-12 Hewlett-Packard Development Company, L.P. Phase change material electronic memory structure and method for forming
KR100434958B1 (ko) 2002-05-24 2004-06-11 주식회사 하이닉스반도체 마그네틱 램
US6707087B2 (en) * 2002-06-21 2004-03-16 Hewlett-Packard Development Company, L.P. Structure of chalcogenide memory element
CN1639867A (zh) * 2002-07-11 2005-07-13 松下电器产业株式会社 非易失性存储器及其制造方法
DE10236439B3 (de) 2002-08-08 2004-02-26 Infineon Technologies Ag Speicher-Anordnung, Verfahren zum Betreiben einer Speicher-Anordnung und Verfahren zum Herstellen einer Speicher-Anordnung
WO2004017437A1 (en) * 2002-08-14 2004-02-26 Ovonyx, Inc. Modified contact for programmable devices
US6740948B2 (en) 2002-08-30 2004-05-25 Hewlett-Packard Development Company, L.P. Magnetic shielding for reducing magnetic interference
EP1554763B1 (en) * 2002-10-11 2006-08-02 Koninklijke Philips Electronics N.V. Electric device comprising phase change material
US7079972B1 (en) * 2002-10-15 2006-07-18 Garrettcom, Inc Apparatus and method for temperature control of integrated circuits
KR100448895B1 (ko) 2002-10-25 2004-09-16 삼성전자주식회사 상변환 기억셀들 및 그 제조방법들
KR20040054250A (ko) * 2002-12-18 2004-06-25 삼성전자주식회사 상전이 메모리 셀 및 그 형성방법
KR100773537B1 (ko) 2003-06-03 2007-11-07 삼성전자주식회사 한 개의 스위칭 소자와 한 개의 저항체를 포함하는비휘발성 메모리 장치 및 그 제조 방법
US6961277B2 (en) * 2003-07-08 2005-11-01 Micron Technology, Inc. Method of refreshing a PCRAM memory device
JP3763131B2 (ja) * 2003-08-08 2006-04-05 有限会社金沢大学ティ・エル・オー 相変化型情報記録媒体
US6815704B1 (en) 2003-09-04 2004-11-09 Silicon Storage Technology, Inc. Phase change memory device employing thermally insulating voids
US7279379B2 (en) 2004-04-26 2007-10-09 Micron Technology, Inc. Methods of forming memory arrays; and methods of forming contacts to bitlines
DE102005025209B4 (de) * 2004-05-27 2011-01-13 Samsung Electronics Co., Ltd., Suwon Halbleiterspeicherbauelement, elektronisches System und Verfahren zur Herstellung eines Halbleiterspeicherbauelements
TW200620473A (en) * 2004-09-08 2006-06-16 Renesas Tech Corp Nonvolatile memory device
US7488967B2 (en) 2005-04-06 2009-02-10 International Business Machines Corporation Structure for confining the switching current in phase memory (PCM) cells
US7394088B2 (en) 2005-11-15 2008-07-01 Macronix International Co., Ltd. Thermally contained/insulated phase change memory device and method (combined)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104900671A (zh) * 2015-04-14 2015-09-09 宁波时代全芯科技有限公司 相变化记忆体
US11152428B2 (en) 2017-05-01 2021-10-19 Sony Semiconductor Solutions Corporation Selection device and storage apparatus
CN113571544A (zh) * 2021-07-09 2021-10-29 杭州电子科技大学 高集成度相变存储器阵列结构

Also Published As

Publication number Publication date
EP1816680A1 (en) 2007-08-08
EP1816680B1 (en) 2012-08-15
KR20070080603A (ko) 2007-08-10
US20070099377A1 (en) 2007-05-03
KR100855726B1 (ko) 2008-09-03
JP2007243169A (ja) 2007-09-20
CN101068024A (zh) 2007-11-07
US7601995B2 (en) 2009-10-13

Similar Documents

Publication Publication Date Title
CN101106152A (zh) 相变存储单元的热隔绝
EP1816679B1 (en) Thermal isolation of phase change memory cells
CN101064331B (zh) 利用自对准工艺制造的相变存储器
TWI716548B (zh) 半導體記憶體裝置及其製造方法
US10608176B2 (en) Memory device and method of fabricating the same
US7671356B2 (en) Electrically rewritable non-volatile memory element and method of manufacturing the same
KR100873172B1 (ko) 다층 단열 물질을 갖는 상-변화 메모리 셀 및 그 제조 방법
KR100791077B1 (ko) 작은 전이영역을 갖는 상전이 메모리소자 및 그 제조방법
KR100809341B1 (ko) 저항체를 이용한 비휘발성 메모리 장치 및 그 제조 방법
US9196830B2 (en) Wrap around phase change memory
US8129709B2 (en) Nonvolatile memory device
US10297642B2 (en) Semiconductor device having data storage pattern
US20150123068A1 (en) Fin-type memory
US8084759B2 (en) Integrated circuit including doped semiconductor line having conductive cladding
CN110660822A (zh) 可变电阻存储器装置
US7723715B2 (en) Memory device and method of making same
CN114270520A (zh) 相变存储器设备及其形成方法
JP2012142375A (ja) 半導体記憶装置及び半導体記憶装置の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication