TW200810025A - Semiconductor device and memory card using the same - Google Patents

Semiconductor device and memory card using the same Download PDF

Info

Publication number
TW200810025A
TW200810025A TW096110836A TW96110836A TW200810025A TW 200810025 A TW200810025 A TW 200810025A TW 096110836 A TW096110836 A TW 096110836A TW 96110836 A TW96110836 A TW 96110836A TW 200810025 A TW200810025 A TW 200810025A
Authority
TW
Taiwan
Prior art keywords
substrate
wiring
main surface
semiconductor device
distance
Prior art date
Application number
TW096110836A
Other languages
English (en)
Other versions
TWI337391B (zh
Inventor
Takashi Okada
Kiyokazu Okada
Akinori Ono
Taku Nishiyama
Original Assignee
Toshiba Kk
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Kk filed Critical Toshiba Kk
Publication of TW200810025A publication Critical patent/TW200810025A/zh
Application granted granted Critical
Publication of TWI337391B publication Critical patent/TWI337391B/zh

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0254—High voltage adaptations; Electrical insulation details; Overvoltage or electrostatic discharge protection ; Arrangements for regulating voltages or for using plural voltages
    • H05K1/0256—Electrical insulation details, e.g. around high voltage areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/117—Pads along the edge of rigid circuit boards, e.g. for pluggable connectors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/07—Electric details
    • H05K2201/0753—Insulation
    • H05K2201/0761—Insulation resistance, e.g. of the surface of the PCB between the conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09145—Edge details
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09218—Conductive traces
    • H05K2201/09227—Layout details of a plurality of traces, e.g. escape layout for Ball Grid Array [BGA] mounting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/0228—Cutting, sawing, milling or shearing
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0052—Depaneling, i.e. dividing a panel into circuit boards; Working of the edges of circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Structure Of Printed Boards (AREA)
  • Credit Cards Or The Like (AREA)

Description

200810025 九、發明說明: 【發明所屬之技術領域】 本發明係關於半導體裝置及使用其之記憶卡。 【先前技彳标】
内建NAND型快閃記憶體等之半導體記，隐卡，小型化與 高容量化正急速地進展。例如sdtm記憶味之卡尺寸存在 有一般之SDTM卡尺寸、迷你sdtM卡尺寸、微sdTM卡尺寸 等三種’且在微SDTM卡亦要求高容量化。在謀求小型化之 記憶卡之高容量化方面，檢討不必將内建例如記憶體元件 或控制器元件等之半導體元件之半導體裝置收納於如基卡 (base card)之盒體（case)，而以其本身構成記,时，而一部 分已進行實用化。 在製造小型記憶卡之際，首先準㈣複數個記憶卡之形 μ❹μ _ & m板框架（f_e)作為電路基 板。藉由電解電料將外部連接端子形成於電路基板框架 之各卡形成區域之後，於背面側安裝半導體元件。接著， 將半導體元件與電路基板予以電韻接之後，以將安裝於 複數個卡形成區域之半導體元件予以批次密封之方式，將 密封樹脂鑄模成形於電路基板框架之背面。 精由將電路基板框架與密封樹脂一同與卡形成區心 加以切割，批次製作複數個記憶卡。於記憶卡之外周 設㈣示裝崎切（咖相)之際之卡之前後或表《 方，之缺口部或縮窄部等（請參考例如日本特開2〇 3 3 9 4 9 6號公報）。名脾主撞# 、半¥體裝置收納於盒體所構成之 119293.doc 200810025 隐卡中’缺口部或縮窄部等係形成於盒體。在 置單體所構成之無盒體之記憶卡中，須將缺A 裝 等形成於半導體農置本纟。 、’ 、口^或縮窄部 在將電路基板框架切割之際， t 削（blade dicing)加工+ 宁應用间逮之刀刀切 。由於缺口部或縮窄部具人也 部分之複雜之形狀， …、匕3曲線 口此乃檢討應用:雷射如 (water jet)加工。鈇而 田耵加工或水噴射 …、'而，此等加工方法具有切 刀切削加工慢之弱點。若將雷射加工或水，射：：刀 外形整體之切割，則盔 令 、、加工應用於 、〗，、、、法避免電路基板框架 加工效率之降低。 <切割步驟之 再者’曲線部分相較於直線部分必須以低速進行切判， 加工效率更為降低。 水喷射加工之中，“力 雷射加工與 * 田射加工切割效率雖較水噴射加工高， 低速之”時冷卻效率會降低，因此在切 ^影響即成為問題。由於切割時之發熱之影響，而會; 產生因為佈線問> π矣 Γ ·、 、吧緣性之降低或構成電路基板之阻劑 )或心材之奴化所產生之短路，甚至容易導致半導體 兀件之特性劣化之問題。 【發明内容】 本·明之悲樣之半導體裝置，其特徵在於包含:基板， 其具有第！主面及與前述第1主面相反側之第2主面，且包 二又於外形之至少一邊之曲線部；半導體元件，其安裝於 刖述基板之刖述第!主面及前述第2主面之至少一方；及佈 線肩其&又於則述基板之前述第1主面及前述第2主面之至 119293.doc 200810025 少一方，且自具有前述曲绫 + 忒。卩之邊起之距離較自其，他邊 之距離更為遠離。 本發明之另一態樣之半導夢 >體裝置，其特徵在於包含：基 板’其具有第1主面及盘益 /、則述弟1主面相反側之第2主面， 且包含設於外形之至少_、真 邊之曲線部；外部連接端子，苴 :成於！述基板之前述第1主面;第1佈線網，其設於“ 土板冬別述弟1主面之除前述外部連接端子之形成區域外 品或·^自八有則述曲線部之邊起之距離較自其他邊起 之距離更為遠離；第2佈線 &㈤具叹於刚述基板之前述第2 主面’且自具有前述曲綠泣 两深。卩之邊起之距離較自其他邊起之 距徐更為遠離；及丰篷 卜 牛泠體兀件，其安裝於前述基板之前述 第2主面。 本發明之態樣之記憶卡，其特徵在於包含：基板，盆且 有弟1主面及與前述第1主面相反側之第2主面，且包含設 於外形之至少一邊夕A Α + , 邊之曲線部；外部連接端子’其形成於前 述基板之前述第1主m線網，其設於前述基板之前 达弟1主面之除前料部連接端子之形錢域外之區域， 且自具有前述曲線部之邊鲍 、 瓊I之距離較自其他邊起之距離更 為遠離；絕緣層，苴舜 a _ ，、乂復盍刖述弟1佈線網之方式形成於
前述基板之前述第1 ± ^A 、，‘ 面上，弟2佈線網，其設於前述基板 之成述弟2主面，且白目士么 θ具有刖述曲線部之邊起之距離較自 =邊起之距離更為遠離.；半導體記憶元件，其安裝於前 土板之則逑第2主面；及密封樹月旨層，其以密封前述半 ‘ to »己It 7G件之方式形成於前述基板之前述第2主面上。 π 9293.doc 200810025 【實施方式】 以下，參照圖式說明用以實施本發 因 天乃之形態。圖1、圖2 及圖3係顯示本發明之實施形態 ^心干¥體裝置之構成之 圖’圖^係為半導體裳置之剖面圖，圖2係為俯視圖（頂視 圖），謂背面圖。此等圖所示之轉體裝置隱用以構 成記憶卡者，且僅於半導體裝置丨料例如微sdtm規格之 記憶卡(微SD™卡）使用者。半導體裝置w具有兼具端子
开> 成基板與元件安裝基板之電路基板2。 電路基.板2係於例如絕緣性樹脂基板之内部或表面設有 佈線網者，具體而言可應用使用有玻璃環氧樹脂或Β τ樹脂 (biSmaleimidetriazine樹脂）等之印刷電路基板。電路基板2 係々包含構成端子形成面之第i主面2a、及構成元件安裝面 之第2主面2b。電路基板2係具有概略矩形狀之外形。一方 之短邊3A係相當於將記憶卡插入於卡槽之際之前端部侧。 另一方之短邊3B係相當於記憶卡之後方部側。 於電路基板2之一方之長邊4A係設有缺口部5及縮窄部 6，俾顯示記憶卡之前後或表背之方向。缺口部5係以短邊 3A之寬度較短邊3B之寬度狹窄之方式，將短邊从與長邊 4A之角部及從該處連續延伸之長邊‘A之—部分作出缺口 而形成。縮窄部6係將長邊4A之一部分作出缺口成大致梯 形狀而使之縮窄者。缺口部5或縮窄部6係將電路基板2之 外形作成複雜之形狀外，該等本身之形狀亦具有包含曲線 部分之複雜之形狀。 電路基板2之長邊4A係具有缺口部5或縮窄部6，此等係 119293.doc 200810025 具有曲線部作為形狀之— 部7係設為曲線狀⑽狀、 電路基板2之各角 開戈明枪 /狀）。在此雖將缺口部5與縮窄部6分 ^ ’惟此等係可通稱作為將構成電路基板 奴—部分作成缺口之部分。半導體裝置W於使用〇 此種缺口部分之泰玖装 ，、有 於田 1 1板2¥為有效。再者，半導體裝置」 ' =具有曲線狀之角部7之電路基板2時為有效。
^電路基板2之第】主面2a係形成有作為記憶卡之輸出入 &子之外部連接端子8。再者，在電路基板2之第ι主面& 係於除外料接端子8之形成L卜之區域形成有第五佈線 網9。第1佈線網9係由使用有絕緣性之接著密封或接著膠 f等之絕緣層iG所覆蓋，且藉此予以絕緣佈線網9、係 形成為自設有缺口部5或縮窄部6之長邊4八起之距離較 自其他邊起之距離更為遠離。 亦即，第1佈線網9係以自具有缺口部5或縮窄部6之長邊 4A起之距離lii較自短邊沾起之距離U2或自長邊仙之距 離L13起更大之方式（Lu>l12，lu>l13)形成。另外，與 自長邊4A起之距離L11相較之距離，係設為自第i佈線網9 接近之短邊3B或長邊4B起之距離LI2、L13，且設為不包 括自外部連接端子8之形成區域所夾介之短邊3A起之距 離〇 再者，第1佈線網9在自賦予有r形狀之電路基板2之角部 7起之距離方面，亦與自具有缺口部5或縮窄部6之長邊4A 起之距離L11同樣，較自其他邊起之距離（例如li2、L13) 更遠離·。如此，第1佈線鱗9係以自具有根據缺口部5或縮 119293.doc -10- 200810025 窄部6之曲線部之長邊4A起之距離LI 1、另外白恭紗* *日电路基板2 之曲線狀之角部（具有R形狀之角部）7起之距離，較自其他 邊3Β、4Β起之距離（例如L12、Ll3)更為遠離之方式形成。
在電路基板2之第2主面2b係設有具有打線接合 bonding)時之連接墊(pad)等之第2佈線網2丨。圖4係顯示第 2佈線網11之構成例。第2佈線網丨丨與第i佈線網9相同，係 形成為自具有缺口部5或縮窄部6之長邊4八起之距離[Η較 自其他邊起之距離，亦即較自短邊3A、短邊3B及長邊^ 起之距離更為遠離。 第2佈線網1 1係具有藉由電解電鍍形成外部連接端子8等 之際之鍍導線12。鍍導線12係朝向除包含缺口部5或縮窄 部6之長邊4A以外之其他邊，例如短邊3B或長邊4β而拉 出。在圖4中，由於鍍導線12係被拉出直到短邊π或長邊 4B，因此從短邊3B及長邊4B到第2佈線網u之距離成為 零。因此，第2佈線網Π係形成為自長邊4八起之距離L2i較 自短邊3A起之距離L22或自短邊33及長邊仙起之距離（實 際上為零）更為遠離。 再者，第2佈線網11在自賦予有尺形狀之電路基板2之角 部7起之距離方面，亦與自具有缺口部5或縮窄部6之長邊 4 A起之距離L21同樣，較自其他邊起之距離(例如L22)更遠 離形成。如此，第2佈線網11係以自具有根據缺口部5或縮 窄部6之曲線部之長邊4A起之距離L21、另外自電路基板2 之曲線狀之角部（具有R形狀之角部）7起之距離，較自其他 邊3A、3B、4B起之距離更為遠離之方式形成。 119293.doc 11 200810025 在短邊3B或長邊係拉出有/第2佈線網11。相對於此， 在包含缺口部5或縮窄部6之長邊4A與第2佈線網i丨之間係 设有不形成佈線之區域（非佈線區域χ)。非佈線區域χ亦設 於曲線狀之角部7與第2佈線網11之間。如後所述，非佈線 區域X係應用雷射加工而對應設置於要外形加工之部分。 亦即，在電路基板2之應用當射加，工而要外形加工之部分 (長邊4Α或各角部7)與第2佈線網11之間係設定有，非佈線區 域第1佈線網9亦相同。 鑛V線12係於對於電路基板2施以電解電鏡處理並形成 外邛連接端子8等之後，如圖5所示，藉由蝕刻處理等將存 在於短邊3Β或長邊4β附近之部分予以去除亦可。此時， 鍍導線12係與其他佈線相同，將存在於從構成電路基板2 之外开^之各邊（短邊3Β或長邊4Β等）僅遠離特定之距離之位 置即使在此種情形，第2佈線網11亦形成為自長邊4 a起 之距離L21較自短邊从、短邊3B及長邊化起之各距離更遠 離。 再者’使自第1及第2佈線網9、11之長邊4A或角部7之距 離’較自其他邊3A、3B、仙之距離更為遠離，另外又於 第1及第2佈線網U與長邊4A或角部7之間設置虛設（加 mmy)佈線亦為有效。圖6係顯示電路基板2之設於第2主面 2b之虛設佈線20之一例。在電路基板2之第2主面汕中，於 具有根據缺口部5或縮窄部6之曲線部之長邊4人或曲線狀之 角。卩7與苐2佈線網11之間係設有虛設佈線2 〇。 虛設佈線20並非具有作為電性佈線之功能者，而是‘用以 119293.doc -12- 200810025 方j 口為雷射加工時之發熱之缺失（基板材料之碳化等）對 ^第2佈線網11造成影響者。虛設佈鍊20係獨立於第2佈線 、存在將長邊4 A或角部7進行雷射加工之際，即使 加工部位之基板材料碳化，此碳化狀態亦會於虛設佈線2〇 被阻止。因此，基板材料之碳化對於第2佈線網H造成不 良影響之情形將更確實被抑制。虛設佈祿20亦可同樣形成 於电路基板2之第1主面2a。虛設佈線2〇亦可配置於各種雷 射加工部位與佈線網之間，此時亦抑制對於佈線網之不良 影響。 在電路基板2之第2主面2b係安裝有第1及第2半導體元件 13 14。第1半導體元件13係為NAND型抉閃記憶體等之半 導體記憶元件。半導體記憶元件13係經由省略圖式之接著 劑層而接著於電路基板2之第2主面2b。半導體記憶元件Η 之安装數並不以1個為限，亦可是2個或超過2個以上。第2 半V體元件14係為例如控制器元件。控制器元件14係疊層 於半導體記憶元件13上，經由省略圖式之接著劑層而接 著。 半導體記憶元件13或控制器元件14之各電極墊（未圖示） 係分別經由接合線15、丨6而與設於第2佈線網〗〗之連接塾 電性連接。第2佈線網11係經由電路基板2之省略圖式之内 部佈線（貫通孔等）而電性連接於外部連接端子8或第丨佈線 網9。在安裝有半導體記憶元件13或控制器元件14之電路 基板2之第2主面2b係鑄模形成有環氧樹脂等之密封樹脂層 17。半導體4己憶元件13或控制器元件14係藉由密封樹脂層 119293.doc •13- 200810025 17密封。 猎由密封樹脂層17將安裝於電路基板2之第2主面2b之半 ¥體。己L元件13或控制器元件〗4予以一體密封，以構成半 ‘體虞置（圮憶卡）丨。如後所詳述，密封樹脂層丨7係批次鑄 - 杈成形於複數個電路基板2。密封樹脂層17係與電路基板2 一同被切割。在密封樹脂層17係形成與電路基板2相同形 ί}史之缺口部5或縮窄部6。密封樹脂層〗7之各角部亦相同， _ 賦予與電路基板2之角部7相同之曲線形狀（R形狀）。 在密封樹脂層17之前端側（短邊3八側）係設有將密封樹脂 層Π與電路基板2之一部分傾斜切削之傾斜部18，俾使記 憶卡之插拔容易。傾斜部18係設於記憶卡之表面側（電路 基板2之第1表面2&侧）。在密封樹脂層17之後方側（短邊 側）係設有將密封樹脂隆起一部分所形成之把手部ΐ9。把 手部19係設於記憶卡之背面側（電路基板2之第2表面沘 側）。 # 此貫施形恶之半導體裝置1係為不使用如基卡之半導體 I置之收納盒體，而以其單體構成記憶卡（例如微sdTM+ ) 者半1^體裝置Η系為絕緣層1〇及密封樹脂層17露出於外 部之無盒體之記憶卡。因此，於半導體裝置丨本身設有甩 ^ 以顯示記憶卡之前後或表背之方向等之缺口部5或縮窄部 6。缺口部5或縮窄部6係在將密封樹脂層17鑄模成形於電 路基板2之第2主面2b側之後，藉由將電路基板2與密封樹 脂層17—同切割而形成。 缺口部5或縮窄部6之一部分係由曲線所構成，難以藉由 _.doe ,14. 200810025 〜刀、進订加工。目此，缺口部5或縮窄部6係例如應用 田’加工而切割加工。雷射加工亦可應用於具有缺口部5 或縮窄部6之長邊4A整體之加工。此時，曲線部分相較於 直線4刀須以低速進行切割。因此，雷射加工時之冷卻效 率IV低冒有在切割部分之發熱之影響之虞。 —$此貝轭形恶之半導體裝置1中，係使自具有缺口部$或 鈿乍部6等之曲線部之邊:(在此係為長邊4匀到第1及第2佈 線、祠9、11之距離，較自其他邊起之距離更遠離。因此， 可抑制雷射加工時之發熱對於佈線網9、〗〗或半導體元件 士 14化成之不良影響。具體而言，可抑制因為雷射加工 時之基板材料之碳化而導致之佈線網9、11之絕緣性之降 低或紐路、因為雷射加工時之發熱所導致之半導體元件 之特丨生劣化。至於其他邊則由於使直到佈線網9、 11之距離充分接近，因此佈線區域被充分確保。 關於曲線狀之角部7，亦與自長邊4人起之距離l〗丨、乙J 2 相同，使直到第1及第2佈線網9、丨丨之距離充分遠離。西 此’可抑制將角部7雷射加工之際之發熱之影響。為了可 重現丨生良好地抑制雷射加工時之發熱之影響，係以將從要 雷射加工之邊（雷射加工部位）到佈線網9、11之距離設為 〇·5 mm以上為佳。亦即，非佈線區域χ之形狀係以設為寬 度0.5 mm以上為佳。在此實施形態中，係將從長邊‘A或角 部7到第1及第2佈線網9、u之距離.分別設為〇·5 以上。 第2佈線網11係具有鍍導線12。鍍導線12係需延伸至電 路基、板:2之邊。在此實施形態中，鍍導線12係朝向除包含 119293.doc -15- 200810025 缺口部5或縮窄部6之長邊4A之外其他邊（短邊3B及長邊4B) 而拉出。因此，不會有雷射加工時之發熱對鍍導線丨2造成 不良影響之虞。如後所述，由於具有直線形狀之短邊3A、 3B或長邊4B係藉由刀刃切削進行切割加工，因此加工時 不會有受到發熱之影響之虞。 再者’藉由將虛設佈線20設於具有根據缺口部5或縮窄. 部6之曲線部之邊（長邊4A)或曲線狀之角部7與第ι及第二佈 線網9、11之間，即可更為確實抑制雷射加工時之發熱對 佈線網9、11造成之影響。虛設佈線2〇係對於基板材料因 為雷射加工時之發熱而碳化所導致之佈線網9、n之絕緣 性之降低或短路等之防止為有效。 依據此實施形態之半導體裝置丨，即可抑制因為以雷射 加工進行曲線部分加工之際之發熱之影響而使佈線網9' ^内之佈線間之絕緣性降低、或短路產生。再者，由於半 導體元件13、14係安裝於第2佈線網^内之零件裝設區 域，因此與第2佈線網U同樣會有發熱之影響之虞。在此 實施形態中係藉由將第2佈線網丨〗從雷㈣割部予以充分 遠Ί可抑料導體元件13、14之發熱所導致之特性4 化。藉由此等，即可提高半辱體裝置1或使用其之記憶卡 之製造良率或可靠性。 ^ 另外，此實施形態之半導體裝置丨雖對於由其單體所構 成之無盒體之記憶卡為有效，惟不應排除使用如基卡之人 體之記憶卡。即使將半導體裝置W盒體而構成記憶: % ’亦有隨著卡之小型化或高錄化而於半導體裳置形成 H9293.doc -16- 200810025 缺口部分或曲線部分之情形。在此種情形，實施形態之半 導體裝置1亦可應用。 接著說明上述之半導體裝置i之製程。首先，如圖7八所 不，準備具有複數個裝置形成區域（記憶卡形成區域）2 j之 私路基板框架22。複數個裝置形成區域21係分別與電路基 板2對應。應用電解電鍍於電路.基板框架之各裝置形成 區域21、2卜.·以形成外部連接端子8。此時，連接墊等亦
視需要藉由電解電鍍形成。外部連接端子8係形成於電路 基板框架22之第1主面22a侧。 接著如圖7B所示，於電路基板框架22之第2主面汕側安 裝半導體記憶元件13。半導體記憶元件13係分別安裝於各 裝=形成區域21、21···。對半導體記憶元件13施以打線 接。，且藉由接合線（b〇nding wire)15將半導體記憶元件U 電木/、裝置开》成區域21 (各電路基板2)之佈線網予以電性 連接再者 '於半導體記憶元件13上安裝控制器元件^之 後、、二由接合線16將控制器元件14之電極與裝置形成區域 21(各電路基板2)之佈線網予以電性連接。 ^後，如圖7C所示，將密封樹月旨23鑄模成形於電路基未 ，二22之第2主面221"側。在樹脂鑄模步驟中，係以將分另 :衣於稷數個裝置形成區域21之半導體記憶元件U及控亲 裔兀件14予以批次密封之方式，利用轉移鑄模cr_fe 则心㈣工法等將批次覆蓋電路基板框架22之第2主面221 之减：脂23加以鑄模成形。把手部、係藉由將密封樹脂 23之一部分隆起，而於密封樹脂23之鑄模成形時同時形 119293.doc -17- 200810025 成。 =路基板框木22送至切割步驟，且將電路基板框架22 2 樹月曰23 g切割。籍此，以製作具有已個別片化之 电路基板2之半導體裝置】。在電路基板框架22之切割步雜 令百先如圖8A所示，將裝置形成區域以之外周予以直線 糾刀j對於直線部之切割係應用切割速度漱快之刀万切 二符號24係顯示藉由刀刀切削之切割線。電路基板2之 :邊3A、3B或長邊4崎各角部7以外，均僅藉由刀刃切削 :工因此，即使到佈線網9、11之距離較短，亦無. 須考慮發熱之影響。 》者如圖8B所不’藉由雷射加工將缺口部5或縮窄部6 加工形成，同時將各角部7加工為_大。如前所 虞：：:：雷射加工將曲線部加工時會有發熱之影響之 知…此由於係使自長邊4A或角部7到佈線網9U之 距離充分遠離，因此可抑制因為切割時之發熱之影響所導 之絕緣性之降低或短路。藉由應用虛設佈線，即 利女褒於弟2佈線網！ ！之元件〆 14之特性劣化。 域㈠導體元件13、 刀刀切削加工與雷射加工之順序亦可相反 9續示’將具有裝置形成區域21之缺口部5或縮窄 二與各角部7進行雷射加工。圖中，實線 由雷射加工之切割部位。於進行長邊4A之加= 加工雖可僅應用於缺口部5或縮窄部6之形成，惟 119293.doc 200810025 =等之長邊轉體.進行雷射加工而提升 邊4A係包含兩端之角部7進行雷射：革長 示，將Fβ π # 〇, 後如圖9Β所 衣置开,成£域2i之短邊3Α、 邊 切削以製作半導體裝置卜. 透Β進仃刀刀 依據此實施形態之半導體^之製程，於 :係應用切割速度較快之刀⑽ 2 口部5或縮窄部6、及角部7之加工應用雷射加工：因 相車乂於猎由雷射加工將電路基板2之外周整體切判之 "’可提局切割步驟之加工效率。再加上由於針對 A或角部7係使到饰線網9、11之距離充分遠離，因此可\ 制佈線間之絕緣性之降低或短路、半導體元件ΜΙ之尸 性劣化。因此，可以較佳效率 、 之半導體裝置！。良率製作具有優異可靠性 另外’本發明之半導體裳置並不以上述實施形態為限， 亦可適用於在用以構成電路基板之外形之至少—邊設有曲 ㈣之各種半導體裝置、本發明並不以記憶卡用之半導體 袭置為限。此外’本發明之半導體裝置或記憶卡之具體結 構，只要是滿足本發明之基本構成者，則亦可作各種變。 形。再者’實施形態在本發明之技術思想之範圍内可作擴 張或變更，經擴張、變更之實施形態亦包含於本發明之技 術範圍。 【圖式簡單說明】 圖1係顧示本發明之實施形態之半導體裝置之構成之剖 面圖。 1 ^293.(100 -19- 200810025 圖2係為圖1所示之半導體裝置之俯視圖。 圖3係為圖1所示之半導體裝置之背面圖。 圖4係顯示設於圖1所示之用以構成半導體裝置之電路基 板之第2主面側之第2佈線網之一例之圖。 圖5係顯示設於圖1所示之用以構成半導體裝置之電路基 板之第2主面側之第2佈鍊:網之另一例之圖。
圖6係顯示圖！所示之用以構成半導體裝置之電路基板之 另一例之圖。 圖7A圖7B及圖7C係顯示圖1所示之半導體裝置之製作 步驟之圖。 圖8A、圖8B係顯示圖1所示之半導體裝置之製作步驟之 電路基板框架之切割步驟之俯視圖。 圖9A及圖9B係顯示圖！所示之半導體裝置之製作井 電路基板框架之另一切割步驟之俯視圖。 /驟之 【主要元件符號說明】 1 2 2a，22a 2b， 22b 3A，3B 4A，4B 5 6 7 半導體裝置 電路基板 第1主面 第2主面 短邊 長邊 缺口部 縮窄部 角部 119293.doc • 20 - 200810025 8 9 10 11 12 13 14 15, 16
18 19 20 21 22 23 24
Lll, L12，L13，L21， L22
X 外部連接端子 第1佈線網 絕緣層 第2佈線網 鍍導線 第1半導體元件，半導體記憶元件 第2半導體元件，控制器元件 接合線 密封樹脂層 傾斜部 把手部 虛設佈線 裝置形成區域（記憶卡形成區域) 電路基板框架 密封樹脂 切割線 距離 非佈線區域 119293.doc -21 -

Claims (1)

  1. 200810025 十、申請專利範®: 1. 一種半導體裝置，其包含： 基板，其具有第1主面及與前述第 4昂i主面相反側之第2 主面，且包含設於外形之至少一邊 ^ 違上之曲線部； 半導體元件，其安裝於前述基板二 丞販之則述第1主面及前 述第2主面之至少一方；及 佈線網，其設於前述基板之前沭 則述弟1主面及前述第2主 面之至少一方，且自具有前述^ 其他邊起之距離遠。 ^奴目 2·如請求項1之半導體裝置，其中 前述佈線網係自前述基板之具有前述曲線部土 離0.5 mm以上而形成。 邊起运 3.如請求項1之半導體裝置，其中 前述基板包含設於具有前述曲線部之邊的缺 4·如請求項1之半導體裝置，其令 邻刀0 前述基板包含曲線狀之角部， . P且刚述佈線網係白二、 角部起之距離較自前述其他邊起之距離遠。自别述 5·如請求項1之半導體裝置，其中 前述基板包含設於具有前述曲線部之邊邀〜 之間之虛設（du mmy)佈線。 一則述佈線網 6·如請求項1之半導體裝置，其中 前述佈線網具有鋰邕妗 ， 緵蛤線，且前述鍍導線係翱a 板之前述其他邊拉出。 朝向前述基 7· —種半導體裝置，其包含： 119293.doc 200810025 φ基板’其具有第】主面及與前述第1主面相反側之第2 面’且包含設於外形之至少一邊的曲線部，· Μ連接端子，其形成於前述基板之前述第1主面； 冰第1佈線網，其設於前述基板之前述第1主面之除前述 部連接端子之形成區域外之區域，且自具有前述曲線 4之邊起之距離較自其.他邊起之距離遠；
    2 2佈線網，其設於前述基板之前述第2主面，且自具 有’述曲線部之邊起之距離較自其他邊起之距離遠，·及 半％•體70件，其安裝於前述基板之前述第2主面。 8 ·如請求項7之半導體裝置，其中 前述第1及第2佈線網係自前述基板之具有前述曲線部 之邊起遠離0.5 mm以上而形成。 9 ·如請求項7之半導體裝置，其中 前述基板包含設於具有前述曲線部之邊的缺口部分。 I 〇·如請求項7之半導體裝置，其中 前j基板包含曲線狀之角部，且前述第i及第2佈線網 係自前述角部起之距離較自前述其他邊起之距離遠。 II ·如請求項7之半導體裝置，其中 月述基板包含設於具有前述曲線部之邊與前述第i及 第2佈線網之至少一方之間之虛設佈線。 12·如請求項7之半導體裝置，其中 前述第1及第2佈線網之至少一方具有鍍導線，且前述 鐘導線係朝向前述基板之前述其他邊拉出。 13 · —種記憶卡，其包含： 119293.doc 200810025 基板，其具有第1主面.及與前述第1主面相反側之第2 主面，且包含設於外形之至少一邊之曲線部； 外部連接端子，其形成於前述基板之前述^主面； 第！佈線網，其設於前述基板之前述第ι主面之除前述 . 外部連接端子之形成區域外之區域，且自具有前述曲線 . 部之邊起之距離較自其他邊起之距離遠； 、絕緣層’其以覆蓋前述第i佈線網之方式形成於前述 基板之前述第1主面上； 馨 第2佈線網，其設於前述基板之前述第2主面，且自具 有前述曲線部之邊起之距離較自其他邊起之距離遠； 半導體記憶元件，其安裝於前述基板之前述第2主 面；及 、密封樹脂層’其以密封前述半導體記憶元件之方式形 成於鈿述基板之前述第2主面上。 14.如請求項13之記憶卡，其中 • 進而包含安裝於前述基板之前述第2主面之控制器元 件。 1 5 ·如請求項13之記憶卡，其中 前述第1及第2佈線網係自前述基板之具有前述曲線部 之邊起遠離0.5 mm以上而形成。 16·如請求項13之記憶卡，其中 前述基板包含設於具有前述曲線部之邊之缺口部分。 17·如請求項π之記憶卡，其中 前述基板包含曲線狀之角部，且前述第1及第2佈線網 119293.doc 200810025 係自前述角部起之距離較自爺 早乂自則迷其他邊起之距離.遠 1 8 ·如清求項13之記憶卡，其中 前述第i及 前述基板包含設於具有前述曲線部之邊盘 第2佈線網之至少一方之間之虛設佈線。一 19.如請求項13之記憶卡，其中 前述第！及第2佈線網之至少—方具有鍍導線，且前 鍍導線係朝向前述基板之前述其他邊拉出。 V 20·如請求項13之記憶卡，其中 前述絕緣層及密封樹脂層露出至外部。 119293.doc
TW096110836A 2006-03-31 2007-03-28 Semiconductor device and memory card using the same TW200810025A (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006098271 2006-03-31
JP2006277884A JP4843447B2 (ja) 2006-03-31 2006-10-11 半導体装置とそれを用いたメモリカード

Publications (2)

Publication Number Publication Date
TW200810025A true TW200810025A (en) 2008-02-16
TWI337391B TWI337391B (zh) 2011-02-11

Family

ID=38557572

Family Applications (1)

Application Number Title Priority Date Filing Date
TW096110836A TW200810025A (en) 2006-03-31 2007-03-28 Semiconductor device and memory card using the same

Country Status (3)

Country Link
US (2) US7679174B1 (zh)
JP (1) JP4843447B2 (zh)
TW (1) TW200810025A (zh)

Families Citing this family (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5184951B2 (ja) * 2008-04-15 2013-04-17 株式会社東芝 半導体パッケージ
US7952183B2 (en) 2007-10-29 2011-05-31 Kabushiki Kaisha Toshiba High capacity memory with stacked layers
JP2009157628A (ja) * 2007-12-26 2009-07-16 Toshiba Corp 半導体メモリカード
JP5543629B2 (ja) * 2008-02-08 2014-07-09 ルネサスエレクトロニクス株式会社 半導体装置
JP5193837B2 (ja) * 2008-03-21 2013-05-08 株式会社東芝 半導体メモリカード
JP4523051B2 (ja) * 2008-05-09 2010-08-11 日東電工株式会社 配線回路基板の製造方法
JP4776675B2 (ja) 2008-10-31 2011-09-21 株式会社東芝 半導体メモリカード
US8472199B2 (en) * 2008-11-13 2013-06-25 Mosaid Technologies Incorporated System including a plurality of encapsulated semiconductor chips
JP5345023B2 (ja) * 2009-08-28 2013-11-20 日東電工株式会社 配線回路基板およびその製造方法
JP5269747B2 (ja) * 2009-10-30 2013-08-21 株式会社東芝 半導体記憶装置
US8724339B2 (en) 2009-12-01 2014-05-13 Apple Inc. Compact media player
US8649820B2 (en) 2011-11-07 2014-02-11 Blackberry Limited Universal integrated circuit card apparatus and related methods
USD703208S1 (en) 2012-04-13 2014-04-22 Blackberry Limited UICC apparatus
US8936199B2 (en) 2012-04-13 2015-01-20 Blackberry Limited UICC apparatus and related methods
USD701864S1 (en) 2012-04-23 2014-04-01 Blackberry Limited UICC apparatus
US9071018B2 (en) 2013-11-11 2015-06-30 Sang Moon Suh Removable media with latch
USD730907S1 (en) * 2014-05-02 2015-06-02 Samsung Electronics Co., Ltd. Memory card
USD730908S1 (en) * 2014-05-02 2015-06-02 Samsung Electronics Co., Ltd. Memory card
USD730910S1 (en) * 2014-05-02 2015-06-02 Samsung Electronics Co., Ltd. Memory card
US20150357280A1 (en) * 2014-06-06 2015-12-10 Kabushiki Kaisha Toshiba Memory card and method for manufacturing the same
USD727913S1 (en) * 2014-06-27 2015-04-28 Samsung Electronics Co., Ltd. Memory card
USD727912S1 (en) * 2014-06-27 2015-04-28 Samsung Electronics Co., Ltd. Memory card
USD730909S1 (en) * 2014-06-27 2015-06-02 Samsung Electronics Co., Ltd. Memory card
USD727911S1 (en) * 2014-06-27 2015-04-28 Samsung Electronics Co., Ltd. Memory card
USD729251S1 (en) * 2014-06-27 2015-05-12 Samsung Electronics Co., Ltd. Memory card
USD736214S1 (en) * 2014-07-01 2015-08-11 Samsung Electronics Co., Ltd. Memory card
USD736215S1 (en) * 2014-07-01 2015-08-11 Samsung Electronics Co., Ltd. Memory card
USD736212S1 (en) * 2014-07-01 2015-08-11 Samsung Electronics Co., Ltd. Memory card
USD727910S1 (en) * 2014-07-02 2015-04-28 Samsung Electronics Co., Ltd. Memory card
KR102284653B1 (ko) * 2014-07-02 2021-08-03 삼성전자 주식회사 전자 장치
KR102420587B1 (ko) 2014-08-12 2022-07-14 삼성전자주식회사 메모리 카드
US10157678B2 (en) 2014-08-12 2018-12-18 Samsung Electronics Co., Ltd. Memory card
USD798868S1 (en) * 2015-08-20 2017-10-03 Isaac S. Daniel Combined subscriber identification module and storage card
USD773466S1 (en) * 2015-08-20 2016-12-06 Isaac S. Daniel Combined secure digital memory and subscriber identity module
USD783621S1 (en) * 2015-08-25 2017-04-11 Samsung Electronics Co., Ltd. Memory card
USD783622S1 (en) * 2015-08-25 2017-04-11 Samsung Electronics Co., Ltd. Memory card
USD773467S1 (en) * 2015-11-12 2016-12-06 Samsung Electronics Co., Ltd. Memory card
USD772232S1 (en) * 2015-11-12 2016-11-22 Samsung Electronics Co., Ltd. Memory card
US9777235B2 (en) 2016-04-04 2017-10-03 Allard Services Limited Fuel oil compositions and processes
CN107172799A (zh) * 2017-04-10 2017-09-15 晶晨半导体(上海)有限公司 一种提高通用存储器芯片走线的静电释放能力的方法
KR102440366B1 (ko) * 2018-01-04 2022-09-05 삼성전자주식회사 메모리 카드 및 이를 포함하는 전자 장치
USD934868S1 (en) * 2018-02-28 2021-11-02 Sony Corporation Memory card
CN209297344U (zh) * 2018-12-06 2019-08-23 深圳市江波龙电子股份有限公司 一种存储卡
US10999929B2 (en) * 2019-05-29 2021-05-04 Quanta Computer Inc. Expansion card interfaces for high-frequency signals and methods of making the same

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0779185B2 (ja) * 1989-12-05 1995-08-23 帝国通信工業株式会社 フレキシブル基板の端子接続構造
JPH03116889U (zh) * 1990-03-15 1991-12-03
JP3815936B2 (ja) * 2000-01-25 2006-08-30 株式会社ルネサステクノロジ Ｉｃカード
KR101199600B1 (ko) * 2003-07-17 2012-11-12 샌디스크 테크놀로지스, 인코포레이티드 융기 부분을 구비한 메모리 카드
US20050013106A1 (en) * 2003-07-17 2005-01-20 Takiar Hem P. Peripheral card with hidden test pins
US7416132B2 (en) * 2003-07-17 2008-08-26 Sandisk Corporation Memory card with and without enclosure
JP4412947B2 (ja) * 2003-09-08 2010-02-10 株式会社ルネサステクノロジ メモリカード
JP4369259B2 (ja) * 2004-02-19 2009-11-18 シャープ株式会社 太陽電池セルの製造方法
JP4651332B2 (ja) 2004-04-26 2011-03-16 ルネサスエレクトロニクス株式会社 メモリカード
CN101620687B (zh) 2004-04-26 2011-07-13 瑞萨电子株式会社 存储卡
JP2005340562A (ja) * 2004-05-28 2005-12-08 Kyocera Corp 多数個取り配線基板
JP4678844B2 (ja) * 2004-10-13 2011-04-27 キヤノン株式会社 液体吐出ヘッド
US7112875B1 (en) * 2005-02-17 2006-09-26 Amkor Technology, Inc. Secure digital memory card using land grid array structure
JP2007134486A (ja) * 2005-11-10 2007-05-31 Toshiba Corp 積層型半導体装置及びその製造方法
US20070152071A1 (en) * 2006-01-05 2007-07-05 En-Min Jow Package method for flash memory card and structure thereof
JP2007183899A (ja) * 2006-01-05 2007-07-19 Jow En Min マイクロｓｄメモリカードの形成方法

Also Published As

Publication number Publication date
US7679174B1 (en) 2010-03-16
US20070228509A1 (en) 2007-10-04
JP4843447B2 (ja) 2011-12-21
JP2007293800A (ja) 2007-11-08
TWI337391B (zh) 2011-02-11
US8110434B2 (en) 2012-02-07
US20100120203A1 (en) 2010-05-13

Similar Documents

Publication Publication Date Title
TW200810025A (en) Semiconductor device and memory card using the same
CN104916645A (zh) 半导体装置及半导体装置的制造方法
TWI323933B (en) Semiconductor package with plated connection
US20220254695A1 (en) Embedded package structure and preparation method therefor, and terminal
JP2002057241A (ja) 移植性導電パターンを含む半導体パッケージ及びその製造方法
EP1671369A2 (en) Multi-surface ic packaging structures and methods for their manufacture
JPH09511097A (ja) 集積回路素子の製造方法および製造装置
CN105702698A (zh) 非易失性磁存储元件的磁屏蔽封装体
TW200805590A (en) Semiconductor package and fabrication method thereof
US20140038363A1 (en) Tsop with impedance control
CN107808880A (zh) 半导体装置的制造方法
TW200931545A (en) Integrated circuit package system with array of external interconnects
CN110034078A (zh) 用于半导体器件的封装内嵌结构和制造方法
US6627986B2 (en) Substrate for semiconductor device and semiconductor device fabrication using the same
US20190318974A1 (en) Circuit module and method of manufacturing the same
CN100552937C (zh) 半导体器件及使用它的存储卡
CN100517677C (zh) 多芯片封装的导线架、其制造方法及其封装构造
JP2533011B2 (ja) 表面実装型半導体装置
JP3920657B2 (ja) 樹脂封止型半導体装置の製造方法
JP7419474B2 (ja) 半導体装置及び半導体装置の製造方法
TWI271874B (en) Circuit board structure of semiconductor package and method for fabricating the same
JP4099072B2 (ja) 部品内蔵モジュール
CN107039389B (zh) 封装基板与其制作方法
JP3552631B2 (ja) 半導体装置及びその製造方法
CN109786271A (zh) 一种三维堆叠封装方法及结构