TW200529230A - Semiconductor memory device having optimum refresh cycle according to temperature variation - Google Patents

Semiconductor memory device having optimum refresh cycle according to temperature variation Download PDF

Info

Publication number
TW200529230A
TW200529230A TW093118418A TW93118418A TW200529230A TW 200529230 A TW200529230 A TW 200529230A TW 093118418 A TW093118418 A TW 093118418A TW 93118418 A TW93118418 A TW 93118418A TW 200529230 A TW200529230 A TW 200529230A
Authority
TW
Taiwan
Prior art keywords
voltage
analog
code
item
patent application
Prior art date
Application number
TW093118418A
Other languages
English (en)
Other versions
TWI254938B (en
Inventor
Se-Jun Kim
Sang-Hoon Hong
Jae-Bum Ko
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of TW200529230A publication Critical patent/TW200529230A/zh
Application granted granted Critical
Publication of TWI254938B publication Critical patent/TWI254938B/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40626—Temperature related aspects of refresh operations
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/04—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding disturbances due to temperature effects
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/16—Storage of analogue signals in digital stores using an arrangement comprising analogue/digital [A/D] converters, digital memories and digital/analogue [D/A] converters 

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Dram (AREA)
  • Amplifiers (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

200529230 九、發明說明： 【發明所屬之技術領域】 本發明係關於一種半導體記憶體裝置。更詳而言之，本 發明係關於一種用以根據該半導體記憶體裝置之溫度變化 而控制一再新週期的設備。 【先前技術】 一般而言，半導體記憶體裝置可被分作隨機存取記憶體（ 以下稱作RAM)及唯讀記憶體（以下稱作R〇m)，其中RAM 爲可揮發者，而ROM則爲不可揮發者。亦即，R〇M可保 留其儲存的資料，即便電源移除時亦同；但RAM在電源移 除時不能保留其儲存的資料。 RAM可以進一步分作動態隨機存取記憶體（以下稱作 DRAM)及靜態隨機存取記憶體（以下稱作SRAM)。SRAM之 每一記憶胞包含六個電晶體（四個電晶體及兩個電阻），其 構成一儲存資料的閂鎖，該閂鎖可在電源存在之條件下保 留該資料。相反地，DRAM之記憶胞有一電晶體及一電容 ，亦用以儲存資料。DRAM資料代表電容中的電荷，而電 荷量隨資料儲存時間線性下降。因此，DRAM需加以定期 再新動作而不斷再新其記憶胞，以使其儲存中資料得以維 持。 此外’ DRAM接收一行位址及一列位址而選擇一記憶胞 ’其中列位址被轉換成一用以選擇胞區塊中諸字元線之一 者的訊號’而行位址則被轉換成選擇胞區塊中諸位元線之 一者的訊號。 200529230 在DRAM中，再新動作之一週期包含下列步驟：選擇該 胞區塊中之字元線；放大該等電容中儲存資料之電荷，在 該經選擇字元線一產生後放大之；及回復該等電容中之經 放大資料。經由該再新動作，每一帶電荷資料皆在無損失 的條件下回復至每一記憶胞中。 在再新動作進行中，DRAM需要一再新時脈以在每一週 期時選擇一不同字元線，該再新時脈由一再新時脈產生器 產生之，而該再新動作依該產生之再新時脈執行之。 第1圖爲半導體記憶體裝置之再新時間與溫度之關係特 性圖。 如圖所示，再新時脈頻率之變化反比於溫度，然因DRAM 中電容的儲存中電荷漏電量隨溫度而線性增加，因此第1 圖顯示的特性是理想但非真實的。事實上，當溫度高時， DRAM中儲存資料將因電荷漏電之增加而快速損失；當溫 度低時，儲存中資料因電荷漏電緩慢而得以維持。亦即， 所需之再新時間應以正比於溫度之方式降低。 在一傳統DRAM中，電荷漏電量因再新頻率較長而在高 溫下可大量增加；若爲避免資料損失，電源消耗在低溫下 因無謂的再新動作可巨幅增加。亦即，任何情況下一般皆 希望再新動作正比於溫度降低。 爲解決上述問題，傳統DRAM中可加以一溫度偵檢電路 以達控制一再新週期之目的。 第2圖爲一具有一再新控制區塊之傳統半導體記憶體裝 置，其得依溫度變化而調整一再新週期。 200529230 如圖所示，傳統半導體記憶體裝置包含一溫度偵檢區塊 1 〇、一再新控制器2 0及一記憶核心區塊3 〇。 溫度偵檢區塊1 0接收一高斯訊號A，用以感測傳統記憶 體元件中的溫度變化，並依一感測得溫度選擇性輸出一低 溫訊號T L及一高溫訊號T Η之一者。依該溫度偵檢區塊！ 〇 之一輸出訊號’再新控制器2 0輸出一再新參考訊號Re f至 I己憶核心區塊3 0，其中該具複數個單元胞之記憶核心區塊 3 0在該再新參考訊號Re f產生後執行一再新動作。 第3圖爲第1圖中溫度偵檢區塊1〇之示意圖。 如圖所示，溫度偵檢區塊1 〇包含一第一延遲區塊11、 一第二延遲區塊12及一訊號產生區塊13. 詳而言之，第一延遲區塊1 1係由複數個反相器組成，而 第二延遲區塊12具有複數個反相器及電阻對。因此，第一 延遲區塊1 1不因時間變化而長於或短於第二延遲區塊1 2 之延遲値。亦即，第一延遲區塊11之延遲値較第二延遲區 塊1 2之延遲値易於波動。 根據感測得之溫度，第一及第二延遲區塊1 1及1 2分別 產生第一及第二反射訊號TSD及TISD予訊號產生區塊13 ，其中訊號產生區塊1 3之動作將配合第4A圖及第4B圖詳 述於下。 第4A圖及第4B圖爲用以說明第3圖之溫度偵檢區塊10 之動作的波形圖。 首先，高斯訊號A輸入至溫度偵測區塊1 〇。如第4 A圖 所示，若第一反射訊號T S D處於高邏輯準位狀態、而第二 200529230 反射訊號TISD處於低邏輯準位狀態，則高溫訊號ΤΗ爲高 邏輯準位狀態。詳而言之，第一延遲區塊11之延遲値在高 溫時小於第二延遲區塊1 2者。亦即，在高斯訊號Α變成高 邏輯準位狀態時，第一反射訊號TSD快於第二反射訊號 TISD變成高邏輯準位狀態。因此，若傳統記憶體裝置溫度 高時，高溫訊號TH在第一反射訊號TSD爲高邏輯準位狀 態且第二反射訊號TISD爲低邏輯準位狀態時爲高邏輯準位 狀態。 而在低溫時，溫度偵檢區塊1 0輸出高邏輯準位狀態之低 溫訊號至再新控制器20。請參閱第4B圖，若第一反射訊 號TSD爲低邏輯準位訊號，且第二反射訊號TISD爲高邏 輯準位狀態，則低溫訊號TL爲高邏輯準位狀態。詳而言之 ，第二延遲區塊12在低溫時的延遲値小於第一延遲區塊11 者。亦即，在高斯訊號A變成高邏輯準位狀態後，第一反 射訊號TSD在低溫時慢於第二，反射訊號TISD變成高邏 輯準位狀態。因此，若傳統記憶體元件中溫度低時，低溫 訊號TL爲高邏輯準位狀態。 然而，溫度偵檢區塊1 0可判定溫度係高或低（如上述對 於傳統半導體記憶體裝置之說明），故溫度偵檢區塊1 〇輸 出之第一及第二反射訊號TL及TH具有三模式··第一爲（0,0) ，即TH-低準位及TL-低準位；第二爲（0，1)，即TH-低準位 及TL_高準位；第三爲（1，0)，即TH-高準位及TL-低準位。 因此，再新控制器20可調整三模式中的再新動作，即再 新控制器20不能在一微小溫度變動後控制再新動作。 200529230 此外，第一及第二反射訊號ΤΗ及TL爲一操作速度差所 決定，即爲溫度變動後造成之電阻及反相器間之一延遲量 差所決定。因操作速度差係於約3 0至5 0度之溫度變動程 度時真正顯現出來，因此再新動作不能爲再新控制器20精 細準確地控制。 另一方面，傳統半導體記憶體裝置一般用於正常溫度下 ，即用於一預定溫度變動範圍內。此處，再新控制器2 0依 溫度偵檢區塊1 〇偵測得之溫度變動而控制再新動作，因此 若上述溫度偵檢區塊10不同感測一溫度變動，那麼再新控 制器2 0控制之再新動作不受改變，如再新週期不受改變。 總之，雖爲降低電源之消耗，在溫度變化之後仍不可能消 除不需要的再新動作。此外，由於溫度偵檢區塊10效率不 佳，因此傳統半導體記憶體裝置之尺寸增大。 【發明內容】 鑑於上述，本發明之一目的即在於提供一種依一溫度變 動而有最適再新週期之半導體記憶體裝置，用以降低功率 消耗。 在本發明之一態樣中，提出者一種控制一半導體記憶體 裝置中一再新週期的設備，其包含一溫度偵檢控制器、一 溫度偵檢區塊、一類比至數位轉換器及一再新控制器，其 中該溫度偵檢器用以產生一偵檢控制訊號及一轉換控制訊 號；該溫度偵檢區塊爲該偵檢控制訊號所致能，用以在一 溫度變化後產生一類比偵檢電壓；該其類比至數位轉換器 爲該轉換控制訊號所致能，用以轉換該類比偵檢電壓成一數 200529230 位控制碼；而該再新控制器用以依該數位控制碼產生一再 新週期控制訊號，用以控制該再新週期。 在本發明之另一態樣中，提出者爲在一溫度變動後用以 控制一再新週期之方法，其包含下列步驟：（a)執行一再新 動作’在一具有一第一時間區間之再新控制訊號執行之；（b) 感測一溫度並依該經感測得溫度產生一類比電壓；（C)轉換 該類比電壓成一 N位元數位控制碼；（d)改變該再新控制訊 號之一第二時間區間，在該N位元數位控制碼產生後改變 之；及（e)執行該再新動作，在該具有該第二時間區間之再 新控制訊號產生後執行之。 【實施方式】 以下將配合圖式詳細說明本發明之一可於半導體記憶體 裝置中控制一再新週期之設備。 第5圖爲本發明中控制一半導體記憶體裝置之一再新週 期的一再新週期控制區塊圖。 如圖所示，半導體記憶體裝置包含一再新週期控制區塊 及一記憶核心區塊5 0 0，其中前者具有一溫度偵檢區塊1 0 0 、一類比至數位轉換器200、一溫度偵檢控制器3 00及一再 新控制器400。 溫度偵檢區塊1 〇〇爲一偵檢控制訊號Sen所致能，並在 半導體記憶體裝置中一溫度變動後產生一類比偵檢電壓 Vtemp。類比至數位轉換器200爲一轉換控制訊號ADCen 所致能，其將類比偵檢電壓Vtemp轉換成一數位控制碼， 因此輸出數位控制碼至再新控制器400，其並輸出回授高電 200529230 壓及低電壓Vd_f及Vu_f至溫度偵檢區塊1 〇〇，其中該數位 控制碼爲8位元格式。再新控制器400接收類比至數位轉 換器2 0 0輸出之數位控制碼，並依數位控制碼產生一再新 週期控制訊號Ref，以控制半導體記憶體裝置之再新週期。 偵檢控制訊號Sen及轉換控制訊號ADCen自溫度偵檢控 制器300輸出。詳而言之，溫度偵檢控制器300輸出一偵 檢控制訊號Sen至溫度偵檢區塊100。偵檢控制訊號Sen爲 一種脈波，其發出期間由周圍條件所決定，如電源、溫度 、壓力、製造方法、所用應用程式等。此外，偵檢控制訊 號Sen在每一發出期間內一預定工作期間受致動。 第一預定工作期間應長至足以使溫度偵檢區塊1 00能檢 核半導體記憶體裝置中的溫度。此外，偵檢控制訊號Sen 之發出期間依溫度偵檢區塊1 00感測半導體記憶裝置中溫 度之頻率而定。 再者，溫度感測控制器300輸出轉換控制訊號ADCen至 類比至數位轉換器200，該轉換控制訊號ADCen致能該類 比至數位轉換器200，以轉換類比溫度電壓Vtemp成數位 控制碼。 第6圖爲說明第5圖中再新週期控制區塊之波形圖。 如圖所示，半導體記憶體裝置在該再新週期控制訊號ref 產生後執行一再新動作，其中假設半導體記憶體裝置有16k 再新週期，該16k再新週期一般爲128微秒。該偵檢控制 訊號Sen係在16K再新週期之1微秒，該1微秒之致動偵 檢控制訊號Sen工作期間足以使溫度偵檢區塊1 00感測半 -11- 200529230 導體記憶體裝置的溫度。此外，在半導體記憶裝置中16k 再新週期中，其溫度變動通常低於1 °C。 因此，若溫度偵檢區塊1 00僅致能1微秒，使用溫度偵 檢區塊1 00之半導體記憶體裝置可降低功率消耗量。此外 ，爲降低功率消耗，類比至數位轉換器2 0 0僅致能以接收 類比溫度電壓vtemp，並轉換類比溫度電壓Vtemp成數位 控制碼。 第7圖爲說明第5圖中溫度偵檢區塊100之電路示意圖 〇 如圖所示，溫度偵檢區塊100包含一參考電壓產生器110 、一偏壓產生器120、一偵檢訊號產生器130及一致能區塊 160 〇 參考電壓產生器110用以輸出一參考電壓Vref，該電壓 Vref在溫度及製程變動時具有固定位準，因利用一雙載子 電晶體之射極及基極間接面特性及熱電壓特性如VT = kT/q ，於偏壓產生器120中之故。偏壓產生器120產生一偏壓 Vbias及一偏移電壓Vos，用以當作在類比至數位轉換器200 中轉換類比溫度電壓Vtemp成數位控制碼之參考値。偵檢 訊號產生器130耦接至參考電壓產生器，用以產生類比溫 度電壓Vtemp。致能區塊160用以在偵檢控制訊號Sen產 生後致能該偏壓產生器120、該偵檢訊號產生器130及參考 電壓產生器110。該致能區塊160具有一第四MOS電晶體 MP4，該電晶體MP4則具有源極、閘極及汲極，其中該源 極耦接至一電源電壓VDD，該閘極接收該偵檢控制訊號Sen 200529230 ，而該汲極用以輸出一操作電壓Vop至偏壓產生器120、 偵檢訊號產生器130及參考電壓產生器110。 再者，第5圖中溫度偵檢區塊100更包含一起始電路140 ，用以輸出參考電壓Vref至參考電壓產生器110及一偏壓 產生器150，用以提供一 op_amP偏壓Vb至溫度偵檢區塊 100中的每一運算放大器，如op_ampl等。 請配合第7圖並參閱以下對偏壓產生器1 20、偵檢訊號 產生器130及參考電壓產生器110之詳細描述。 首先，參考電壓產生器110包含第一及第二雙載子電晶 體Q1及Q2、第一至第三電阻R1至R3、一第二M0S電晶 體MP2及一第一運算放大器op_ampl。 如第7圖所示，第二MOS電晶體MP2有一源極、一閘極 及一汲極，其中該源極接收操作電壓Vop，而該汲極接收 該起始電路140輸出之參考電壓Vref。第二M0S電晶體MP2 之汲極耦接至第二及第三電阻R2及R3之每一側。第二電 阻R2之另一側耦接至第一電阻R1之一側，第一運算放大 器op_ampl之輸入端耦接至第二及第三電阻R2及R3之另 一側，其輸出端則耦接至第二M0S電晶體MP2之閘極。第 一雙載子電晶體Q1具有一射極、一基極及一集極，其中該 射極耦接至第三電阻R3之另一側，而該基極與該集極相接 並連接至一地電壓VSS。該第二雙載子電晶體Q2具有一射 極、一基極及一集極，其中該射極耦接至該第一電阻之另 一側及該基極與該集極相接連接至地電壓VSS。 偵檢訊號產生器130包含一第三M0S電晶體MP3、一第 200529230 二運算放大器〇P —amP2及第四與第五電阻R4及R5，其中 第三電晶體有一源極、一閘極及一汲極，該源極接收操作 電壓Vop;該第二運算放大器op_amp2接收二電壓，其中 一電壓爲第一電阻R1及參考電壓產生器11〇中第二雙載子 電晶體之間提供者’另一電壓則爲爲第四及第五電阻R4及 R5之間提供者’其輸出端則耦接至第三M0S電晶體MP3 之閘極。第五電阻R5之一側耦接至該第三M0S電晶體MP3 之汲極及另一側耦接至第四電阻R4之一側，第四電阻另一 側則耦接至地電壓V S s。 偏壓產生器120包含一第一 M0S電晶體MP1、一電壓切 分區塊121及第三至第五運算放大器〇p_amp3至op_amp5 ，其中電壓切分區塊121具有串接之八個切分電阻Rdl至 Rd8。 第一 M0S電晶體MP1(即一電壓供應者122)具有一源極 、一閘極及一汲極，其中該源極接收操作電壓 V〇P，該汲 極耦接至電壓切分區塊121 °第三運算放大器0P-amP3接 收參考電壓產生器110輸出之參考電壓訊號Vref及電壓切 分區塊121輸出之中間切分電壓 Vm。第三運算放大器 〇p__amp3之一輸出端耦接至第一 M0S電晶體MP1之閘極。 第四運算放大器〇p_amp4接收一上切分電壓 Vu及回授局 電壓Vu_f，藉以輸出偏壓Vbias。第五運算放大器〇p —amp5 接收一下切分電壓Vd及回授低電壓Vd_f，藉以輸出偏移 電壓Vos,其中上、中及下切分電壓Vu，Vm及Vd由電壓 切分區塊1 2 1輸出。就更詳細言之’上切分電壓Vu在第二 -14- 200529230 切分電阻Rd2及第三切分電阻Rd3之間輸出，中切分電壓 Vm在第四切分電阻Rd4及第五切分電阻Rd5之間輸出， 而下切分電壓Vd在第七切分電阻Rd7及第八切分電阻Rd8 之間輸出。 第8圖爲第7圖中偏壓產生器150的電路示意圖。 如圖所示，偏壓產生器150包含複數個MOS電晶體，親 接於操作電壓Vop及地電壓VSS之間，以產生一 op_amp 偏壓 Vb，以操作該第一至第五運算放大器op_ampl至 op_amp 5 〇 第9圖爲第7圖中起始區塊140之電路圖。 如圖所示，起始區塊140包含複數個M0S電晶體。在操 作電壓Vop提供之後，起始區塊140產生超過一預定電壓 準位之參考電壓Vref ;亦即，起始區塊140用以增加參考 電壓Vref至超過該預定電壓位準，以避免參考電壓產生器 1 1 〇可能產生的錯誤。 舉例而言，若參考電壓產生器110中兩地電壓輸入至第 一運算放大器〇P_ampl中，則第一運算放大器〇P_ampl之 一輸出不改變，因此參考電壓產生器發生不能再操作的錯 誤。此外，錯誤亦發生在操作電壓Vop經提供後兩輸入第 一運算放大器〇p_ampl之電壓有相同地電壓位準之時。因 此，參考電壓Vref之當提供至參考電壓產生器110者應超 過預定電壓位準。在一參考偏壓訊號Vrefbi as產生後起始 電路140不被致能，其中訊號Vrefbias即第一運算放大器 之輸出電壓。 -15- 200529230 第10圖爲第7圖中第一至第五運算放大器〇P_amPl至 op_amP5每一者的電路示意圖〇 如圖所示，每一運算放大器依op_amp偏壓Vb而致動， 並接收兩輸入電壓IN-及IN+，用以在該二輸入電壓IN-及 IN +之間產生一壓差後輸出一輸出電壓OUT。 第1 1圖爲說明第7圖中溫度偵檢區塊1 00之動作的波形 圖。以下，將詳細說明者爲溫度偵檢區塊1 00，請配合第7 圖至第11圖之圖式說明詳閱之。 首先，參考電壓產生器110產生參考電壓Vref，該訊號 · 不經過製造過程、溫度變動及操作電壓，即參考電壓Vref 之電壓位準幾乎不隨製造過程、溫度變動及操作電壓而改 變 〇 若操作電壓Vop供應至起始電路140，則參考電壓Vref 增至一預定電壓位準。接著，第一運算放大器op_ampl輸 出參考偏壓訊號Vrefbias至第二M0S電晶體MP2之閘極 及起始電路140。若第二M0S電晶體MP2導通，則一電流 送至第一至第三電阻R1至R3。 · 參考偏壓訊號Vrefbias之電壓位準根據兩輸入電壓而決 定。接著，參考偏壓訊號Vrefbias所控制之第二M0S電晶 體MP 2由第一運算放大器〇p_ amp 1輸出，其控制流經第一 至第三電阻R1至R3之一第一電流。若第一運算放大器 op_ampl接收兩相同的輸入電壓，則第二M0S電晶體MP2 被關閉，而參考電壓Vref之電壓位準不再改變。 以下將詳細說明第一運算放大器〇 p _ a m p 1接收兩相同輸 -16 - 200529230 入電壓時不受以溫度變動之參考電壓Vref的產生方式，其 中參考電壓Vref的電壓位準以下列方程式計算之。 首先，流經第一或第二雙載子電晶體Q1及Q2之電流量 可定義如方程式1 : 1 = 1严 (方程式1 ) 其中VT爲一熱計量電壓。 此外，熱計量電壓VT定義作kT/q，其中k爲波茲曼常 數，q爲電荷量，而T爲絕對溫度。 若第一運算放大器〇p_amp之兩輸入電壓具有相同電壓位 準，則一流經第一電阻R1之電流定義作方程式2 : I = (Vbel-Vbe2)/R\ (方程式 2) 另一方面，若第一及第二雙載子電晶體Q1及Q2之比爲 N : 1 (N爲一正常數），則每一流經第一及第二雙載子電晶體 Q 1及Q2之電流定義作方程式3 : IQ'二 I 产/vr， IQ2=Nxl/^lirr (方程式 3) 此處假設第一運算放大器〇P_amp之兩輸入電壓之電壓位 準相同，即 /0xi?3 = /02xJ?2或/0//02=7?2/7?3，故兩基極相對 於射極電壓 Vbel及Vbe2定義作方程式4 : Vhe]-Vbe2=VTxln(NxR2/R3) (方程式 4) 接著，參考電壓Vref定義作方程式5 :
Vref = VbeX + (R2 /R\)xVTx \n(N x R2 / R3) (方程式 5) 方程式5中，Vbel反比於溫度，且比例常數約爲-2.1 mV/t ，但 VT有一正比例常數；亦即，若（i?2/i?l)xln(Wxi?2//?3)受適 當控制時，參考電壓Vref可在溫度變動條件下具有一恆定 -17- 200529230 電壓。 另一方面，偵檢訊號產生器1 3 0接收第二雙載子電晶Q2 之射極與基極間電壓Vbe2，並放大該Vbe2以一預定增益。 由於射極與基極間電壓Vbe22比例常數太小（如-2.1)，因此 難以精細正確地在不放大射極至基極間電壓¥^2的條件下 偵檢溫度變化。 請參閱第7圖，在將電壓Vop送至偵檢訊號產生器後， 射極與基極間電壓Vbe2被放大（i?4 + 7?5)/i?4倍。因此，類比溫 度電壓Vtemp定義作方程式6 :
Vtemp = {Vbe2lRA)x{RA + R5) (方程式 6) 同時，在以一預定之第四與第五電阻比放大類比溫度電 壓Vtemp時，操作電壓Vop使用其中。爲以一最小操作電 壓（如低於1.6V)最大化對溫度之敏感度，此時第五與第四 電阻R5與R4之比設爲約2.0 1 3 : 1。亦即，在本例中類比溫 度電壓Vtemp之比例常數約爲-4.2 5m V/°C ;即當溫度改變 1°C時，類比溫度電壓 Vtemp降低-4.25mV ;當溫度上升， 類比溫度電壓Vtemp下降。 同時，偏壓產生器120接收參考電壓Vref，並產生該上 及下切分電壓Vu及Vd。接著，偏壓產生器120比較該上 切分電壓Vu及該回授高電壓Vu_f，以補償及輸出偏移電 壓Vbias。此處自偏壓產生器120中電壓切分區塊121輸出 之上及下切分電壓Vu及Vd分別代表一最小溫度（即約 -l〇°C)—最大溫度（即約11〇 °C)，其溫度可由溫度偵檢區塊 1 0 0偵檢之。 200529230 此外，在偵檢控制訊號Sen產生後，致能區塊1 60提供 操作電壓Vop至偏壓產生器120、偵檢訊號產生器130及 參考電壓產生器11〇。 請參閱第1 1圖，溫度愈增高時，類比溫度電壓vtemp愈 降低。此外，電壓切分區塊121輸出之上及下切分電壓Vu 及Vd之電壓位準分別爲約1.37V及約8 3 0mV，其皆不受溫 度變動的影響。然而，爲在上、下切分電壓Vu及Vd皆產 生後產生偏壓Vbias及偏移電壓Vos，此時偏壓產生器120 接收類比至數位轉換器200輸出之回授高及低電壓Vu_f及 Vd_f。 如上所述，溫度偵檢區塊1 00除輸出類比溫度偵檢電壓 外亦輸出偏壓Vbias及偏移電壓Vos至類比至數位轉換器 2 00，其中類比溫度偵檢電壓Vtemp相對於溫度變動較不敏 感。爲克服上述類比溫度偵檢電壓Vtemp之缺點，溫度偵 檢區塊100接收回授高電壓Vu_f，並在比較回授高電壓Vu_f 及高切分電壓Vu後輸出偏壓Vbias。同時，溫度偵檢區塊 100接收回授低電壓Vd__f，並在比較回授低電壓Vd_f及低 切分電壓VD後輸出偏移電壓Vos。因爲溫度偵檢區塊100 永遠產生各具有新加補償位準之偏壓Vbias及偏移電壓Vos ，因此類比至數位轉換器200可更正確在獲得經感測得溫 度後將類比溫度偵檢電壓Vtemp轉換成8位元數位控制碼 〇 第12圖爲第5圖中類比至數位轉換器200之方塊圖。 如圖所示，類比至數位轉換器200包含一電壓比較器250 200529230 、一二進位8位元計數器220、一碼轉換器230、一哑（dummy) 轉換器240及一數位至類比轉換區塊210。 電壓比較器25 0用以比較類比溫度偵檢電壓Vtemp及一 溫度範圍電壓Vin，該比較結果供二進位8位元計數器220 調整數位控制碼。此處，數位控制碼之6位元碼輸入至碼 轉換器230，而其餘兩碼則輸入至啞轉換器240。接著，碼 轉換器230將該6位元碼轉換成一熱計量碼。如圖所示， 熱計量碼爲64位元。此外，在將該6位元碼轉換成碼轉換 器230中熱計量碼期間，啞轉換器240接收該2位元位碼 ，並將之延遲以一預定時間，藉以輸出一 2位元啞數位碼 L1及L2。熱計量碼及2位元啞數位碼輸入至數位至類比轉 換轉換區塊210中，並被轉換成溫度範圍電壓Vin、回授高 電壓Vu_f及回授低電壓Vd_f。 請參閱第12圖，數位至類比轉換區塊210包含一區域數 位至類比轉換器211、一二進位數位至類比轉換器212、一 第一啞偏移胞213、一主負載區塊214、一啞主負載區塊215 及一啞偏移負載區塊216。 區域數位至類比轉換器211接收碼轉換器23 0輸出之熱 計量碼，並產生一第一類比電流la 1及一第一啞類比電流lb 1 。二進位數位至類比轉換器212接收該2位元啞數位碼L1 及L2，並產生一第一類比電流Ia2及一第二粗類比電流Ib2 。此處，第一及第二類比電流la 1及Ia2輸入至主負載區塊 214，並轉換成溫度範圍電壓Vin;第一及第二喷類比電流 Ibl及lb 2則輸入至啞主負載區塊215，並轉換成回授高電 200529230 壓 Vu_f。 此外，第一啞偏移胞213在該偏移電壓Vos產生後產生 一啞偏移電流Ic。接著，啞偏移負載區塊216依啞偏移電 流Ic產生回授低電壓Vd_f。 此外，第1 2圖顯示類比至數位轉換器2 0 0更包含一脈波 產生器280、一延遲區塊290及一暫存器270。 脈波產生器280產生一控制脈波，用以決定電壓比較器 2 5 0之操作期間。以第1 2圖之例而言，其控制脈波頻率爲 10 MHz。此外，脈波產生器2 80爲轉換控制訊號ADCen所 致能，並自第5圖中溫度偵檢控制器3 0 0輸出。 延遲區塊290用以延遲控制脈波以一預定時間，即延遲 直到電壓比較器2 5 0依進入二進位8位元計數器220之比 較結果輸出一往上計數訊號CNT_UP及一往下計數訊號 CNT_DN。 暫存益270用以問鎖一^進位8位兀計數器220輸出之熱 計量碼。 第13圖爲第12圖中數位至類比轉換區塊210內區域數 位至類比轉換器2 1 1方塊圖。 如圖所示，區域數位至類比轉換器2 1 1包含複數個單元 胞、一偏移胞、複數個啞胞及一第二啞偏移胞，其中單元 胞之數目取決於熱計量碼之位元數；亦即，若熱計量碼爲64 位元，則單元胞數目爲6 4，而啞胞數亦爲6 4，因單元胞數 同於啞胞者之故。 區域數位至類比轉換器2 1 1之每一單元胞用以在熱計量 •21- 200529230 碼之每一位元產生後輸出一預定電流，且每一單元胞在熱 計量碼之每一位元產生後輸出之總電流爲第一類比電流la 1 。此外，二進位數位至類比轉換器2 1 2中一二進位轉換器 接收偏壓Vbias及2位元啞數位碼L1及L2，並輸出第二 類比電流Ia2至主負載區塊214中。因此，由於主負載區 塊214輸出之溫度範圍電壓Viti依偏壓Vbias及偏移電壓 Vos而定，故數位至類比轉換區塊210可正確產生溫度範 圍電壓Vin(如第12圖所示）。 此外，複數個單元胞輸出之總電流量等於複數個啞胞輸 出之總電流量；亦即，雖每一單元胞在熱計量碼之每一位 元（如SW1)產生後輸出·一預定電流至主負載區塊214，但在 偏壓Vbias及偏移電壓Vos提供至數位至類比轉換區塊210 後複數個啞胞仍分別輸出一預定電流至啞主負載區塊215。 因此，啞主負載區塊215接收第二類比電流Ia2(即複數個 胞及第二啞偏移胞輸出之總電流），並可隨後產生回授高電 壓Vu_f，即一對應於最可感測溫度之電壓。此外，二進位 數位至類比轉換器212中一啞二進位轉換器輸出第二類比 電流Ia2至主負載區塊214。因此，由於啞主負載區塊215 輸出之回授高電壓Vu_f依偏壓Vbias及偏移電壓Vos而定 ，故數位至類比轉換區塊210可正確產生回授高電壓Vu_f 〇 再者，第一啞偏移胞212接收偏移電壓Vos，並在接收 得該偏移電壓Vos後輸出一預定電流。接著，啞偏移負載 區塊216可依第一喷偏移胞212輸出之預定電流而正確產 -22- 200529230 生回授低電壓Vd_f。 第14A圖爲第13圖中區域數位至類比轉換器211、主負 載區塊214、啞主負載區塊215、第一啞偏移胞213及啞偏 移負載區塊216之示意圖。 請參閱第14A圖，每一單元胞皆包含兩M OS電晶體（如 ΜΝ1及ΜΝ2)，其中兩MOS電晶體之每一閘極接收熱計量 碼之一位元及偏壓Vbias。與每一單元胞不同的是，每一喷 胞包含兩MOS電晶體，如MN3及MN4 ;其中兩MOS電晶 體之每一閘極接收供應電壓VDD及偏壓Vbias。 偏移胞、第二啞偏移胞及第一啞偏移胞213分別包含一 MOS電晶體，如MN5 ;其中MOS電晶體之閘極耦接至偏 移電壓Vos。 請參閱第14A圖，主負載區塊214、啞主負載區塊215 及啞偏移負載區塊216之每一者皆包含一由兩M0S電晶體 組成之電流鏡。亦即，主負載區塊214鏡射（mirrors)—類 比電流仏=kl + 7α2，並利用一電阻R a產生溫度範圍電壓V i η 。同樣地，啞主負載區塊215及啞偏移負載區塊216分別 鏡射一啞類比電流Λ = Λ1 + /Ζ>2及啞偏移電流Ic，並接著分別 利用一電阻Rb產生回授高電壓Vu_f及利用一電阻Rc產生 回授低電壓。 詳而言之，每一電流鏡之M0S電晶體（如MN8)係爲二極 體連接方式（diode-connected)，而另一 M0S電晶體（如MN9) 具有一閘極、一源極及一汲極，其中該閘極親接至一 M0S 電晶體（如MN8)之閘極，源極耦接至供應電壓，而汲極耦 200529230 接至電阻（如Ra)之一側。電阻（如Ra)之另一側耦接至地電 壓 VSS。 請參閱第1 4B圖，二進位數位至類比轉換器中二進位轉 換器包含複數個MOS電晶體。在三個串接MOS電晶體MN14 至MN16之中，一 MOS電晶體MN14之閘極接收2位元啞 數位碼之一第一位元（如L0)，其它電晶體MN15及MN16 在其閘極接收偏壓Vbias。此外，五個MOS電晶體MN17 至MN21包含於二進位轉換器中。在五個MOS電晶體中， 一 MOS電晶體MN17之閘極耦接至2位元啞數位碼一第二 位元（如L1)，而其它電晶體MN18至MN21之閘極接收偏 壓Vbias。此處，每一組群（即MN14至MN16及MN17至 MN2 1)輸出之電流相加成爲第二類比電流Ia2。 由第14B圖可知，啞二進位轉換器與二進位轉換器之結 構相同，但其啞二進位轉換器之兩MOS電晶體（如MN1 4及 MN 17)之閘極接收供應電壓，此與二進位轉換器不同，因 此啞二進位轉換器之詳細說明於此省略。 第15圖爲一用以說明第12圖中類比轉換區塊210之動 作的波形圖。請參閱第12圖至第1 5圖，數位至類比轉換 區塊210之動作將配合該等圖式詳述如下。 一般而言，數位至類比轉換區塊類型有多種，如雙斜率 、追蹤、快閃、積分三角（sigma-delta)式類比至數位轉換器 等。本發明中，所採用者爲追蹤類比至數位轉換器，医[半 導體元件大小及電源供應器等限制因素之故。 雖然追蹤類比至數位轉換器有頻帶非常窄的缺點，彳旦胃 -24- 200529230 頻和高操作速度在本發明中不那麼關鍵及需要，因溫度在 半導體記憶體裝置中不快速改變之故。高解析度亦有其需 要之可能，此時追蹤類比至數位轉換器爲適用者，因其可 有高解析度，雖然其尺寸小且電源供應不足。 首先’電壓比較器250比較溫度偵檢電壓Vtemp及溫度 範圍電壓Vin，藉以輸出往上計數訊號CNT_UP及往下記 數訊號CNT-DN。此處，電壓比較器25 0爲一種並肩（rail-to-rail)比較器，其可正確比較介於地電壓VSS及供應電壓 VDD間之兩輸入電壓，即溫度偵檢電壓Vtemp及溫度範圍 φ 電壓Vin。此外，溫度偵檢電壓Vtemp在一現有溫度下有 一預定電壓位準，而溫度範圍電壓Vin在一先前溫度下有 一預定電壓位準。此處，溫度範圍電壓Vin可在先前溫度 時被設定，即以暫存器270閂鎖一先前8位元數位控制碼 〇 在往上計數訊號CNT_UP及往下計數訊號CNT_DN自電 壓比較器2 5 0輸出之後，二進位8位元計數器220增加或 減少閂鎖於暫存器270中的該前8位元數位控制碼。 擊 接著，碼轉換器2 3 0接收二進位8位元計數器220輸出 之數位控制碼，並將6位元轉換成熱計量碼；數位控制碼 之另2位元則輸入至啞轉換器240。在碼轉換器23 0中將6 位元碼轉換成熱計量碼的工作期間中，啞轉換器2 4 0接收2 位元碼，並延遲該2位元碼以一預定時間，藉以輸出成爲 一 2位元B亞數位碼L 1及L 2。 第1表格所示爲碼轉換器23 0中一碼轉換之較佳可用實 -25- 200529230 施例，其將一 3位元數位碼轉換成一 7位元熱計量碼。 3位元數位碼 7位元熱計量碼 D3 D2 D1 T7 T6 T5 T4 T3 T2 T1 0 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 1 0 1 0 0 0 0 0 0 1 1 0 1 1 0 0 0 0 1 1 1 1 0 0 0 0 0 1 1 1 1 1 0 1 0 0 1 1 1 1 1 1 1 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 第1表格碼轉換器中之碼轉換
請參閱第12圖，本發明所用之熱計量碼應爲64位元者 ，因碼轉換器接收二進位8位元計數器220輸出之6位元 碼之故。 此處，若依該二進位8位元碼輸出之8位元數位控制碼 被轉換成一類比電壓，則第12圖所示之區域數位至類比轉 換器211將便得複雜，因區域數位至類比轉換器211應包 含多個電路元件之故，如應該包含電晶體以將一數位碼轉 換成一類比電壓。不過，溫度事實上並非快速變化，因此 熱計量碼之一位元在溫度變化後通常是立即改變。因此， 在使用碼轉換器230輸出之熱計量碼時，若二進位8位元 計數器220輸出之6位元數位控制直接轉換成第一類比電 -26- 200529230 壓Ial時，短暫電磁波干擾現象得以避免。 此外，請參閱第1 2圖，二進位8位元計數器2 2 0輸出之 數位控制碼的6位元碼爲熱計量碼轉換轉換成第一類比電 流I a 1，即數位控制碼之2位元碼不利用熱計量碼轉換而轉 換成第二類比電流I a2，此乃本發明利用熱計量碼之優點又 克服計量碼之缺點之故。亦即，本發明得避免短暫電磁波 干擾現象，並使頻寬變寬之故。此外，碼轉換器2 3 0 尺寸 得以縮小。 數位至類比轉換區塊2 1 0中，區域數位至類比轉換器2 1 1 繼續接收64位元熱計量碼，並輸出第一類比電流Ial至主 負載區塊2 1 4 ;數位至類比轉換器2 1 2則接收啞轉換器240 輸出之2位元啞數位碼，並輸出第二類比電流Ia2至主負 載區塊2 1 4。 接著，主負載區塊214在第一及第二類比電流Ial及Ia2 產生後產生溫度範圍電壓Vin，其中溫度範圍電壓Vin並輸 入至電壓比較器2 5 0中。電壓比較器2 5 0比較溫度偵檢電 壓 Vtemp及溫度範圍電壓 Vin，藉以輸出往上計數訊號 CNT-UP及往下計數訊號CNT-DN至二進位8位元計數器220 。若輸出自二進位計數器之8位元數位控制碼改變，暫存 器2 7 0將被更新。 請參閱第5圖，再新控制器400接收二進位8位元計數 器輸出之8位元數位控制碼，以利用再新參考訊號Ref控 制一再新週期。 再者，數位至類比轉換區塊2 1 0中區域數位至類比轉換 -27- 200529230 器211輸出第一啞類比電流Ibl至啞主負載區塊215，而二 進位數位至類比轉換器212輸出第二啞類比電流Ib2至啞 主負載區塊215。接著，啞主負載區塊215產生回授高電壓 Vu_f，其中回授高電壓Vu_f之輸出係依啞類比電流lb(即 Λ = 7Μ + Λ2)爲之。亦即，若所有單元胞都導通（即8位元數位 控制碼具有最大値），則回授高電壓Vu_f同於溫度範圍電 壓Vin，其中回授高電壓Vu_f係用以補償及調整溫度偵檢 區塊100輸出之偏壓Vbias之電壓位準。 此外，區域數位至類比轉換區塊210中，每一啞胞同於 每一單元胞，複數個啞胞及單元胞互相間採用共同的質心 (centroid)方法，即每一啞胞及每一單元胞依序設於水平及 垂直向上。因此，每一輕胞及每一單元胞可分別在偏壓Vbias 產生後產生相同的電流，且不受製程之影響。 再者，啞偏移負載區塊216在第一啞偏移胞213輸出之 啞偏移電流Ic產生後產生回授低電壓Vd_f，其中啞偏移電 流Ic同於一自區域數位至類比轉換器211中第二啞偏移胞 輸出之電流。亦即，若啞第一類比電流la 1爲0時（即所有 單元胞均關閉時），啞偏移電流Ic同於類比電流la。因此 ，回授低電壓Vd_f可處理二進位8位元計數器輸出之最小 數位控制碼（即最小可感測溫度），其可輸入至溫度偵檢區 塊100，並用以補償及調整偏移電壓Vos。 如上所述，本發明中類比至數位轉換器200使用溫度偵 檢區塊200輸出之偏壓Vbias及偏移電壓Vos以將溫度偵 檢電壓Vtemp轉換成數位控制碼，並使用回授高電壓Vu_f -28- 200529230 及回授低電壓Vd_f補償及調整偏壓Vbias及偏移電壓Vos ;因此，雖溫度偵檢電壓Vtemp有製程及供應電源之影響 ，但類比至數位轉換器2 0 0輸出之數位控制碼可正確反應 出溫度的變動。 一般而言，爲在接收供應電源時輸出恆定偏壓及電流， 半導體元件此使用一電流鏡。更詳而言之’爲獲得一大增 益，電流鏡之電路型式採用串接或三級串接者。然而，由 於送至半導體元件之供應電源非常低，且每一用於半導體 元件之電壓的臨界値相對較高’因此半導體元件中難以使 用串接或三級串接型式電路。此外，串接或三級串接形式 電路可能會有錯誤，如數位控制碼及經感測得溫度間會有 不同，此乃因串接三級串接型式電路會受半導體記憶體裝 置之電流變動之影響，如溫度偵檢區塊1 00及類比至數位 轉換器200間之電流變動，其中該等電流變動係爲製造條 件上的差異所致。 因此，本發明使用一回授偏壓電流，其中由溫度偵檢區 塊100輸出之回授高電壓Vi!_f及回授低電壓Vd_f用以補 償及調整類比至數位轉換器200之偏壓Vbias及偏移電壓 Vos。由於該回授偏壓電路之故，本發明可獲得正確反應出 經感測得溫度之數位控制碼，且無製程條件及供應電源之 影響。 亦即，若本發明中再新週期係依數位控制碼控制，則半 導體記憶裝置可大幅降低功率消耗量，此乃因數位控制碼 正確反應出經感測得溫度之故。 -29- 200529230 請續參閱第1 5圖，其中假設再新動作之一週期爲2 5 6毫 秒，此時溫度偵檢區塊1 〇〇在一預定短時間區間內受致能 。如上所述，致能區塊160在偵檢控制訊號Sen之後在一 第一時間U時供應操作電壓V〇P予參考電壓產生器11〇、 偏壓產生器120及偵檢訊號產生器130。 接著，參考電壓產生器110在一第二時間tl時輸出參考 電壓Vref至偵檢訊號產生器130，而偏壓產生器120則產 生上及下切分電壓Vu及Vd。在類比至數位轉換器200中 ，電壓比較器25 0開始比較溫度偵檢電壓Vtemp與溫度範 書 圍電壓Vin，並續而比較溫度偵檢電壓Vtemp與溫度範圍 電壓Vin，直至溫度偵檢電壓Vtemp之電壓位準同於溫度 範圍電壓V i η止。 在溫度偵檢電壓Vtemp之電壓位準同於溫度範圍電壓Vin 之一第三時間t2時，再新控制器400在暫存器270閂鎖之 數位控制碼產生後調整一再新週期。接著，在控制該再新 週期後，類比至數位轉換器200被反致能。 第1 6圖爲本發明之模擬結果圖。 Φ 如圖所示，圖中一線A顯示溫度變動後之再新週期變動 ’圖中一線B則說明一依一電流周圍溫度所得之熱計量偵 檢溫度，即溫度偵檢區塊1 00所感測得之溫度。 請參閱第1 6圖，本發明中溫度檢偵檢區塊1 〇 〇可感測之 溫度範圍介於約- l〇°C至約1 1(TC之間。同時，上切分電壓Vu 及下切分電壓Vd依電流周圍溫度而改變約3.1 mV。
在致能溫度偵檢區塊1 0 0之期間，平均使用電流爲1 / 5 m A -30- 200529230 ，且在供應電壓介於約1 · 6 V至約3 . 3 V時，溫度計量偵檢 溫度有一誤差範圍，該誤差範圍在製程中最後爲1.4 °C。因 此，雖然溫度偵檢區塊1 〇〇中運算放大器（如〇p_amp 1 )需有 一偏移電壓（即一約10mV之最大値）及一直流偏移電壓（如 一約20mV之最大値）以供產生一臨界電壓，本發明之溫度 偵檢區塊1 〇〇可偵檢得電流周圍溫度，且測得溫度之最大 誤差範圍爲5 °C。 最後較諸習用技術而言，本發明可更正確偵檢得電流周 圍溫度，且再新週期得更進一步最適化。因此，本發明較 諸習用技術可更巨幅降低功率消耗量。 第1 7圖所示爲本發明另一溫度偵檢區塊1 0 0 ’實施例之方 塊圖。 如圖所示，溫度偵檢區塊1 00 ’類似於第7圖中的溫度偵 檢區塊1〇〇，但區塊100’包含兩NPN雙載子電晶體Q3及 Q 4。此處並未詳述溫度偵檢區塊1 〇 〇 ’之動作及結構，因濫 度偵檢區塊100及100’兩者相同之故，但每一溫度偵檢區 塊中所用之雙載子電晶體之類型除外。 故如上所述，本發明之再新週期依溫度變動而有其最適 再新週期，也因此經常性執行不需要之再新動作所致之功 率消耗得巨幅降低。 更詳而言之，本發明之半導體記憶體裝置可降低功率消 耗，因半導體記憶體裝置在導通時必定需要執行再新動作 〇 本申請案包含與申請日爲2004年2月19日之韓國申請 200529230 案2 00 4-1 1063內相關之標的（subject matter)，該申請 案之所有內容引入本案中作爲本案之參考內容。 本發明已以數個特定實施例描述於上，熟習該項技術者 得在不脫本發明精神及範圍的條件下加以改變或修改，本 發明之精神及範圍定義如後附之申請專利範圍中。 【圖式簡單說明】 在詳閱下述較佳實施例及圖式說明後，本發明之上述及 其它目的與特徵將更爲凸顯易懂，其中： 第1圖爲半導體記憶體裝置之一再新時間與溫度之關係 特性圖； 第2圖爲一具有一再新控制區塊之傳統半導體記憶體裝 置，其用以依一溫度變動而調整一再新週期； 第3圖爲第1圖之溫度偵檢區塊之示意說明圖； 第4A圖及第4B圖爲說明第3圖中溫度偵檢區塊之動作 的波形圖； 第5圖爲本發明之半導體記憶體裝置中一再新週期控制 區塊之方塊圖； 第6圖爲說明第5圖中再新週期控制區塊之動作的波形 圖； 第7圖爲第5圖中溫度偵檢區塊之電路示意圖； 第8圖爲第7圖中一偏壓產生器之電路示意圖； 第9圖爲第7圖中一起始區塊之電路示意圖； 第1〇圖爲第7圖中第一至第十五運算放大器之每一者的 電路不意圖； -32- 200529230 第1 1圖爲說明第7圖中溫度偵檢區塊之動作的波形圖； 第12圖爲說明第5圖中一類比至數位轉換器之方塊圖； 第13圖爲說明第12圖中數位至類比轉換區塊中一區域 數位至類比轉換器之方塊圖； 第14A圖爲一說明第13圖中一主負載區塊；一啞主負載 區塊、一第一偏移胞及一啞偏移負載區塊之示意圖； 第14B圖爲說明第13圖中一二進位數位至類比轉換器之 示意圖；
第15圖爲說明第12圖中數位至類比轉換區塊之動作的 波形圖； 第16圖爲說明本發明之一模擬結果之圖；及 第17圖爲本發明另一溫度偵檢區塊實施例之方塊圖。
元件符 號說 明 10 溫 度 偵 檢 區 塊 11 第 —* 延 遲 1ϊ±ί 塊 12 第 二 延 遲 is Lrf-r 塊 13 訊 號 產 生 1E 塊 20 再 新 控 制 器 100 溫 度 偵 檢 is 塊 100’ 溫 度 偵 檢 區 塊 110 參 考 電 壓 產 生 器 120 偏 壓 產 生 器 130 偵 檢 訊 號 產 生 器 140 起 始 電 路 33- 200529230 1 50 偏 壓 產 160 致 能 丨品 200 類 比 至 2 10 數 位 至 2 11 1¾ 域 數 2 12 數 位 至 2 13 第 一 啞 214 主 負 載 215 啞 主 負 2 16 啞 偏 移 220 二 進 位 230 碼 轉 換 240 啞 轉 換 250 電 壓 比 270 暫 存 器 280 脈 波 產 290 延 遲 區 300 溫 度 偵 400 再 新 控 500 記 憶 核 生器 塊 數位轉換器 類比轉換區塊 位至類比轉換器 類比轉換器 偏移胞 區塊 載區塊 負載區塊 8位元計數器 器 器 較器 生器 r.rfn 塊 檢控制器 制器 心區塊
-34-

Claims (1)

  1. 200529230 Λ 十、申請專利範圍： 1. 一種控制一半導體記憶體裝置中一再新週期之設備，其 包含： 一溫度偵檢控制器，用以產生一偵檢控制訊號及一 轉換控制訊號； 一溫度偵檢區塊，爲該偵檢控制訊號所致能，用以 在一溫度變動後產生一類比偵檢電壓； 一類比至數位轉換器，爲該轉換控制訊號所致能， 用以轉換該類比偵檢電壓成一數位控制碼；及 # 一再新控制器，用以依該數位控制碼產生一再新週 期控制訊號，以控制該再新週期。 2. 如申請專利範圍第1項所述之設備，其中該偵檢控制訊 號在一第一預定工作期間被致動用以感測該半導體記憶 體裝置中之一溫度，其中該第一預定工作期間爲一周圍 條件或一使用者決定。 3 ·如申請專利範圍第1項所述之設備，其中該溫度偵檢區 塊輸出一偏壓及一偏移電壓至該類比至數位轉換器，其 β 中該偏壓及該偏移電壓被當作參考値，用以在該類比至 數位轉換器中轉換該類比偵測電壓成該數位控制碼。 4·如申請專利範圍第3項所述之設備，其中該類比至數位 轉換器使用一碼轉換方式轉換該數位控制碼之預定位元 成一熱計量碼，該數位控制碼之其它位元則轉換成一二 進位碼。 5 ·如申請專利範圍第4項所述之設備，其中該類比至數位 -35- 200529230 轉換器在一最大可感測溫度產生後輸出一回授高電壓至 該溫度偵檢區塊，並在一最小可感測溫度產生後輸出一 回授低電壓至該溫度感測區塊。 6 .如申請專利範圍第5項所述之設備，其中該溫度偵檢區 塊產生該偏壓及該偏移電壓，其中該偏壓依該回授高電 壓而受調整，該偏移電壓則依該回授低電壓而受調整。 7. 如申請專利範圍第1項所述之設備，其中該溫度偵檢區 塊包含： 一參考電壓產生器，用以產生一參考電壓，且該參 考電壓在一溫度變動及一製程變動時仍有一固定位準， 且係藉由一雙載子電晶體之一射極及一基極間之一接面 特性而維持該固定位準； 一偏壓產生器，用以產生一偏壓及一偏移電壓，且 該偏壓及偏移電壓被當作參考値，用以在該類比至數位 轉換器中轉換該類比溫度電壓成該數位控制碼； 一偵檢訊號產生器，用以產生該類比溫度電壓，並 係藉由放大一自該參考電壓產生器輸入之電壓產生之； 及 一致能區塊，用以在該偵檢控制訊號產生後致能該 偏壓產生器、該偵檢訊號產生器及該參考電壓產生器。 8. 如申請專利範圍第7項所述之設備，其中該偏壓產生器 產生之該偏壓係依一回授高電壓而受調整，而該偏移電 壓係依一回授低電壓而受調整，其中該回授高電壓及回 授低電壓係自該類比至數位轉換器輸入。 -36- 200529230 9 .如申請專利範圍第7項所述之設備，其中該參考電壓產 生器包含： 一第一雙載子電晶體，具有一射極、一基極及一集 極，其中該基極與該集極相接並耦接至一地電壓V S S ; 一第二雙載子電晶體，具有一射極、一基極及一集 極，其中該基極與該集極相接，並耦接至一地電壓VSS f 一第一電阻，耦接至該第二雙載子電晶體之射極； 一第二電阻，耦接至該第一電阻； · 一第三電阻，耦接至該第一雙載子電晶體之射極； 一第一運算放大器，用以接收二輸入電壓，以輸出 一爹考偏壓訊號，其中該一輸入電壓分別自一第一節點 及一第二節點輸入，該第一節點位於該第一及第二電阻 之間，而該第二節點位於該第三電阻及該第一雙載子電 晶體之間；及 一第二MOS電晶體，具有一源極、一閘極及一汲極 ，其中該源極耦接至該致能區塊，而該閘極接收該參考 Φ 偏壓訊號， 其中該參考電壓輸入至一共同節點，該共同節點耦 接至該第二MOS電晶體、該第二電阻及該第三電阻。 I 0 ·如申請專利範圍第9項所述之設備，其中該溫度偵檢區 塊更包括一起始電路，用以增加該參考電壓之電壓位準 超過預定位準。 II .如申請專利範圍第9項所述之設備，其中該偵檢訊號產 -37- 200529230 * 生器包含： 一*第四電阻’親接至該地， 一第三Μ Ο S電晶體，具有一源極、一閘極及一汲極 ，其中該源極耦接至該致能區塊； 一第五電阻，耦接於該第四電阻及該第三Μ 0 S電晶 體之汲極之間；及 一第二運算放大器，用以接收二輸入電壓，以輸出 一總電壓至該第三MOS電晶體之閘極，其中該二輸入電 壓分別自一第三節點及一第四節點輸入’該第三節點位 · 於該第一電阻及該第二雙載子電晶體之間，該第四節點 則位於該第四電阻及該第五雙載子電晶體之間。 1 2 .如申請專利範圍第1 1項所述之設備，其中該偏壓產生器 包含： . 一電壓切分區塊，用以產生一中間切分電壓、一上 切分電壓及一下切分電壓； 一電壓供應器，用以供應一電壓至該電壓切分區塊 一第三運算故大器，用以接收該中間切分地壓與參 考電壓以輸出一總訊號至電壓供應器； 一第四運算放大器，用以接收該上切分電壓及該回 授高電壓，以調整該偏壓；及 一第五運算放大器，用以接收該下切分電壓及該回 授低電壓，以調整該偏移電壓。 1 3 ·如申請專利範圍第1 2項所述之設備，其中該電壓供應器 -38- 200529230 * 包含一第一 MOS電晶體，該第一 MOS電晶體具有一源 極、一閘極及一汲極，其中該源極耦接至該致能區塊， 該汲極則耦接至該電壓切分區塊。 14·如申請專利範圍第12項所述之設備，其中該電壓切分區 塊具有複數個電阻，且複數個電阻互相串接。 1 5 ·如申請專利範圍第1 4項所述之設備，其中該致能區塊包 含一第四M0S電晶體，該第四M0S電晶體具有一源極 、一閘極及一汲極，其中該源極耦接至一電源電壓，該 閘極接收該偵檢控制訊號，該汲極用以輸出一操作電壓 φ 至該偏壓產生器、該偵檢訊號產生器及該參考電壓產生 器。 1 6.如申請專利範圍第7項所述之設備，其中該類比至數位 轉換器包含： 一電壓比較器，用以比較該類以溫度偵檢電壓及一 溫度範圍電壓； 一二進位8位元計數器，用以依該電壓比較器之上 述比較結果控制該數位控制訊號； ® 一碼轉換器，用以轉換該數位控制訊號之預定位元 成一熱計量碼； 一啞轉換器，用以轉換該數位控制訊號之其它位元 成一 2位元數位碼；及 一數位至類比轉換區塊，用以接收該熱計量碼及該2 位元數位碼，以輸出該溫度範圍電壓、該回授高電壓及 該回授低電壓。 -39- 200529230 1 7 .如申請專利範圍第1 6項所述之設備，其中該數位至類比 轉換區塊包含： 一區域數位至類比轉換器，用以接收該碼轉換器輸 出之熱計量碼，並產生一第一類比電流及一第一啞類比 電流； 一二進位數位至類比轉換器，用以接收該2位元數 位碼，並產生一第二類比電流及一第二啞類比電流； 一主負載區塊，用以接收該第一與第二類比電流，藉 以輸出該溫度範圍電壓； φ 一啞主負載區塊，用以接收該第一及第二啞類比電 流，以輸出該回授高電壓； 一第一啞偏移胞，用以在該偏移電壓產生後產生一 口亞偏移電流；及 一 B亞偏移負載區塊，用以依該B亞偏移電流產生該回 授低電壓Vd_f。 1 8 ·如申請專利範圍第1 7項所述之設備，其中該第一啞偏移 胞包含一 MOS電晶體，該MOS電晶體具有一閘極，用以 # 接收該偏壓。 1 9.如申請專利範圍第1 6項所述之設備，其中該區域數位至 類比轉換器包含： 複數個單元胞，該等單元胞之每一者用以在該熱計 量碼之每一位元產生後產生一預定電流； 一偏移胞，用以在該偏移電壓產生後產生一偏移電 流； -40- 200529230 複數個啞胞，該等啞胞之每一者用以產生一電流， 且該電流大小同於每一單元胞輸出之預定電流大小；及 一第二啞偏移胞，用以在偏移電壓產生後產生一電 流，且該電流之大小同於該偏移電流之大小， 其中該單元胞數目依該熱計量碼之位元數而定。 2 〇 .如申請專利範圍第1 9項所述之設備，其中該單元胞包含 一切換器，在該熱計量碼之一位元產生後導通；及 一電流源，耦接至該切換器，用以在該偏壓產生後產 生該預定電流。 2 1 .如申請專利範圍第2 0項所述之設備，其中該切換器爲一 Μ Ο S電晶體，具有一閘極，用以接收該熱計量碼之一位 元。 2 2 .如申請專利範圍第1 9項所述之設備，其中該電流源包含 一 MOS電晶體，該MOS電晶體具有一閘極，用以接收 該偏壓。 2 3.如申請專利範圍第19項所述之設備，其中該啞胞包含： 一切換器，具有一 MOS電晶體，且該MOS電晶體 永遠導通；及 一電流源，耦接至該切換器，用以在該偏壓產生後 產生該預定電流’其中該電流源包含一 Μ Ο S電晶體’該 MOS電晶體具有一閘極，用以接收該偏壓。 2 4 .如申請專利範圍第1 9項所述之設備，其中該偏移胞包含 一 MOS電晶體，該MOS電晶體具有一閘極，用以接收 200529230 該偏壓。 2 5 .如申請專利範圍第1 9項所述之設備，其中該偏移胞包含 一 Μ O S電晶體，該Μ Ο S電晶體具有一閘極，用以接收 該偏壓。 2 6 ·如申請專利範圍第1 9項所述之設備，其中該第二啞偏移 胞包含一 MOS電晶體具有一閘極，用以接收該偏壓。 2 7 .如申請專利範圍第1 7項所述之設備，其中該主負載區塊 包含： 一弟一電晶體’具有一聞極、一汲極及一源極，其 中該汲極及該閘極以一二極體連接方式相接，而該源極 接收一供應電壓； 一第二電晶體，具有一閘極、一汲極及一源極，其 中該閘極耦接至該第一電晶體之閘極，該源極則接收一 供應電壓；及 一電阻，耦接至該第二電晶體之汲極， 其中該溫度範圍電壓在該第二電晶體及該電阻之間 輸出。 _ 2 8 ·如申請專利範圍第1 7項所述之設備，其中該啞主負載區 塊包含： 一第一電晶體，具有一閘極、一汲極及一源極，其 中該汲極及閘極以二極體連接方式相接，該源極則接收 一供應電壓； 一第二電晶體，具有一閘極、一汲極及一源極，其 中該閘極耦接至該第一電晶體之閘極，該源極接收一供 -42- 200529230 應電壓；及 一電阻，耦接至該第二電晶體之汲極， 其中該回授高電壓自該第二電晶體及該電阻間輸出 0 29·如申請專利範圍第17項所述之設備，其中該啞偏移負載 區塊包含： 一第一電晶體，具有一閘極、一汲極及一源極，其 中該汲極及閘極以二極體連接方式相接，該源極接收一 供應電壓； · 一弟一電晶體’具有一蘭極、一汲極及一源極，其 中該閘極耦接至該第一電晶體之閘極，該源極接收一供 應電壓；及 一電阻，耦接至該第二電晶體之汲極， 其中該回授低電壓自該第二電晶體及該電阻之間輸 出。 3 0 ·如申請專利範圍第1 6項所述之設備，其中該類比至數位 轉換器更包含一脈波產生器，用以產生一控制脈波，以 ® 決定該電壓比較器之一操作區間。 3 1 ·如申請專利範圍第3 0項所述之設備，其中該類比至數位 轉換器更包含一延遲區塊，用以延遲該控制脈波，直至 該電壓比較器輸出一總訊號至該二進位8位元計數器。 3 2 ·如申請專利範圍第1 6項所述之設備，其中該類比至數位 轉換器更包含一暫存器，用以閂鎖該二進位8位元計數 器輸出之熱計量碼。 -43- 200529230 33 . —種用以在一溫度變動之後控制一再新週期的方法，其 包含下列步驟： (a) 執行一再新動作，在一具有一第一時間區間之再 新控制訊號產生後執行之； (b) 感測一溫度及產生一類比電壓，依該經感測溫度 產生之·， (c) 轉換該類比電壓成一 N位元數位控制碼； (d) 改變該再新控制訊號之第一時間區間成一第二時 間區間，在該N位元數位控制碼產生後改變之；及 (e) 執行該再新動作，在該具有該第二時間區間之再 新控制訊號產生後執行之。 34.如申請專利範圍第33項所述之方法，其中更包含步驟⑴ ，即產生一偏壓及一偏移電壓以轉換該類比電壓成一 N 位元數位控制碼。 3 5·如申請專利範圍第34項所述之方法，其中該步驟（c)包含 下列步驟： (c-Ι)比較該類比電壓及一範圍電壓； (c-2)往上或往下計數該N位元數位控制碼，依該比 較結果計數之； (c-3)轉換該N位元數位控制碼之一 Μ位元成一熱§十 量碼，該Ν位元數位控制碼之其它位元則轉換成一二進 位碼；及 (c-4)轉換該熱計量碼及該二進位碼成該範圍電壓 ，藉使用該偏壓及該偏移電壓轉換之。 -44- 200529230 36. 如申請專利範圍第35項所述之方法，其中更包含下列步 驟： (c-5)轉換該熱計量碼及該二進位碼成一回授高電壓 ，藉利用該偏壓及該偏移電壓； (c-6)產生一回授低電壓，藉使用該偏壓產生之；及 (c-7)補償該偏壓及該偏移電壓，藉使用回授高電壓 及該回授低電壓， 其中該回授高電壓及該回授低電壓分別代表一最大 可感測溫度及一最小可感測溫度。 37. 如申請專利範圍第35項所述之方法，其中更包含步驟 (c-8)，即閂鎖該N位元數位控制碼。 -45-
TW093118418A 2004-02-19 2004-06-25 Semiconductor memory device having optimum refresh cycle according to temperature variation TWI254938B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040011063A KR100666928B1 (ko) 2004-02-19 2004-02-19 온도변화에 따라 최적의 리프레쉬 주기를 가지는 반도체메모리 장치

Publications (2)

Publication Number Publication Date
TW200529230A true TW200529230A (en) 2005-09-01
TWI254938B TWI254938B (en) 2006-05-11

Family

ID=34858752

Family Applications (1)

Application Number Title Priority Date Filing Date
TW093118418A TWI254938B (en) 2004-02-19 2004-06-25 Semiconductor memory device having optimum refresh cycle according to temperature variation

Country Status (4)

Country Link
US (1) US7075847B2 (zh)
JP (1) JP4543785B2 (zh)
KR (1) KR100666928B1 (zh)
TW (1) TWI254938B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI690697B (zh) * 2019-01-29 2020-04-11 華邦電子股份有限公司 溫度感測器的評估方法

Families Citing this family (55)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE60302543D1 (de) * 2003-03-14 2006-01-05 St Microelectronics Srl Fraktional-Phasenregelschleife
US7413342B2 (en) * 2005-02-22 2008-08-19 Micron Technology, Inc. DRAM temperature measurement system
KR100689711B1 (ko) * 2005-08-12 2007-03-08 삼성전자주식회사 온도 센싱 회로 및 그에 따른 온도 센싱 방법
US7679538B2 (en) * 2005-08-12 2010-03-16 Tsang Robin M Current-steering type digital-to-analog converter
KR100666178B1 (ko) * 2005-11-16 2007-01-09 삼성전자주식회사 반도체 장치의 디지털 온도 검출회로
KR100728972B1 (ko) * 2005-12-28 2007-06-15 주식회사 하이닉스반도체 반도체 메모리 장치의 리프레쉬 제어 회로
US7405552B2 (en) * 2006-01-04 2008-07-29 Micron Technology, Inc. Semiconductor temperature sensor with high sensitivity
KR100712545B1 (ko) * 2006-01-11 2007-05-02 삼성전자주식회사 구간별 온도에 따라 온도 코드를 발생하는 온도 센서 및구간별 온도 검출 방법
KR100691374B1 (ko) * 2006-01-20 2007-03-12 삼성전자주식회사 오프셋 데이터의 제어가 용이한 반도체 장치의 디지털 온도검출회로
KR100675014B1 (ko) 2006-02-24 2007-01-29 삼성전자주식회사 온도센서를 위한 전력공급장치
JP2007225477A (ja) * 2006-02-24 2007-09-06 Elpida Memory Inc 温度検出回路、及び、半導体装置
DE102006061753B4 (de) * 2006-04-03 2016-12-01 Hynix Semiconductor Inc. Halbleiterspeichereinheit mit Temperaturfühleinrichtung und deren Betrieb
KR100816690B1 (ko) * 2006-04-13 2008-03-27 주식회사 하이닉스반도체 온도 감지장치를 구비하는 반도체메모리소자
KR100791918B1 (ko) 2006-05-08 2008-01-04 삼성전자주식회사 셀프 보정 기능을 가지는 온도 센서 회로 및 그 방법
KR100776748B1 (ko) * 2006-05-09 2007-11-19 주식회사 하이닉스반도체 반도체 메모리 장치의 리프레쉬 제어 회로 및 방법
KR100846387B1 (ko) * 2006-05-31 2008-07-15 주식회사 하이닉스반도체 반도체 메모리 소자의 온도 정보 출력 장치
KR100810612B1 (ko) * 2006-06-16 2008-03-06 삼성전자주식회사 반도체 메모리 장치 및 이 장치의 리플레시 동작 시 추가기능 수행 방법
EP2080075B1 (en) * 2006-08-16 2011-05-04 ST-Ericsson SA Operating an integrated circuit
JP2008060884A (ja) * 2006-08-31 2008-03-13 Elpida Memory Inc 半導体集積回路
KR100832029B1 (ko) 2006-09-28 2008-05-26 주식회사 하이닉스반도체 온도 정보 출력 장치 및 그를 갖는 반도체 소자
KR100807594B1 (ko) * 2006-09-28 2008-02-28 주식회사 하이닉스반도체 온도 정보 출력장치 및 그를 구비하는 반도체소자
KR100810061B1 (ko) 2006-11-02 2008-03-05 주식회사 하이닉스반도체 반도체 메모리 소자의 온도 정보 출력장치 및 내부온도 측정방법
KR100806608B1 (ko) * 2006-11-02 2008-02-25 주식회사 하이닉스반도체 아날로그-디지털 컨버터, 아날로그-디지털 컨버팅 방법 및 아날로그-디지털 컨버터를 구비한 반도체 메모리 소자의 온도 정보 출력장치
KR100834402B1 (ko) * 2007-01-03 2008-06-04 주식회사 하이닉스반도체 온도정보 출력장치 및 온도정보 출력장치의 온도정보출력방법, 이를 포함하는 메모리장치
KR100834403B1 (ko) 2007-01-03 2008-06-04 주식회사 하이닉스반도체 안정적인 셀프리프레쉬 동작을 수행하는 메모리장치 및셀프리프레쉬주기 제어신호 생성방법
KR20080069387A (ko) * 2007-01-23 2008-07-28 주식회사 하이닉스반도체 기준전압 발생회로
KR100856060B1 (ko) * 2007-04-06 2008-09-02 주식회사 하이닉스반도체 반도체메모리소자의 내부리프레쉬신호 생성장치
KR100854463B1 (ko) * 2007-05-21 2008-08-27 주식회사 하이닉스반도체 온도센서회로 및 이를 이용한 반도체 메모리 장치
KR100909224B1 (ko) * 2008-01-28 2009-07-23 (주)이엠엘에스아이 공정조건에 안정적인 온도 보상형 셀프 리프레쉬 제어 회로
KR101520358B1 (ko) * 2008-12-09 2015-05-14 삼성전자주식회사 온도변화에 따른 출력특성을 보상한 온도감지기 및 온도보상방법
KR101541706B1 (ko) * 2009-01-19 2015-08-05 삼성전자주식회사 온도 감지 발진 회로 및 이를 포함하는 반도체 메모리 장치
JP2011170516A (ja) 2010-02-17 2011-09-01 Elpida Memory Inc メモリコントローラ、半導体記憶装置およびこれらを備えるメモリシステム
JP2011170943A (ja) * 2010-02-22 2011-09-01 Sony Corp 記憶制御装置、記憶装置、記憶装置システム
KR101132795B1 (ko) * 2010-02-25 2012-04-02 주식회사 하이닉스반도체 온도센서
JP5053421B2 (ja) * 2010-06-16 2012-10-17 矢崎総業株式会社 信号判定システム及び温度判定システム
JP2012108087A (ja) * 2010-10-28 2012-06-07 Seiko Instruments Inc 温度検知装置
KR101948900B1 (ko) * 2012-05-25 2019-02-18 에스케이하이닉스 주식회사 주기신호생성회로
KR102098248B1 (ko) 2013-06-03 2020-04-07 삼성전자 주식회사 온도에 따라 완화된 타이밍 요건으로 사용되는 메모리 장치 및 이를 이용하는 메모리 콘트롤러
KR20150052631A (ko) * 2013-11-06 2015-05-14 에스케이하이닉스 주식회사 반도체 장치 및 반도체 시스템
KR102211056B1 (ko) * 2013-12-30 2021-02-02 에스케이하이닉스 주식회사 반도체 장치
US9230616B2 (en) * 2014-01-09 2016-01-05 Micron Technology, Inc. Memory devices, memory device operational methods, and memory device implementation methods
KR102197137B1 (ko) * 2014-05-29 2020-12-31 에스케이하이닉스 주식회사 반도체 장치 및 이를 포함하는 반도체 시스템
KR102254098B1 (ko) 2014-11-20 2021-05-20 삼성전자주식회사 온도를 센싱할 수 있는 반도체 칩, 및 상기 반도체 칩을 포함하는 반도체 시스템
US9939335B2 (en) * 2014-12-17 2018-04-10 Nxp Usa, Inc. Over-temperature detector with test mode
KR20160099983A (ko) * 2015-02-13 2016-08-23 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그 동작 방법
KR102268594B1 (ko) 2015-03-18 2021-06-23 한화에어로스페이스 주식회사 연료 분사 시스템 및 그 제어 방법
US9514800B1 (en) * 2016-03-26 2016-12-06 Bo Liu DRAM and self-refresh method
FR3055462B1 (fr) * 2016-09-01 2018-09-07 Commissariat A L'energie Atomique Et Aux Energies Alternatives Dispositif et procede de controle des cycles de rafraichissement des memoires non-volatiles
KR20190029896A (ko) * 2017-09-13 2019-03-21 에스케이하이닉스 주식회사 온도 센싱 회로
US10497423B1 (en) * 2018-05-14 2019-12-03 Nanya Technology Corporation Frequency-adjusting circuit, electronic memory, and method for determining a refresh frequency for a plurality of dram chips
US10937509B1 (en) * 2019-08-28 2021-03-02 Mentor Graphics Corporation Voltage and temperature adaptive memory leakage reduction bias circuit
CN113945293B (zh) 2020-06-30 2023-04-18 长鑫存储技术有限公司 半导体装置
KR20220139406A (ko) * 2020-06-30 2022-10-14 창신 메모리 테크놀로지즈 아이엔씨 반도체 장치
KR20230038973A (ko) * 2021-09-13 2023-03-21 삼성전자주식회사 반도체 메모리 장치 및 이를 포함하는 메모리 시스템
KR102711804B1 (ko) 2022-01-26 2024-10-02 한국전자통신연구원 확장 메모리 풀의 리프레시 주기 조절 방법 및 장치

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06162759A (ja) 1992-11-20 1994-06-10 Ricoh Co Ltd 光ディスク装置
KR100200723B1 (ko) 1996-08-21 1999-06-15 윤종용 온도 감지기를 구비한 전압 제어 오실레이터
US6453218B1 (en) * 1999-03-29 2002-09-17 Intel Corporation Integrated RAM thermal sensor
DE10042383B4 (de) * 2000-08-29 2005-04-28 Infineon Technologies Ag Halbleiteranordnung mit optimiertem Refreshzyklus
US6809978B2 (en) * 2002-05-13 2004-10-26 Infineon Technologies Ag Implementation of a temperature sensor to control internal chip voltages
JP4366968B2 (ja) * 2003-03-25 2009-11-18 ソニー株式会社 温度検出回路および記憶装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI690697B (zh) * 2019-01-29 2020-04-11 華邦電子股份有限公司 溫度感測器的評估方法

Also Published As

Publication number Publication date
US7075847B2 (en) 2006-07-11
KR100666928B1 (ko) 2007-01-10
KR20050082579A (ko) 2005-08-24
US20050185491A1 (en) 2005-08-25
JP4543785B2 (ja) 2010-09-15
JP2005235362A (ja) 2005-09-02
TWI254938B (en) 2006-05-11

Similar Documents

Publication Publication Date Title
TW200529230A (en) Semiconductor memory device having optimum refresh cycle according to temperature variation
JP4167632B2 (ja) リフレッシュ周期発生回路及びそれを備えたｄｒａｍ
KR100558571B1 (ko) 반도체 메모리 장치의 전류 센스앰프 회로
JP2008084514A (ja) 温度情報出力装置
US8520450B2 (en) Semiconductor memory device with optimum refresh cycle according to temperature variation
JP4981396B2 (ja) 半導体メモリ素子の温度情報出力装置及びその実行方法
US8050113B2 (en) Core voltage discharger and semiconductor memory device with the same
JP4982677B2 (ja) 温度情報出力装置
TW202008702A (zh) 電壓調節器及動態洩流電路
CN105027209B (zh) 用于交叉点存储器的高度分布式电流基准的低功率、高精度电流基准
JP5318676B2 (ja) 半導体装置
TW202141478A (zh) 具有溫度感測器之積體電路
JP4982678B2 (ja) 半導体メモリ素子の温度情報出力装置
US20090323764A1 (en) Temperature sensing circuit, on die thermal sensor including the same, and method for sensing temperature
TWI451433B (zh) 溫度感測電路
KR100573830B1 (ko) 반도체 장치의 온도감지회로
KR20040087152A (ko) 반도체 온도 검출기, 이를 구비하여 셀프 리프레쉬 전류를감소시키는 반도체 메모리 장치, 및 그 셀프 리프레쉬 방법
KR100795006B1 (ko) 오프셋 전압 측정 장치
TW202329132A (zh) 用於記憶體感測的電流產生器
JP7650860B2 (ja) バイアス回路、並びに、センサ機器及びワイヤレスセンサ機器
KR100520580B1 (ko) 반도체 메모리 장치
KR100843226B1 (ko) 온-칩 온도 센서 및 온도 검출 방법, 이를 이용한 리프레쉬제어 방법
ŠovŠík et al. Digital calibration of operational amplifiers and influence of calibration circuitry
KR20100052295A (ko) 반도체 메모리 장치의 주변회로전압 구동회로
JP2007327932A (ja) 半導体メモリ素子の温度情報出力装置及びその実行方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees