KR100810612B1 - 반도체 메모리 장치 및 이 장치의 리플레시 동작 시 추가기능 수행 방법 - Google Patents

반도체 메모리 장치 및 이 장치의 리플레시 동작 시 추가기능 수행 방법 Download PDF

Info

Publication number
KR100810612B1
KR100810612B1 KR1020060054272A KR20060054272A KR100810612B1 KR 100810612 B1 KR100810612 B1 KR 100810612B1 KR 1020060054272 A KR1020060054272 A KR 1020060054272A KR 20060054272 A KR20060054272 A KR 20060054272A KR 100810612 B1 KR100810612 B1 KR 100810612B1
Authority
KR
South Korea
Prior art keywords
response
impedance
signal
additional function
refresh
Prior art date
Application number
KR1020060054272A
Other languages
English (en)
Other versions
KR20070119838A (ko
Inventor
이동우
최중용
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020060054272A priority Critical patent/KR100810612B1/ko
Priority to US11/811,601 priority patent/US7701795B2/en
Publication of KR20070119838A publication Critical patent/KR20070119838A/ko
Application granted granted Critical
Publication of KR100810612B1 publication Critical patent/KR100810612B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40603—Arbitration, priority and concurrent access to memory cells for read/write or refresh operations
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40626—Temperature related aspects of refresh operations
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4093—Input/output [I/O] data interface arrangements, e.g. data buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4096—Input/output [I/O] data management or control circuits, e.g. reading or writing circuits, I/O drivers or bit-line switches 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/04—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding disturbances due to temperature effects
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
    • G11C7/1045—Read-write mode select circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1048—Data bus control circuits, e.g. precharging, presetting, equalising
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1069—I/O lines read out arrangements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1096—Write circuits, e.g. I/O line write drivers

Abstract

본 발명은 반도체 메모리 장치 및 이 장치의 리플레시 동작 시 추가 기능 수행 방법을 공개한다. 복수개의 워드 라인과 복수개의 비트 라인 사이에 연결된 복수개의 메모리 셀을 구비하는 메모리 셀 어레이, 외부로부터 명령을 인가받아 디코딩하여 액티브 신호, 리드, 라이트 신호, 리플레시 신호 및 모드 설정 신호를 출력하는 명령 디코더, 모드 설정 신호에 응답하여 리플레시 동작과 함께 추가 기능을 수행하도록 설정된 모드 설정 코드를 외부로부터 인가받아 추가 기능 제어 신호를 활성화하는 모드 레지스터, 리플레시 신호에 응답하여 메모리 셀 어레이의 메모리 셀을 리플레시하기 위한 내부 로우 어드레스를 생성하여 출력하는 리플레시 회로부, 모드 레지스터로부터 추가 기능 제어 신호를 인가받고 리플레시 신호에 응답하여 외부로부터 인가되는 제어 코드가 리플레시 동작과 함께 추가 기능 동작을 지시하는 경우에 제어 신호를 출력하는 추가 기능 제어부, 및 제어 신호에 응답하여 리플레시 동작 시에 지정된 소정의 추가 기능을 수행하는 추가 기능 동작부를 구비하는 것을 특징으로 한다. 따라서 반도체 메모리 장치가 리플레시 동작 시에 추가 기능을 동시에 수행 할 수 있으므로 반도체 메모리 장치의 효율성을 극대화한다.

Description

반도체 메모리 장치 및 이 장치의 리플레시 동작 시 추가 기능 수행 방법 {Semiconductor memory device and method of executing refresh and addition function simultaneously using it}
도1 은 종래의 반도체 메모리 장치의 일예를 나타내는 블록도이다.
도2 는 도1 의 리플레시 회로부를 상세하게 나타내는 블록도이다.
도3 은 본 발명에 따른 리플레시 동작과 추가 기능을 동시에 수행하는 반도체 메모리 장치를 설명하기 위한 개념을 나타내는 순서도이다.
도4 는 본 발명에 따른 반도체 메모리 장치의 일예로 온도를 출력하는 반도체 메모리 장치를 나타내는 블록도이다.
도5 는 본 발명에 따른 반도체 메모리 장치의 다른 예로 데이터 임피던스를 제어하는 드라이버 회로를 구비한 반도체 메모리 장치를 나타내는 블록도이다.
도6 은 도5 의 드라이버 회로를 상세하게 나타낸 블록도이다.
본 발명은 반도체 메모리 장치 및 이 장치의 리플레시 동작 시 추가 기능 수행 방법에 관한 것으로서, 특히 리플레시 동작 시에 추가적인 기능을 함께 수행하 는 동적 반도체 메모리 장치 및 이 장치의 리플레시 동작 시 추가 기능 수행 방법에 관한 것이다.
반도체 메모리 장치, 특히 DRAM(Dynamic Random Access Memory)은 각 메모리 셀의 데이터를 유지하기 위하여 반드시 일정한 주기마다 메모리 셀을 리플레시 시켜주어야 한다.
반도메 메모리 장치의 리플레시에는 오토 리플레시(Auto refresh)와 셀프 리플레시(Self refresh)가 있다. 오토 리플레시는 반도체 메모리 장치가 정상 동작 중에 외부의 제어 장치가 리플레시 신호를 인가하면 리플레시 동작을 하며, 오토 리플레시 동작이 개시될 때마다 메모리 셀 어레이의 한 행을 리플레시한다. 반도체 메모리 장치 내부의 카운터는 연속적인 오토 리플레시 동작을 위해 로우 어드레스를 증가하고, 어레이의 끝에 도달하면 다시 첫 번째 행으로 되돌아간다.
셀프 리플레시는 지정된 소정 시간 이상 반도체 메모리 장치가 동작하지 않으면 내부에서 주기적으로 리플레시 신호를 생성하여 리플레시 동작을 한다.
도1 은 종래의 반도체 메모리 장치의 일예를 나타내는 블록도이다.
어드레스 레지스터(11)는 반도체 메모리 장치가 리드 또는 라이트 동작 시에 액티브 신호(ACT)와 리드, 라이트 신호(RD, WR)에 응답하여 외부에서 어드레스(ADD)를 인가받아 어드레스(ADD)를 로우 어드레스(RA) 및 컬럼 어드레스(CA)로 구분하여 각각 로우 디코더(12) 및 컬럼 디코더(13)로 출력한다. 오토 리플레시 동작 시에는 리플레시 회로부(20)에서 내부 로우 어드레스(IRA)를 생성하여 리플레시 동작을 하므로 어드레스(ADD)를 로우 디코더(12)나 컬럼 디코더(13)로 인가하지 않 는다.
로우 디코더(12)는 액티브 동작 시에 액티스 신호(ACT)에 응답하여 어드레스 레지스터(11)로부터 로우 어드레스(RA)를 인가받아 디코딩하여 메모리 셀 어레이(14)의 특정 행을 지정한다. 그리고 오토 리플레시 동작 시에 오토 리플레시 신호(ARF)에 응답하여 리플레시 회로부(20)로부터 내부 로우 어드레스(IRA)를 인가받아 메모리 셀 어레이(14)의 한 행을 리플레시 할 수 있도록 지정한다.
컬럼 디코더(13)는 어드레스 레지스터(11)로부터 컬럼 어드레스(CA)를 인가받아 디코딩하여 메모리 셀 어레이(14)의 특정 열을 지정한다. 그러나 리플레시 동작은 행 단위로 수행되므로, 리플레시 동작 시에 컬럼 디코더(13)는 동작하지 않는다.
메모리 셀 어레이(14)는 행방향의 복수개의 워드 라인(Word line)과 열방향의 복수개의 비트 라인, 그리고 워드 라인과 비트 라인(Bit line)이 교차하는 지점에 각각 메모리 셀을 구비하고, 데이터를 감지, 증폭할 수 있는 복수개의 센스 앰프를 추가로 구비한다.
메모리 셀 어레이(14)는 로우 디코더(12)에 의해 선택된 워드 라인 상의 메모리 셀이 선택되고, 컬럼 디코더(13)에 의해 선택된 센스 앰프가 명령 디코더(17)에서 데이터 입출력부(15)로 인가되는 리드, 라이트 신호(RD, WR)에 응답하여 선택된 워드 라인의 메모리 셀 중에서 특정 메모리 셀의 데이터(DQ)를 외부로 증폭하여 출력하거나, 외부에서 입력되는 데이터(DQ)를 선택된 메모리 셀에 저장한다. 또한 메모리 셀 어레이(14)는 리플레시 동작 시에 로우 디코더(12)에 의하여 선택된 워드 라인의 메모리 셀에 저장된 데이터를 센스 앰프가 증폭하여 다시 저장하도록 함 으로서 리플레시 동작을 수행한다.
데이터 입출력부(15)는 명령 디코더(17)에서 인가되는 리드, 라이트 신호(RD, WR)에 따라 메모리 셀 어레이(14)에서 로우 디코더(13)와 컬럼 디코더(14)에 의해 지정된 메모리 셀에 데이터(DQ)를 외부로 출력 하거나, 외부에서 인가되는 데이터(DQ)를 지정된 메모리 셀에 저장한다.
모드 레지스터(16)는 반도체 메모리 장치에 전원이 인가되면, 명령 디코더(17)로부터 모드 설정 신호(MRS)를 인가받는다. 모드 레지스터(16)는 모드 설정 신호(MRS)에 응답하여 외부로부터 어드레스(ADD) 형식으로 인가되는 모드 설정 코드를 조합하여 반도체 메모리 장치의 기본 설정을 저장한다. 모드 설정 코드는 어드레스 레지스터(11)로부터 인가 받을 수도 있으며, 어드레스 형식으로 인가되지 않고 데이터로서 인가될 수도 있다.
명령 디코더(17)는 외부에서 인가되는 명령(COM)을 분석하여 모드 레지스터(16)에 반도체 메모리 장치의 초기 설정 신호인 모드 설정 신호(MRS)를 출력하고, 오토 리플레시 신호(ARF)를 리플레시 회로부(20)와 어드레스 레지스터(11)로 출력한다. 그리고 데이터의 입출력을 제어하는 리드, 라이트(RD, WR)신호를 데이터 입출력부(15)로 출력한다.
리플레시 회로(20)는 명령 디코더(17)로부터 오토 리플레시 신호(ARF)를 인가받아 메모리 셀 어레이(14)의 한 행을 리플레시하기 위하여 내부 로우 어드레스(IRA)를 로우 디코더(12)로 출력한다.
도2 는 종래의 반도체 메모리 장치의 리플레시 회로를 나타내는 블록도로서 도2 를 참조로 하여 종래의 반도체 메모리 장치의 리플레시 동작을 설명하면, 제어 신호 발생부(21)는 도1 의 명령 디코더(17)로부터 오토 리플레시 신호(ARF)를 인가받아 리플레시 선택 신호(PRESH)와 액티브 명령(PRB)을 발생한다.
셀프 리플레시 신호 발생부(30)는 셀프 리플레시 동작 시에 리플레시 선택 신호(PRESH)를 인가받아 셀프 리플레시를 수행하기 위한 셀프 리플레시 신호(SRFHP)를 주기적으로 생성하여 내부 어드레스 발생부(40)로 출력한다.
내부 어드레스 발생부(40)는 리플레시 할 메모리 셀 어레이(14)의 워드 라인(WL)에 대한 리플레시 어드레스(CNTi)를 생성한다.
리플레시 발생기(41)는 셀프 리플레시 동작 시에는 리플레시 선택 신호(PRESH)와 셀프 리플레시 신호(SRFHP)를 인가받고, 오토 리플레시 동작 시에는 리플레시 선택 신호(PRESH)를 인가받아 리플레시 신호(PRFH)를 발생한다.
리플레시 펄스 발생기(44)는 리플레시 신호(PRFH)에 응답하여 리플레시 펄스(PRCNTP)를 발생한다. 리플레시 펄스 카운터(45)는 리플레시 펄스(PRCNTP)를 카운팅하여 리플레시 어드레스(CNTi)를 생성한다. 카운터 래치(46)는 리플레시 어드레스(CNTi)를 래치하고, 리플레시 펄스(PRCNTP)에 응답하여 출력한다.
리플레시 모드 발생기(42)는 리플레시 신호(PRFH)에 응답하여 리플레시 모드 신호(SRSP)를 출력하고, 액티브 발생기(43)는 액티브 명령(PRB)과 리플레시 모드 신호(SRSP)에 응답하여 액티브 신호(PRD)를 출력한다.
내부 어드레스 선택기(47)는 액티브 신호(PRD)에 응답하여 리플레시 어드레스(CNTi)를 내부 로우 어드레스(IRA)로 로우 디코더(12)로 출력한다.
로우 디코더(12)는 오토 리플레시 신호(ARF)에 응답하여 내부 어드레스 발생부(40)로부터 내부 로우 어드레스(IRA)를 인가받아 메모리 셀 어레이(14)의 해당 워드 라인(WL)을 활성화한다.
도2 에 나타난 바와 같이 반도체 메모리 장치의 리플레시 동작은 메모리 셀 어레이(14)의 메모리 셀(MC)에 저장된 데이터를 갱신하기 위한 동작이므로, 도1 에서 데이터를 리드 또는 라이트 하기 위한 데이터 입출력부(15)는 이용되지 않는다. 즉 반도체 메모리 장치가 리플레시 동작을 하는 동안 데이터 입출력부(15)를 포함한 일부 장치들은 사용되지 않는다.
그리고 반도체 메모리 장치의 동작 속도가 더욱더 고속화 되어감에 따라 종래의 반도체 메모리 장치에는 없었던 기능이 점점 추가되고 있다. 일예로서 온도 감지 기능이 있다. 일반적으로 반도체 장치는 동작 속도가 빨라지게 되면 그에 비례하여 온도가 높아진다. 온도가 높아지면 반도체 장치는 오동작을 하거나 최악의 경우에는 반도체 장치를 사용할 수 없게 된다. 온도 감지 기능은 반도체 메모리 장치의 내부에 온도 감지 센서를 구비하여 주기적으로 온도를 확인하고 외부의 제어 장치로 현재의 온도를 알린다. 외부의 제어 장치는 반도체 메모리 장치의 온도를 확인하여 온도가 너무 높으면 반도체 메모리 장치의 동작을 일시 중지하거나 느리게 동작하도록 제어 명령을 출력하여 반도체 메모리 장치의 신뢰성을 높인다.
반도체 메모리 장치의 추가되는 기능의 다른 예로서 한국 공개특허 10-2005-0019453호(이하 인용 발명이라 함)에 기재된 데이터 입출력 임피던스를 제어하는 드라이버 회로가 있다. 인용 발명에 의하면 하나의 외부 기준 저항기 및 하나의 임 피던스 코드 발생기를 이용하여 드라이버 회로의 임피던스를 조절한다.
그러나 상기한 반도체 메모리 장치의 추가 기능은 도1 에 도시된 반도체 메모리 장치의 블록도에서 주로 데이터 입출력부(15)를 이용한다.
즉 종래의 반도체 메모리 장치에서 리플레시 동작 시에는 데이터 입출력부(15)가 사용되지 않으며, 특정한 추가 기능에서는 데이터 입출력부(15)만이 주로 이용된다. 그러나 종래의 반도체 메모리 장치에서는 리플레시 동작과 추가 기능이 별도의 명령으로 동작하기 때문에 시간적인 손실이 있었다.
본 발명의 목적은 리플레시 동작과 추가 기능을 동시에 수행하는 반도체 메모리 장치를 제공하는데 있다.
본 발명의 다른 목적은 상기 목적을 달성하기 위한 반도체 메모리 장치의 리플레시 동작 시 추가 기능 수행 방법을 제공하는데 있다.
상기 목적을 달성하기 위한 본 발명의 반도체 메모리 장치는 복수개의 워드 라인과 복수개의 비트 라인 사이에 연결된 복수개의 메모리 셀을 구비하는 메모리 셀 어레이, 외부로부터 명령을 인가받아 디코딩하여 액티브 신호, 리드, 라이트 신호, 리플레시 신호 및 모드 설정 신호를 출력하는 명령 디코더, 모드 설정 신호에 응답하여 리플레시 동작과 함께 추가 기능을 수행하도록 설정된 모드 설정 코드를 외부로부터 인가받아 추가 기능 제어 신호를 활성화하는 모드 레지스터, 리플레시 신호에 응답하여 메모리 셀 어레이의 메모리 셀을 리플레시하기 위한 내부 로우 어드레스를 생성하여 출력하는 리플레시 회로부, 모드 레지스터로부터 추가 기능 제 어 신호를 인가받고 리플레시 신호에 응답하여 외부로부터 인가되는 제어 코드가 리플레시 동작과 함께 추가 기능 동작을 지시하는 경우에 제어 신호를 출력하는 추가 기능 제어부, 및 제어 신호에 응답하여 리플레시 동작 시에 지정된 소정의 추가 기능을 수행하는 추가 기능 동작부를 구비하는 것을 특징으로 한다.
상기 목적을 달성하기 위한 본 발명의 반도체 메모리 장치는 액태브 신호와 리드, 라이트 신호에 응답하여 어드레스를 로우 어드레스와 컬럼 어드레스로 구분하여 각각 출력하는 어드레스 레지스터, 액티브 신호에 응답하여 로우 어드레스를 인가받고, 리플레시 신호에 응답하여 내부 로우 어드레스를 인가받아 디코딩하여 메모리 셀 어레이의 워드 라인을 선택하는 로우 디코더, 컬럼 어드레스를 인가받아 메모리 셀 어레이의 비트 라인을 선택하는 컬럼 디코더, 및 리드 신호에 응답하여 메모리 셀 어레이에서 출력되는 데이터를 외부로 출력하고, 라이트 신호에 응답하여 외부에서 인가되는 데이터를 메모리 셀 어레이로 출력하는 데이터 입출력부를 추가로 더 구비하는 것을 특징으로 한다.
상기 목적을 달성하기 위한 본 발명의 추가 기능 동작부는 제어 신호에 응답하여 온도를 감지하는 온도 센서, 및 온도 센서에서 감지한 온도를 온도 데이터로 변환하여 데이터 입출력부로 출력하는 A/D 컨버터를 구비하는 것을 특징으로 한다.
상기 목적을 달성하기 위한 본 발명의 추가 기능 동작부는 제어 신호에 응답하여 임피던스가 조절되고, 리드 동작 시에 데이터 입출력부로부터 데이터를 인가받아 외부로 출력하고, 라이트 동작 시에 외부부터 데이터 입출력부로 데이터를 전송하는 드라이버 회로인 것을 특징으로 한다.
상기 목적을 달성하기 위한 본 발명의 드라이버 회로는 외부 기준 저항기에 연결되고 제어 신호에 응답하여 외부 기준 저항기의 임피던스에 따라 가변되는 임피던스 제어 코드들을 발생하는 임피던스 제어 회로, 임피던스 제어 코드에 응답하여 임피던스가 가변되고 라이트 동작 시에 라이트 신호에 응답하여 외부에서 인가되는 데이터가 반사되지 않도록 하는 종결회로, 및 임피던스 제어 코드에 응답하여 임피던스가 가변되고 리드 동작 시에 리드 신호에 응답하여 외부로 출력되는 데이터를 구동하는 출력 구동 회로를 구비하는 것을 특징으로 한다.
상기 목적을 달성하기 위한 본 발명의 추가 기능 제어부는 외부에서 인가되는 어드레스에 따라 서로 다른 제어 신호를 출력하는 것을 특징으로 한다.
상기 목적을 달성하기 위한 본 발명의 추가 기능 동작부는 복수개의 추가 기능을 구비하여 서로 다른 제어 신호에 응답하여 해당 추가 기능을 수행하는 것을 특징으로 한다.
상기 다른 목적을 달성하기 위한 본 발명의 반도체 메모리 장치의 리플레시 동작 시 추가 기능 수행 방법은 메모리 셀 어레이와 추가 기능 제어부와 추가 기능 동작부를 구비한 반도체 메모리 장치에서, 모드 설정 동작 시에 외부로부터 인가되는 모드 설정 코드를 인가받아 추가 기능 제어 신호를 활성화하는 추가 기능 제어 신호 설정 단계, 추가 기능 제어 신호가 활성화 되어있으면 리플레시 신호에 응답하여 지정된 소정의 추가 기능을 수행하도록 추가 기능 제어부에서 제어 신호를 출력하는 제어 신호 출력 단계, 및 제어 신호에 응답하여 지정된 소정의 추가 기능을 수행하는 추가 기능 수행 단계를 구비하는 것을 특징으로 한다.
상기 다른 목적을 달성하기 위한 본 발명의 추가 기능 수행 단계는 제어 신호에 응답하여 반도체 메모리 장치의 온도를 감지하는 온도 감지 단계, 및 감지된 온도를 온도 데이터로 변환하여 외부로 출력하는 온도 데이터 변환 단계를 구비하는 것을 특징으로 한다.
상기 다른 목적을 달성하기 위한 본 발명의 추가 기능 수행 단계는 제어 신호에 응답하여 반도체 메모리 장치의 입출력 데이터 구동 능력을 조절하는 임피던스 조절 단계인 것을 특징으로 한다.
상기 다른 목적을 달성하기 위한 본 발명의 임피던스 조절 단계는 제어 신호에 응답하여 외부 기준 저항기의 임피던스에 따라 가변되는 임피던스 제어 코드들을 발생하는 임피던스 제어 코드 발생 단계, 임피던스 제어 코드에 응답하여 외부에서 인가되는 데이터가 반사되지 않도록 하는 종결 회로의 임피던스를 조절하는 종결 회로 임피던스 조절 단계, 및 임피던스 제어 코드에 응답하여 외부로 출력되는 데이터를 구동하는 출력 구동 회로의 임피던스를 조절하는 출력 구동 회로 임피던스 조절 단계를 구비하는 것을 특징으로 한다.
상기 다른 목적을 달성하기 위한 본 발명의 제어 신호 출력 단계는 외부에서 인가되는 제어 코드에 따라 서로 다른 제어 신호를 출력하는 것을 특징으로 한다.
상기 다른 목적을 달성하기 위한 본 발명의 추가 기능 수행 단계는 서로 다른 제어 신호에 응답하여 복수개의 추가 기능 중에서 해당 추가 기능을 수행하는 것을 특징으로 한다.
이하, 첨부한 도면을 참고로 하여 본 발명의 리플레시 동작과 추가 기능을 동시에 수행하는 반도체 메모리 장치 및 이 장치의 리플레시 동작 시 추가 기능 수행 방법을 설명하면 다음과 같다.
반도체 메모리 장치는 전원이 인가되면 명령 디코더에서 모드 설정 신호(MRS)를 출력하고, 외부의 제어 장치(일반적으로는 CPU)는 반도체 메모리 장치의 동작 모드 즉, 대기 시간(CAS Latency)이나 버스트 길이(Burst Lenght)등의 초기 설정을 모드 레지스터(Mode Register)에 저장하게 된다. 모드 레지스터에는 반도체 메모리 장치의 모드를 나타내는 일련의 코드들이 저장되며, 이러한 코드들을 모드 설정 코드(Mode Register Set Code)라고하며, 데이터 라인 등을 통하여 모드 설정 코드가 인가되는 경우도 있으나 일반적으로는 어드레스 라인을 이용하여 모드 설정 코드들이 인가된다. 생성된 모드 설정 코드들은 국제전기전자표준협회(Joint Electron Device Engineering Council : JEDEC)에 의하여 표준화된 모드 설정 코드로서 상응하는 각각의 반도체 메모리 장치의 동작 모드가 결정되어 있다. 모드 설정 코드는 표준화된 모드 설정 코드 이외에 테스트 또는 다른 특별한 용도로 사용할 수 있도록 지정되지 않은 부분이 있다. 본 발명에서는 지정되지 않은 모드 설정 코드를 이용하여 리플레시 동작 시에 추가적인 기능을 동시에 수행하도록 모드 설정 코드를 설정하도록 한다. 모드 설정 코드를 이용하는 방법으로는 모드 설정 코드의 사용되지 않는 한 비트(bit)를 이용하여 리플레시 동작과 추가 기능을 동시에 수행하도록 설정 할 수도 있으며, 사용되지 않는 모드 설정 코드의 조합을 이용하여 리플레시 동작과 추가 기능을 동시에 수행하도록 설정 할 수도 있다.
도3 은 본 발명에 따른 리플레시 동작과 추가 기능을 동시에 수행하는 반도체 메모리 장치를 설명하기 위한 개념을 나타내는 순서도이다. 도3 에서는 반도체 메모리 장치의 리플레시 동작에 대한 순서도만을 나타내며 이외의 다른 기능은 종래의 반도체 메모리 장치와 동일하므로 생략하였다.
도3 을 참조로 하여 본 발명의 반도체 메모리 장치의 동작을 설명하면 반도체 메모리 장치에 전원이 인가되면(S11), 명령 디코더는 반도체 메모리 장치의 모드를 설정하기 위하여 모드 설정 신호(MRS)를 모드 레지스터로 출력한다.(S12). 반도체 메모리 장치는 외부의 제어 장치로부터 모드 설정 코드를 모드 레지스터로 인가받는다(S13). 모드 레지스터에 저장되는 모드 설정 코드를 분석하여 모드 설정 코드에 리플레시와 동시에 추가 기능을 수행하도록 설정이 되어있는지를 판별한다(S14). 여기서 리플레시와 추가 기능이 동시에 수행하도록 모드 설정 코드가 설정되어 있지 않은 경우에 리플레시 신호가 인가되면(S15), 종래의 반도체 메모리 장치와 동일하게 리플레시 동작을 수행한다(S16). 그러나 모드 설정 코드에 리플레시와 추가 기능이 동시에 수행하도록 설정이 되어있으면 추가 기능 제어 신호를 설정하여 활성화한다(S17). 리플레시 신호가 인가되면(S18), 리플레시 신호와 함께 인가되는 제어 코드에 추가 기능 수행에 대한 명령이 포함되었는지 판별한다(S19). 추가 기능 명령이 포함되어 있지 않으면 리플레시 동작만을 수행하고(S15), 추가 기능 명령이 포함되어 있으면 리플레시 동작과 동시에 지정된 추가 기능을 수행한다(S20).
추가 기능 수행에 대한 명령 포함 여부는 리플레시 신호와 함께 인가되는 제 어 코드로서 판별한다. 오토 리플레시 또는 셀프 리플레시와 같은 리플레시 동작 시에 반도체 메모리 장치는 일반적으로 내부에서 어드레스를 생성하여 리플레시 동작을 수행하기 때문에 외부에서 인가되는 어드레스와는 무관(don't care)하게 동작한다. 따라서 본원 발명에서는 모드 설정 코드로 리플레시 동작 시에 추가적인 기능을 수행하도록 설정하고, 이에 따라 리플레시 동작과 함께 추가 기능을 수행하도록 하는 제어 코드를 어드레스로 인가받도록 한다. 그러나 제어 코드가 반드시 어드레스로 인가받아야 하는 것은 아니다. 리플레시 동작 명령과 함께 해당 제어 코드가 외부의 제어 장치로부터 인가되면 리플레시 동작과 함께 지정된 추가 기능을 수행할 수 있다.
도3 에서는 추가 기능의 종류를 한가지로만 가정하여 설명하였으나 복수개의 추가 기능을 구비하고, 각각 다른 어드레스로 지정할 수 있도록 하면 리플레시 동작 시마다 서로 다른 추가 기능을 수행하도록 할 수도 있다.
그리고 오토 리플레시 동작 중에 추가적인 기능을 하도록 하는 것이 더욱 유용하다. 그 이유는 셀프 리플레시는 일반적으로 외부의 제어 장치에서 반도체 메모리 장치로 명령이 인가되지 않는 상태이기 때문에 반도체 메모리 장치에서 추가 기능에 의한 데이터가 출력되어도 외부의 제어 장치가 응답하지 않기 때문이다. 따라서 본 발명에서 리플레시 동작은 오토 리플레시를 기준으로 설명한다. 그러나 추가기능의 내용에 따라서는 셀프 리플레시 동작 시에 추가 기능을 사용할 수도 있음은 자명하다.
도4 는 본 발명에 따른 반도체 메모리 장치의 일예로서 리플레시 동작 시에 반도체 메모리 장치의 온도를 외부의 제어 장치로 출력하는 반도체 메모리 장치를 나타내는 블록도이다.
어드레스 레지스터(111)는 리드 또는 라이트의 액티브 동작 시에 명령 디코더(117)로부터 인가받는 액티브 신호(ACT)와 리드, 라이트 신호(RD, WR)에 응답하여 외부에서 어드레스(ADD)를 인가받아 로우 어드레스(RA)와 컬럼 어드레스(CA)로 구분하여 각각 로우 디코더(112)와 컬럼 디코더(113)로 출력한다. 그리고 오토 리플레시 동작 시에는 명령 디코더(117)로부터 오토 리플레시 신호(ARF)를 인가받아 추가 기능 제어부(130)로 제어 코드(C_CODE)를 인가한다. 도4 에서 어드레스 레지스터(111)가 추가 기능 제어부(130)로 제어 코드(C_CODE)로서 어드레스(ADD)를 인가하는 것으로 도시되어 있지만 제어 코드(C_CODE)는 어드레스(ADD)가 아닌 다른 신호가 이용될 수도 있다. 그리고 어드레스(ADD)를 제어 코드(C_CODE)로 이용하는 경우에도 추가 기능의 종류와 기능에 따라 한 비트에서 복수개의 비트를 선택적으로 인가하도록 할 수도 있다.
로우 디코더(112)는 액티브 동작 시에 액티브 신호(ACT)에 응답하여 어드레스 레지스터(111)로부터 로우 어드레스(RA)를 인가받아 디코딩하여 메모리 셀 어레이(114)의 특정 행을 지정한다. 그리고 리플레시 동작 시에는 오토 리플레시 신호(ARF)에 응답하여 리플레시 회로부(120)에서 생성되어 출력되는 내부 로우 어드레스(120)를 인가받아 메모리 셀 어레이(140)의 특정 행을 지정한다.
컬럼 디코더(113)는 액티브 동작 시에 어드레스 레지스터(111)로부터 컬럼 어드레스(CA)를 인가받아 디코딩하여 메모리 셀 어레이(114)의 특정 열을 지정한다. 리플레시 동작 시에 반도체 메모리 장치는 메모리 셀 어레이(120)의 행 단위로 리플레시 동작을 하므로 컬럼 디코더(113)는 리플레시 동작 시에는 별도의 동작을 수행하지 않는다.
메모리 셀 어레이(114)는 행 방향으로 복수개의 워드 라인과 열 방향으로 복수개의 비트 라인을 구비하고, 워드 라인과 비트 라인 사이에 각각 메모리 셀을 구비한다. 또한 각각의 메모리 셀에 저장된 데이터를 감지 증폭할 수 있는 복수개의 센스 앰프를 추가로 구비한다. 리드 동작 시에 메모리 셀 어레이(114)는 로우 디코더(112)에 의해 워드 라인이 선택되고, 선택된 워드 라인상의 메모리 셀들의 데이터가 센스 앰프로 인가되어 증폭된다. 그리고 컬럼 디코더(113)에 의해 특정 센스 앰프가 선택이 되면, 선택된 센스 앰프로부터 증폭된 데이터(DQ)가 데이터 입출력부(115)로 출력된다. 라이트 동작 시에는 외부로부터 인가되는 데이터(DQ)가 컬럼 디코더(113)에 의해 선택된 센스 앰프로 인가되고, 로우 디코더(112)에 의해 선택된 워드 라인상의 메모리 셀에 저장된다. 또한 메모리 셀 어레이(114)는 리플레시 동작 시에 로우 디코더(112)에 의하여 선택된 워드 라인의 메모리 셀에 저장된 데이터를 센스 앰프가 증폭하여 다시 저장하도록 함으로서 리플레시 동작을 수행한다.
명령 디코더(117)는 외부의 제어 장치로부터 인가되는 명령(COM)을 분석하여 액티브 신호(ACT), 리드, 라이트 신호(RD, WR), 오토 리플레시 신호(ARF) 및 모드 설정 신호(MRS)를 출력한다. 반도체 메모리 장치에 전원이 인가되면 모드 설정 신호(MRS)를 모드 레지스터(116)로 출력하여 모드 레지스터(116)가 외부로부터 모드 설정 코드를 인가받도록 하며, 액티브 동작 시에는 리드 또는 라이트 동작에 따라 어드레스 레지스터(111)에 액티브 신호(ACT)를 인가하고, 리드, 라이트 신호(RD, WR)를 어드레스 레지스터(111)와 데이터 입출력부(115)로 인가한다. 또한 오토 리플레시 동작 시에는 어드레스 레지스터(111)와 리플레시 회로부(120), 추가 기능 제어부(130) 및 데이터 입출력부(115)로 오토 리플레시 신호(ARF)를 인가하여 리플레시 동작과 함께 추가 기능을 수행하도록 한다.
모드 레지스터(116)는 명령 디코더(117)로부터 인가되는 모드 설정 신호(MRS)에 응답하여 외부의 제어 장치로부터 어드레스(ADD)의 형식으로 인가되는 모드 설정 코드를 인가받아 반도체 메모리 장치의 설정을 저장한다. 모드 레지스터(116)에 저장되는 모드 설정 코드는 테스트 모드, CAS(Column address strobe) 대기시간(CAS Latency), 버스트 길이(Burst Length)등과 함께 추가 기능 동작 여부가 설정된다. 또한 모드 레지스터(116)는 모드 설정 코드가 추가 기능을 동작 하도록 설정되어있으면 추가 기능 제어 신호(ctl)를 활성화하여 추가 기능 제어부(130)로 출력한다.
리플레시 회로부(120)는 명령 디코더(117)로부터 오토 리플레시 신호(ARF)가 인가되면 오토 리플레시 동작이 개시될 때마다 메모리 셀 어레이의 한 로우를 리플레시하기 위하여 내부 로우 어드레스(IRA)를 생성하여 출력한다. 리플레시 회로부(120)의 구조는 도2 에 도시되어 있다.
추가 기능 제어부(130)는 모드 레지스터(116)로부터 추가 기능 제어 신호(c tl)를 인가받아 활성화되며, 오토 리플레시 동작 시에 명령 디코더(117)로부터 오토 리플레시 신호(ARF)가 인가되면 어드레스 레지스터(111)에서 제어 코드(C_CODE) 를 인가받고, 제어 코드(C_CODE)에 추가 기능을 수행하도록 설정되어 있으면 제어 신호(con)를 출력한다.
온도 감지부(140)는 온도 감지 센서를 구비하여 추가 기능 제어부(130)로부터 제어 신호(con)가 인가되면 현재 반도체 메모리 장치의 온도를 감지하여 온도 데이터(TDQ)를 데이터 입출력부(115)로 출력한다. 온도 감지 센서는 일반적으로 아날로그로 동작하므로 데이터 입출력부(115)로 온도 데이터(TDQ)를 출력하기 위해서 A/D 컨버터를 추가로 더 구비한다.
데이터 입출력부(115)는 액티브 동작 시에 명령 디코더(117)로부터 리드, 라이트 신호(RD, WR)에 응답하여 메모리 셀 어레이(114)로 데이터(DQ)를 입출력한다. 리드 동작 시에는 메모리 셀 어레이(114)에서 로우 디코더(112)와 컬럼 디코더(113)에 의하여 선택된 메모리 셀의 데이터(DQ)를 인가받아 외부로 출력한다. 그리고 라이트 동작 시에는 외부로부터 인가되는 데이터(DQ)를 로우 디코더(112)와 컬럼 디코더(113)에 의하여 선택된 메모리 셀에 저장되도록 메모리 셀 어레이(114)로 출력한다. 또한 리플레시 동작 시에는 명령 디코더(117)에서 인가되는 오토 리플레시 신호(ARF)에 응답하여 온도 감지부(140)로부터 온도 데이터(TDQ)를 인가받아 외부로 출력한다.
도4 를 참조로 하여 본 발명의 반도체 메모리 장치의 리플레시 동작과 추가 기능 동작을 설명하면 반도체 메모리 장치에 전원이 인가되면 명령 디코더(117)는 모드 레지스터(116)로 모드 설정 신호(MRS)를 인가한다. 모드 레지스터(116)는 모드 설정 신호(MRS)에 응답하여 외부로부터 인가되는 모드 설정 코드를 저장하여 반도체 메모리 장치의 각종 설정을 저장하게 된다. 또한 모드 레지스터(116)은 모드 설정 코드에 추가 기능 동작을 위한 설정이 있으면 추가 기능 제어 신호(ctl)를 활성화 하여 추가 기능 제어부(130)로 출력하여 활성화한다. 그리고 외부의 제어 장치로부터 오토 리플레시 동작에 대한 명령(COM)이 인가되면 명령 디코더(117)는 명령(COM)을 분석하여 오토 리플레시 신호(ARF)를 어드레스 레지스터(111)와 리플레시 회로부(120)와 데이터 입출력부(115) 및 추가 기능 제어부(130)로 출력한다. 어드레스 레지스터(111)는 오토 리플레시 신호(ARF)에 응답하여 외부에서 인가되는 어드레스(ADD)를 제어 코드(C_CODE)로서 추가 기능 제어부(130)로 출력한다. 리플레시 회로부(120)는 오토 리플레시 신호(ARF)에 응답하여 메모리 셀 어레이(114)에서 리플레시해야 할 워드 라인에 대한 내부 로우 어드레스(IRA)를 생성하여 로우 디코더(112)로 출력한다. 로우 디코더(112)는 내부 로우 어드레스(IRA)에 응답하여 메모리 셀 어레이(114)의 특정 행을 지정하여 리플레시 동작을 수행한다. 그리고 추가 기능 제어부(130)는 오토 리플레시 신호(ARF)가 인가되면 어드레스 레지스터(111)로부터 제어 코드(C_CODE)를 인가받고, 인가된 제어 코드(C_CODE)가 추가 기능 동작을 지시하고 있는지 확인한다. 추가 기능 동작을 지시하는 제어 코드(C_CODE)는 사용자에 의하여 미리 지정되며 추가 기능 제어부(130)는 오토 리플레시 동작 시에 지정된 제어 코드(C_CODE)가 인가되면 추가 기능을 수행하기 위한 제어 신호(con)를 출력한다. 온도 감지부(140)는 제어 신호(con)가 인가되면 반도체 메모리 장치의 현재 온도를 감지하고, 디지털 데이터로 변환하여 온도 데이터(TDQ)를 데이터 입출력부(115)로 출력한다. 데이터 입출력부(115)는 인가된 온도 데이터(TDQ)를 외부로 출력한다.
즉 도4 의 반도체 메모리 장치는 리플레시 동작 시에 반도체 메모리 장치의 온도를 감지하여 외부로 출력 가능하도록 구성하였다. 따라서 외부의 제어 장치는 온도 데이터(TDQ)를 분석하여 현재 반도체 메모리 장치의 온도가 적정한지를 판단하고, 온도가 너무 높은 경우에는 반도체 메모리 장치가 동작을 중지하게 하거나, 대기 명령을 삽입하여 반도체 메모리 장치의 온도가 낮아지도록 한다.
도5 는 본 발명에 따른 반도체 메모리 장치의 다른 예로 임피던스를 제어하는 드라이버 회로를 구비한 반도체 메모리 장치를 나타내는 블록도이다.
도4 에서는 오토 리플레시 동작 시에 반도체 메모리 장치의 온도를 외부로 출력하도록 구성하였으나 도5 에서는 오토 리플레시 동작 시에 데이터 입출력부에 연결되는 데이터 전송 라인의 임피던스(Impedance)를 조절하도록 구성하였다.
도5 에서 어드레스 레지스터(111), 로우 디코더(112), 컬럼 디코더(113), 메모리 셀 어레이(114), 모드 레지스터(116), 명령 디코더(117) 및 리플레시 회로부(120)의 기능은 도4 와 동일하다. 드라이버 회로(150)는 데이터(DQ)가 반도체 메모리 장치로 입력되는 경우 입력 데이터(DQi)가 임피던스의 불일치로 인하여 반사되는 것을 줄이기 위한 종결 회로와 출력 데이터(DQo)를 외부의 장치로 출력하기 위하여 데이터(DQ)를 구동하는 오프 칩 구동 회로(off-chip driver circuit)를 구비한다. 도5 의 드라이버 회로(150)는 한국 공개특허 10-2005-0019453호에 기재되어 있다.
도6 은 도5 의 드라이버 회로(150)를 상세하게 나타낸 블록도이다.
고정 임피던스 코드 발생기(155)는 오프 칩 구동 회로(152)나 종결 회로(153)가 미리 정해진 고정 임피던스를 가지도록 고정 임피던스 제어 코드(UPCF, DNCF)를 출력한다. 여기서 고정 임피던스 코드 발생기(155)에서 생성되는 고정 임피던스 제어 코드(UPCF, DNCF)는 외부의 데이터에 의해 프로그램 되도록 구성 될 수 있다.
가변 임피던스 코드 발생기(156)는 외부 기준 저항기(REXT)와 연결되고, 외부 기준 저항기(REXT)의 임피던스에 응답하여 가변되는 가변 임피던스 제어 코드(UPCV, DNCV)를 출력한다.
선택 회로(154)는 도5 의 추가 기능 제어부(130)로부터 제어 신호(con)에 응답하여 고정 임피던스 코드 발생기(155)로부터 인가되는 고정 임피던스 코드(UPCF, DNCF)와 가변 임피던스 코드 발생기(156)로부터 인가되는 가변 임피던스 코드(UPCV, DNCV)중에서 하나의 임피던스 코드를 선택하여 임피던스 제어 코드(UPC, DNC)를 출력한다.
종결 회로(153)는 선택 회로(154)에서 출력되는 제어 코드(UPC)에 응답하여 임피던스가 가변된다. 종결 회로(153)의 임피던스가 조절되면 라이트 동작 시에 외부에서 인가되는 데이터(DQ)가 반사되지 않고 데이터 입출력부(115)로 입력 데이터(DQi)로 전송되므로 신호의 충실도(signal integrity)를 높인다.
구동 제어 회로(151)는 데이터 입출력부(115)로부터 출력되는 출력 데이터(D빼)를 입력 받고, 임피던스 제어 코드들(UPC, DNC)에 응답하여 풀업 및 풀다운 제어 신호들(PUi, PDi)을 출력한다.
오프-칩 구동 회로(152)는 풀업 및 풀다운 제어 신호들(PUi, PDi)에 응답하여 데이터(DQ)를 출력한다. 이때 오프-칩 구동회로(152)의 임피던스는 풀업 및 풀다운 제어 신호들(PUi, PDi)의 선택적인 활성화에 따라 가변되어 외부로 출력 되는 데이터(DQ)의 신호 충실도를 높인다.
일반적으로 드라이버 회로(150)는 드라이버 업데이트 명령이 인가되면 선택 회로(154)에서 임피던스 제어 신호(UPC, DNC)를 출력한다. 그리고 종결 회로(153)는 라이트 동작 시에 명령 디코더(117)로부터 라이트 신호(WR)를 인가받아 동작하고, 오프-칩 구동 회로(152)는 리드 동작 시에 명령 디코더(117)로부터 리드 신호(RD)를 인가받아 동작한다.
도5 와 도6 을 참조로 하여 본 발명의 반도체 메모리 장치의 리플레시 동작과 추가 기능 동작을 설명하면 반도체 메모리 장치에 전원이 인가되면 명령 디코더(117)는 모드 레지스터(116)로 모드 설정 신호(MRS)를 인가한다. 모드 레지스터(116)는 모드 설정 신호(MRS)에 응답하여 외부로부터 인가되는 모드 설정 코드를 저장하여 반도체 메모리 장치의 각종 설정을 저장하게 된다. 또한 모드 레지스터(116)은 모드 설정 코드에 추가 기능 동작을 위한 설정이 있으면 추가 기능 제어 신호(ctl)를 활성화 하여 추가 기능 제어부(130)로 출력하여 활성화한다. 그리고 외부의 제어 장치로부터 오토 리플레시 동작에 대한 명령(COM)이 인가되면 명령 디코더(117)는 명령(COM)을 분석하여 오토 리플레시 신호(ARF)를 어드레스 레지스터(111)와 리플레시 회로부(120)와 데이터 입출력부(115) 및 추가 기능 제어부(130)로 출력한다. 어드레스 레지스터(111)는 오토 리플레시 신호(ARF)에 응답하 여 외부에서 인가되는 어드레스(ADD)를 제어 코드(C_CODE)로서 추가 기능 제어부(130)로 출력한다. 리플레시 회로부(120)는 오토 리플레시 신호(ARF)에 응답하여 메모리 셀 어레이(114)에서 리플레시해야 할 워드 라인에 대한 내부 로우 어드레스(IRA)를 생성하여 로우 디코더(112)로 출력한다. 로우 디코더(112)는 내부 로우 어드레스(IRA)에 응답하여 메모리 셀 어레이(114)의 특정 행을 지정하여 리플레시 동작을 수행한다. 그리고 추가 기능 제어부(130)는 오토 리플레시 신호(ARF)가 인가되면 어드레스 레지스터(111)로부터 제어 코드(C_CODE)를 인가받고, 인가된 제어 코드(C_CODE)가 추가 기능 동작을 지시하고 있는지 확인한다. 추가 기능 동작을 지시하는 제어 코드(C_CODE)는 사용자에 의하여 미리 지정되며 추가 기능 제어부(130)는 오토 리플레시 동작 시에 지정된 제어 코드(C_CODE)가 인가되면 추가 기능을 수행하기 위한 제어 신호(con)를 출력한다. 드라이버 회로(150)의 선택 회로(154)는 제어 신호(con)에 응답하여 고정 임피던스 코드 발생기(155)에서 인가되는 고정 임피던스 코드(UPCF, DNCF)와 가변 임피던스 코드 발생기(156)에서 인가되는 가변 임피던스 코드(UPCV, DNCV) 중에서 하나를 선택하여 임피던스 코드(UPC, DNC)를 출력한다.
이후 반도체 메모리 장치가 라이트 동작 시에는 외부에서 인가되는 데이터(DQ)에 대해 종결 회로(153)의 임피던스가 임피던스 코드(UPC)에 응답하여 가변되어 입력 데이터(DQi)의 신호 충실도를 높인다. 그리고 리드 동작 시에는 출력 데이터(DQo)에 대해 구동 제어 회로(151)가 임피던스 코드(UPC, DNC)에 응답하여 풀업 및 풀다운 제어 신호들(PUi, PDi)을 오프-칩 구동 회로(152)로 인가하고, 오프- 칩 구동 회로(152)는 풀업 및 풀다운 제어 신호들(PUi, PDi)에 응답하여 임피던스를 가변되어 외부로 출력되는 데이터(DQ)의 신호 충실도를 높인다.
도4 내지 도5 의 실시예에서는 반도체 메모리 장치의 오토 리플레시 동작 시에 함께 수행할 수 있는 추가 기능으로서 반도체 메모리 장치의 온도를 출력하거나, 입출력 임피던스를 제어하는 드라이버 회로를 업데이트 하는 방법을 각각 도시하였다. 그러나 상기한 두 가지 추가 기능을 함께 구비하도록 하여 오토 리플레시 동작 시에 외부에서 인가되는 어드레스로서 선택적으로 동작하게 할 수도 있다. 그리고 상기한 추가 기능 이외에도 다양한 기능들이 이용될 수 있음은 자명하다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술분야의 숙련된 당업자는 하기의 특허 청구 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
따라서, 본 발명의 반도체 메모리 장치 및 이 장치의 리플레시 동작 시 추가 기능 수행 방법은 반도체 메모리 장치에서 리플레시 동작 시에 이용되지 않는 부분들을 활용하여 다양한 추가 기능을 함께 동작 할 수 있도록 구성하여 추가 기능을 위한 별도의 동작 시간을 요구하지 않으므로 반도체 메모리 장치의 효율성을 높인다.

Claims (22)

  1. 복수개의 워드 라인과 복수개의 비트 라인 사이에 연결된 복수개의 메모리 셀을 구비하는 메모리 셀 어레이;
    외부로부터 명령을 인가받아 디코딩하여 액티브 신호, 리드 신호, 라이트 신호, 리플레시 신호 및 모드 설정 신호를 출력하는 명령 디코더;
    상기 모드 설정 신호에 응답하여 리플레시 동작과 함께 추가 기능을 수행하도록 설정된 모드 설정 코드를 외부로부터 인가받아 추가 기능 제어 신호를 활성화하는 모드 레지스터;
    상기 리플레시 신호에 응답하여 상기 메모리 셀 어레이의 메모리 셀을 리플레시하기 위한 내부 로우 어드레스를 생성하여 출력하는 리플레시 회로부;
    상기 모드 레지스터로부터 추가 기능 제어 신호를 인가받고 상기 리플레시 신호에 응답하여 외부로부터 인가되는 제어 코드가 리플레시 동작과 함께 추가 기능 동작을 지시하는 경우에 제어 신호를 출력하는 추가 기능 제어부; 및
    상기 제어 신호에 응답하여 리플레시 동작 시에 지정된 소정의 추가 기능을 수행하는 추가 기능 동작부를 구비하는 것을 특징으로 하는 반도체 메모리 장치.
  2. 제1 항에 있어서, 상기 리플레시 신호는
    오토 리플레시 신호인 것을 특징으로 하는 반도체 메모리 장치.
  3. 제1 항에 있어서, 상기 반도체 메모리 장치는
    상기 액태브 신호와 리드, 라이트 신호에 응답하여 외부로부터 인가되는 어드레스를 로우 어드레스와 컬럼 어드레스로 구분하여 각각 출력하는 어드레스 레지스터;
    상기 액티브 신호에 응답하여 상기 로우 어드레스를 인가받고, 상기 리플레시 신호에 응답하여 상기 내부 로우 어드레스를 인가받아 디코딩하여 상기 메모리 셀 어레이의 워드 라인을 선택하는 로우 디코더;
    상기 컬럼 어드레스를 인가받아 상기 메모리 셀 어레이의 비트 라인을 선택하는 컬럼 디코더; 및
    상기 리드 신호에 응답하여 메모리 셀 어레이에서 출력되는 데이터를 외부로 출력하고, 상기 라이트 신호에 응답하여 외부에서 인가되는 데이터를 상기 메모리 셀 어레이로 출력하는 데이터 입출력부를 추가로 더 구비하는 것을 특징으로 하는 반도체 메모리 장치.
  4. 제3 항에 있어서, 상기 추가 기능 동작부는
    상기 제어 신호에 응답하여 온도를 감지하는 온도 센서; 및
    상기 온도 센서에서 감지한 온도를 온도 데이터로 변환하여 상기 데이터 입출력부로 출력하는 A/D 컨버터를 구비하는 것을 특징으로 하는 반도체 메모리 장치.
  5. 제4 항에 있어서, 상기 데이터 입출력부는
    상기 리플레시 신호에 응답하여 상기 온도 데이터를 외부로 출력하는 것을 특징으로 하는 반도체 메모리 장치.
  6. 제3 항에 있어서, 상기 추가 기능 동작부는
    상기 제어 신호에 응답하여 임피던스가 조절되고, 리드 동작 시에 상기 데이터 입출력부로부터 데이터를 인가받아 외부로 출력하고, 라이트 동작 시에 외부로부터 상기 데이터 입출력부로 데이터를 전송하는 드라이버 회로인 것을 특징으로 하는 반도체 메모리 장치.
  7. 제6 항에 있어서, 상기 드라이버 회로는
    외부 기준 저항기에 연결되고 상기 제어 신호에 응답하여 상기 외부 기준 저항기의 임피던스에 따라 가변되는 임피던스 제어 코드들을 발생하는 임피던스 제어 회로;
    상기 임피던스 제어 코드에 응답하여 임피던스가 가변되고 라이트 동작 시에 상기 라이트 신호에 응답하여 외부에서 인가되는 데이터가 반사되지 않도록 하는 종결회로; 및
    상기 임피던스 제어 코드에 응답하여 임피던스가 가변되고 리드 동작 시에 상기 리드 신호에 응답하여 외부로 출력되는 데이터를 구동하는 출력 구동 회로를 구비하는 것을 특징으로 하는 반도체 메모리 장치.
  8. 제7 항에 있어서, 상기 임피던스 제어 회로는
    상기 외부 기준 저항기에 연결되어 상기 외부 기준 저항기의 임피던스에 따라 가변되는 가변 임피던스 코드들을 발생하는 가변 임피던스 코드 발생기;
    미리 정해진 고정 임피던스 코드들을 발생하는 고정 임피던스 코드 발생기; 및
    상기 제어 신호에 응답하여 상기 가변 임피던스 코드 또는 상기 고정 임피던스 코드 중 하나를 선택하여 상기 임피던스 제어 코드를 출력하는 선택 회로를 구비하는 것을 특징으로 하는 반도체 메모리 장치.
  9. 제7 항에 있어서, 상기 출력 구동 회로는
    상기 임피던스 제어 코드와 상기 메모리 셀 어레이에서 인가되는 데이터에 응답하여 풀업 및 풀다운 제어 신호를 출력하는 구동 제어 회로; 및
    상기 풀업 및 풀다운 제어 신호에 응답하여 임피던스가 가변되고 상기 리드 신호에 응답하여 데이터를 외부로 출력하는 오프-칩 구동 회로를 구비하는 것을 특징으로 하는 반도체 메모리 장치.
  10. 제1 항에 있어서, 상기 추가 기능 제어부는
    외부에서 인가되는 상기 제어 코드에 따라 서로 다른 상기 제어 신호를 출력하는 것을 특징으로 하는 반도체 메모리 장치.
  11. 제10 항에 있어서, 상기 추가 기능 동작부는
    복수개의 추가 기능을 구비하여 상기 서로 다른 제어 신호에 응답하여 해당 추가 기능을 수행하는 것을 특징으로 하는 반도체 메모리 장치.
  12. 메모리 셀 어레이와 추가 기능 제어부와 추가 기능 동작부를 구비한 반도체 메모리 장치에서,
    모드 설정 동작 시에 외부로부터 인가되는 모드 설정 코드를 인가받아 추가 기능 제어 신호를 활성화하는 추가 기능 제어 신호 설정 단계;
    상기 추가 기능 제어 신호가 활성화 되어있으면 리플레시 신호에 응답하여 지정된 소정의 추가 기능을 수행하도록 상기 추가 기능 제어부에서 제어 신호를 출력하는 제어 신호 출력 단계; 및
    상기 제어 신호에 응답하여 지정된 소정의 추가 기능을 수행하는 추가 기능 수행 단계를 구비하는 것을 특징으로 하는 반도체 메모리 장치의 리플레시 동작 시 추가 기능 수행 방법.
  13. 제12 항에 있어서, 상기 리플레시 신호는
    오토 리플레시 신호인 것을 특징으로 하는 반도체 메모리 장치의 리플레시 동작 시 추가 기능 수행 방법.
  14. 제12 항에 있어서, 상기 추가 기능 제어 신호 설정 단계는
    상기 반도체 메모리 장치에 전원이 인가되면 외부로부터 모드 설정 코드를 인가받는 모드 설정 단계;
    상기 모드 설정 코드에 리플레시 동작 시에 추가 기능을 수행하도록 설정되어 있는지 판별하는 모드 설정 코드 판별 단계; 및
    상기 모드 설정 코드에 응답하여 상기 추가 기능 제어 신호를 활성화하는 추가 기능 제어 신호 활성화 단계를 구비하는 것을 특징으로 하는 반도체 메모리 장치의 리플레시 동작 시 추가 기능 수행 방법.
  15. 제12 항에 있어서, 상기 제어 신호 출력 단계는
    상기 리플레시 신호가 인가되면 상기 리플레시 신호와 함께 외부에서 인가되는 제어 코드가 추가 기능을 수행하도록 지정되어 있는지 판별하는 제어 코드 판별 단계;
    상기 제어 코드에 응답하여 상기 제어 신호를 생성하여 출력하는 제어 신호 생성 단계를 구비하는 것을 특징으로 하는 반도체 메모리 장치의 리플레시 동작 시 추가 기능 수행 방법.
  16. 제12 항에 있어서, 상기 추가 기능 수행 단계는
    상기 제어 신호에 응답하여 상기 반도체 메모리 장치의 온도를 감지하는 온도 감지 단계; 및
    상기 감지된 온도를 온도 데이터로 변환하여 외부로 출력하는 온도 데이터 변환 단계를 구비하는 것을 특징으로 하는 반도체 메모리 장치의 리플레시 동작 시 추가 기능 수행 방법.
  17. 제12 항에 있어서, 상기 추가 기능 수행 단계는
    상기 제어 신호에 응답하여 상기 반도체 메모리 장치의 입출력 데이터 구동 능력을 조절하는 임피던스 조절 단계인 것을 특징으로 하는 반도체 메모리 장치의 리플레시 동작 시 추가 기능 수행 방법.
  18. 제17 항에 있어서, 상기 임피던스 조절 단계는
    상기 제어 신호에 응답하여 외부 기준 저항기의 임피던스에 따라 가변되는 임피던스 제어 코드들을 발생하는 임피던스 제어 코드 발생 단계;
    상기 임피던스 제어 코드에 응답하여 외부에서 인가되는 데이터가 반사되지 않도록 하는 종결 회로의 임피던스를 조절하는 종결 회로 임피던스 조절 단계; 및
    상기 임피던스 제어 코드에 응답하여 외부로 출력되는 데이터를 구동하는 출력 구동 회로의 임피던스를 조절하는 출력 구동 회로 임피던스 조절 단계를 구비하는 것을 특징으로 하는 반도체 메모리 장치의 리플레시 동작 시 추가 기능 수행 방법.
  19. 제18 항에 있어서, 상기 임피던스 제어 코드 발생 단계는
    상기 외부 기준 저항기의 임피던스에 따라 가변되는 가변 임피던스 코드들을 발생하는 가변 임피던스 코드 발생 단계;
    미리 정해진 고정 임피던스 코드들을 발생하는 고정 임피던스 코드 발생 단계; 및
    상기 제어 신호에 응답하여 상기 가변 임피던스 코드 또는 상기 고정 임피던스 코드 중 하나를 선택하여 상기 임피던스 제어 코드를 출력하는 임피던스 제어 코드 선택 단계를 구비하는 것을 특징으로 하는 반도체 메모리 장치의 리플레시 동작 시 추가 기능 수행 방법.
  20. 제18 항에 있어서, 상기 출력 구동 회로 임피던스 조절 단계는
    상기 임피던스 제어 코드와 상기 메모리 셀 어레이에서 인가되는 데이터에 응답하여 풀업 및 풀다운 제어 신호를 출력하는 구동 제어 신호 발생 단계; 및
    상기 풀업 및 풀다운 제어 신호에 응답하여 데이터를 외부로 출력하는 오프-칩 구동 회로의 임피던스를 조절하는 구동 회로 임피던스 조절 단계를 구비하는 것을 특징으로 하는 반도체 메모리 장치의 리플레시 동작 시 추가 기능 수행 방법.
  21. 제12 항에 있어서, 상기 제어 신호 출력 단계는
    외부에서 인가되는 제어 코드에 따라 서로 다른 상기 제어 신호를 출력하는 것을 특징으로 하는 반도체 메모리 장치의 리플레시 동작 시 추가 기능 수행 방법.
  22. 제21 항에 있어서, 상기 추가 기능 수행 단계는
    상기 서로 다른 제어 신호에 응답하여 복수개의 추가 기능 중에서 해당 추가 기능을 수행하는 것을 특징으로 하는 반도체 메모리 장치의 리플레시 동작 시 추가 기능 수행 방법.
KR1020060054272A 2006-06-16 2006-06-16 반도체 메모리 장치 및 이 장치의 리플레시 동작 시 추가기능 수행 방법 KR100810612B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020060054272A KR100810612B1 (ko) 2006-06-16 2006-06-16 반도체 메모리 장치 및 이 장치의 리플레시 동작 시 추가기능 수행 방법
US11/811,601 US7701795B2 (en) 2006-06-16 2007-06-11 Controlling execution of additional function during a refresh operation in a semiconductor memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060054272A KR100810612B1 (ko) 2006-06-16 2006-06-16 반도체 메모리 장치 및 이 장치의 리플레시 동작 시 추가기능 수행 방법

Publications (2)

Publication Number Publication Date
KR20070119838A KR20070119838A (ko) 2007-12-21
KR100810612B1 true KR100810612B1 (ko) 2008-03-06

Family

ID=38873427

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060054272A KR100810612B1 (ko) 2006-06-16 2006-06-16 반도체 메모리 장치 및 이 장치의 리플레시 동작 시 추가기능 수행 방법

Country Status (2)

Country Link
US (1) US7701795B2 (ko)
KR (1) KR100810612B1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100655076B1 (ko) * 2005-01-20 2006-12-08 삼성전자주식회사 반도체 메모리 장치의 내부 온도 데이터 출력 방법 및그에 따른 내부 온도 데이터 출력회로
JP2010176783A (ja) * 2009-02-02 2010-08-12 Elpida Memory Inc 半導体装置とその制御方法と半導体装置とそれを制御するコントローラとを含む半導体システム
US8909966B2 (en) * 2010-03-26 2014-12-09 Advantest Corporation Wireless power supply apparatus
JP2013030001A (ja) * 2011-07-28 2013-02-07 Elpida Memory Inc 情報処理システム
KR102050473B1 (ko) 2012-09-24 2019-11-29 삼성전자주식회사 리프레쉬 주기를 조절하는 반도체 메모리 장치 및 메모리 시스템
WO2014123081A1 (ja) * 2013-02-08 2014-08-14 ピーエスフォー ルクスコ エスエイアールエル 半導体装置
KR20200116814A (ko) * 2019-04-02 2020-10-13 에스케이하이닉스 주식회사 메모리 시스템 및 이의 동작 방법

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980083284A (ko) * 1997-05-13 1998-12-05 문정환 반도체 메모리
US6438057B1 (en) 2001-07-06 2002-08-20 Infineon Technologies Ag DRAM refresh timing adjustment device, system and method
JP2003132678A (ja) 2001-10-29 2003-05-09 Fujitsu Ltd 温度検出機能を備えた半導体装置、試験方法、及び温度検出機能を備えた半導体記憶装置のリフレッシュ制御方法
KR20040103017A (ko) * 2003-05-30 2004-12-08 삼성전자주식회사 리프레시 주기를 제어하기 위해 온도 감지 장치를 내장한메모리 시스템
KR20050082579A (ko) * 2004-02-19 2005-08-24 주식회사 하이닉스반도체 온도변화에 따라 최적의 리프레쉬 주기를 가지는 반도체메모리 장치

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4056173B2 (ja) * 1999-04-14 2008-03-05 富士通株式会社 半導体記憶装置および該半導体記憶装置のリフレッシュ方法
US6751143B2 (en) * 2002-04-11 2004-06-15 Micron Technology, Inc. Method and system for low power refresh of dynamic random access memories
KR100614200B1 (ko) * 2004-11-03 2006-08-21 삼성전자주식회사 리얼 억세스 타임 측정을 위한 의사 스태틱 램의 셀프리프레쉬 회로 및 이를 위한 셀프 리프레쉬 회로의 동작방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980083284A (ko) * 1997-05-13 1998-12-05 문정환 반도체 메모리
US6438057B1 (en) 2001-07-06 2002-08-20 Infineon Technologies Ag DRAM refresh timing adjustment device, system and method
JP2003132678A (ja) 2001-10-29 2003-05-09 Fujitsu Ltd 温度検出機能を備えた半導体装置、試験方法、及び温度検出機能を備えた半導体記憶装置のリフレッシュ制御方法
KR20040103017A (ko) * 2003-05-30 2004-12-08 삼성전자주식회사 리프레시 주기를 제어하기 위해 온도 감지 장치를 내장한메모리 시스템
KR20050082579A (ko) * 2004-02-19 2005-08-24 주식회사 하이닉스반도체 온도변화에 따라 최적의 리프레쉬 주기를 가지는 반도체메모리 장치

Also Published As

Publication number Publication date
US7701795B2 (en) 2010-04-20
KR20070119838A (ko) 2007-12-21
US20070297260A1 (en) 2007-12-27

Similar Documents

Publication Publication Date Title
KR100746229B1 (ko) 반도체 메모리 장치
KR100810612B1 (ko) 반도체 메모리 장치 및 이 장치의 리플레시 동작 시 추가기능 수행 방법
US7551502B2 (en) Semiconductor device
US8675436B2 (en) Multi-channel semiconductor memory device and method of refreshing the same
US7019556B2 (en) Semiconductor memory device capable of adjusting impedance of data output driver
US8193829B2 (en) Semiconductor device, memory system, and method for controlling termination of the same
JP3604291B2 (ja) ダブルレートの入出力回路を有するメモリデバイス
US6768693B2 (en) Integrated dynamic memory with control circuit for controlling a refresh mode of memory cells, and method for driving the memory
EP1293984B1 (en) Synchronous semiconductor memory device
US7042800B2 (en) Method and memory system in which operating mode is set using address signal
KR100682694B1 (ko) 반도체 메모리 장치
KR100540488B1 (ko) 로우 경로 제어회로를 갖는 반도체 메모리 소자 및 그의구동방법
KR100543914B1 (ko) 리프레쉬 동작시 피크 전류를 줄일 수 있는 반도체 메모리장치
JP2005166244A (ja) メモリ装置のワードラインのオフ時間及びビットラインイクオライジング時間の動的選択方法及びシステム
US8369181B2 (en) Semiconductor integrated circuit device for controlling a sense amplifier
KR100444703B1 (ko) 네트워크 상 높은 버스 효율을 갖는 메모리 장치 및 그동작 방법, 그리고 이를 포함하는 메모리 시스템
KR100802075B1 (ko) 반도체 메모리 장치
KR100413484B1 (ko) 반도체 메모리 장치의 리프레쉬 회로
KR100543210B1 (ko) 에러 명령어 입력시 오동작을 방지하기 위한 반도체메모리 장치
KR100903387B1 (ko) 전력 소모를 줄이는 반도체 메모리 장치
KR20110002303A (ko) 반도체 메모리 장치 및 그 구동 방법
KR100659554B1 (ko) 어드레스 입력에 따른 억세스 동작시의 데이터 충돌을 방지하는 반도체 메모리 장치 및 그의 구동방법
US9202540B1 (en) Semiconductor memory device and method for operating the same
JPH06168590A (ja) 半導体ダイナミックｒａｍ

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130131

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140129

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20150202

Year of fee payment: 8