WO2014123081A1 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
WO2014123081A1
WO2014123081A1 PCT/JP2014/052423 JP2014052423W WO2014123081A1 WO 2014123081 A1 WO2014123081 A1 WO 2014123081A1 JP 2014052423 W JP2014052423 W JP 2014052423W WO 2014123081 A1 WO2014123081 A1 WO 2014123081A1
Authority
WO
WIPO (PCT)
Prior art keywords
command
temperature information
output
temperature
circuit
Prior art date
Application number
PCT/JP2014/052423
Other languages
English (en)
French (fr)
Inventor
宏 赤松
Original Assignee
ピーエスフォー ルクスコ エスエイアールエル
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ピーエスフォー ルクスコ エスエイアールエル filed Critical ピーエスフォー ルクスコ エスエイアールエル
Publication of WO2014123081A1 publication Critical patent/WO2014123081A1/ja

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40626—Temperature related aspects of refresh operations
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01K—MEASURING TEMPERATURE; MEASURING QUANTITY OF HEAT; THERMALLY-SENSITIVE ELEMENTS NOT OTHERWISE PROVIDED FOR
    • G01K7/00—Measuring temperature based on the use of electric or magnetic elements directly sensitive to heat ; Power supply therefor, e.g. using thermoelectric elements
    • G01K7/01—Measuring temperature based on the use of electric or magnetic elements directly sensitive to heat ; Power supply therefor, e.g. using thermoelectric elements using semiconducting elements having PN junctions

Definitions

  • the present invention relates to a semiconductor device.
  • a device that has a temperature sensor that detects temperature information inside a device and outputs temperature information according to a command input from the outside.
  • a semiconductor device that outputs temperature information in response to a mode register read command that is output to read out a mode signal from a mode register in which a mode signal indicating an operation mode is set is known (see Patent Document 1).
  • the temperature information is periodically updated, the temperature information is updated every time the number of regularly output commands is counted a predetermined number.
  • the timing at which the temperature information is updated may overlap with the timing at which the temperature information is output, and there is a problem that a situation in which correct temperature information cannot be output may occur.
  • the inventor of the present application made clear. Hereinafter, this problem will be described with reference to FIGS.
  • FIG. 1 is a diagram illustrating an example of a configuration of a temperature information output unit that outputs temperature information.
  • the temperature information output unit includes three FF (flip-flop) circuits 90_0-2 that receive temperature information ITEMP_0-2 from a temperature sensor (not shown).
  • the temperature information ITEMP_0-2 respectively input to the FF circuit 90_0-2 is updated every time the refresh command output periodically is counted a predetermined number of times.
  • the refresh command is a command for instructing refresh of data held in the dynamic memory cell.
  • the mode register read command MRR_com is input to each of the FF circuits 90_0-2, and each FF circuit 90_0-2 outputs temperature information TEMP_0-2 latched at a timing according to the mode register read command MRR_com.
  • FIG. 2 is a timing chart for explaining a situation where correct temperature information cannot be output in the circuit of FIG.
  • a temperature update command TEMP1_com is generated.
  • the temperature sensor updates the temperature information ITEMP_0-2 and outputs it to the FF circuit 90_0-2.
  • the FF circuit 90_0-2 latches the temperature information ITEMP_0-2 input from the temperature sensor at the timing when the mode register read command MRR_com is received, and outputs the latched temperature information TEMP_0-2.
  • the timing at which the temperature information is updated is determined according to the timing at which the refresh command is output, and the timing at which the temperature information is output is determined according to the timing at which the mode register read command MRR_com is output.
  • the mode register read command MRR_com is output regardless of the timing at which the refresh command is output. For this reason, the timing at which the value of the temperature information ITEMP_0-2 input to the FF circuit 90 transitions may overlap with the timing at which the mode register read command MRR_com is input to the FF circuit 90_0-2. If the timing at which the value of the temperature information ITEMP_0-2 transitions and the timing at which the mode register read command MRR_com is input to the FF circuit 90_0-2 overlap, the output of the FF circuit 90_0-2 is between 0 and 1 The metastable state may continue to maintain the intermediate voltage. In this case, the temperature information output unit cannot output correct temperature information.
  • the semiconductor device of the present invention is A counter that outputs a temperature update command that instructs updating of temperature information each time a periodic command that is periodically output is counted a predetermined number of times, A temperature sensor that detects and outputs temperature information each time the temperature update command is output; Temperature information output for determining the temperature information to be output among the temperature information from the temperature sensor according to the regular command and outputting the determined temperature information according to the temperature output instruction command for instructing the output of the temperature information Part.
  • the temperature information is updated every time the regular command is counted a predetermined number of times, the temperature information to be output is determined according to the next output periodic command, and the determined temperature information is output next. Output in response to the temperature output instruction command.
  • FIG. 3 is a block diagram showing a semiconductor device 100 according to an embodiment of the present invention. It is a figure which shows the detail of the temperature information output part 121 of FIG. It is a figure which shows the detail of the comparison part 122 of FIG. 6 is a timing chart for explaining an operation example of the semiconductor device 100 of FIG. 5.
  • the semiconductor device 100 is a semiconductor memory device, and more specifically, a DRAM (Dynamic Random Access Memory).
  • DRAM is a volatile memory that needs to be supplied with power to hold stored information, and since stored information disappears over time, information is periodically refreshed (reread and rewritten). This is a dynamic memory that maintains the stored information.
  • the semiconductor device 100 outputs temperature information in response to a mode register read command as a temperature output instruction command for instructing output of temperature information.
  • the temperature information is updated every time a refresh command for instructing execution of refresh is counted a predetermined number of times.
  • the refresh command is a periodic command that is output periodically.
  • FIG. 3 is a block diagram showing the semiconductor device 100 according to the embodiment of the present invention.
  • the semiconductor device 100 includes a clock terminal group 101, a command address terminal group 102, a data input / output terminal group 103, and a power supply terminal group 104 as external terminals.
  • the semiconductor device 100 also includes a clock input circuit 105, an internal clock generation circuit 106, a timing generator 107, a command address input circuit 108, a command decode circuit 109, an address latch circuit 110, a mode register 111, a memory Cell array 112, row decoder 113, column decoder 114, read / write amplifier RWAMP 115, input / output circuit 116, refresh counter 119, temperature sensor 120, temperature information output unit 121, comparison unit 122, and ZQ calibration Circuit 117 and internal power generation circuit 118.
  • the clock terminal group 101 receives external clock signals CK and / CK.
  • a signal having “/” at the beginning of the symbol means a complementary signal of the signal having the same name without having “/” at the beginning of the symbol.
  • a signal without “/” is a high active signal
  • a signal with “/” is an inverted signal of a signal without “/” or a low active signal. is there.
  • the clock input circuit 105 is an operational amplifier that receives the external clock signals CK and / CK from the clock terminal group 101, amplifies the received external clock signals CK and / CK, and outputs them to the internal clock generation circuit 106.
  • the internal clock generation circuit 106 uses the external clock signals CK and / CK output from the clock input circuit 105 to generate an internal clock signal ICLK synchronized with the external clock signals CK and / CK.
  • the internal clock generation circuit 106 outputs the generated internal clock signal ICLK to the timing generator 107, the input / output circuit 116, and the ZQ calibration circuit 117.
  • the timing generator 107 outputs an internal clock signal serving as a reference signal for operation timing to other circuits in the semiconductor device 100 based on the internal clock signal ICLK output from the internal clock generation circuit 106.
  • the command address terminal group 102 receives a command signal and an address signal.
  • the command address input circuit 108 receives a command signal and an address signal from the command address terminal group 102, outputs a command signal to the command decode circuit 109, and outputs an address signal to the address latch circuit 110.
  • the command decode circuit 109 receives the command signal and generates an internal command signal by holding the command signal, decoding the command signal, counting the command signal, and the like.
  • the command decode circuit 109 generates, for example, a refresh command, a data write command and a read command, a mode register read command MRR_com, a mode register write command, and the like as internal command signals.
  • the address latch circuit 110 receives an address signal from the command address input circuit 108.
  • the address latch circuit 110 outputs an address signal to the mode register 111 when setting the mode register 111.
  • the address latch circuit 110 outputs a row address of the address signal to the row decoder 113 and outputs a column address of the address signal to the column decoder 114.
  • the mode register 111 is a circuit in which operation parameters of the semiconductor device 100 are set.
  • the operation parameters set in the mode register 111 are, for example, a burst length and CAS latency.
  • the mode register 111 receives an internal command signal from the command decode circuit 109 and an address signal from the address latch circuit 110, and an operation parameter specified based on the internal command signal and the address signal is set.
  • the memory cell array 112 includes a plurality of word lines WL, a plurality of bit lines BL, and a plurality of memory cells MC.
  • the word line WL and the bit line BL intersect with each other, and the memory cell MC is disposed at the intersection. Therefore, the memory cell MC is specified by the word line WL and the bit line BL.
  • FIG. 3 shows each one of a plurality of word lines WL, bit lines BL, and memory cells MC. In practice, a plurality of word lines WL, bit lines BL, and memory cells MC are arranged in an array. Is arranged.
  • the memory cell MC is a dynamic memory cell that maintains a state in which data is stored by periodically refreshing.
  • the row decoder 113 receives a row address from the address latch circuit 110 and a write command or a read command from the command decode circuit 109.
  • the row decoder 113 receives a refresh command from the refresh counter 119.
  • the row decoder 113 When the row decoder 113 receives a write command or a read command, the row decoder 113 selects a word line WL corresponding to the row address from the plurality of word lines WL in the memory cell array 112.
  • the row decoder 113 When the row decoder 113 receives the refresh command, the row decoder 113 selects the word line WL corresponding to the row address from the plurality of word lines WL, and refreshes the memory cell MC corresponding to the selected word line WL. Perform a refresh.
  • the column decoder 114 When the column decoder 114 receives the column address from the address latch circuit 110 and the write command or read command from the command decode circuit 109, the column decoder 114 selects a bit line BL corresponding to the column address from the plurality of bit lines BL. select.
  • a memory cell MC (hereinafter referred to as “selected memory cell”) present at the intersection of the bit line BL selected by the column decoder 114 and the word line WL selected by the row decoder 113. ”) Is output to the RWAMP 115, and then output to the input / output circuit 116.
  • the data output from the RWAMP 115 is written into the selected memory cell.
  • the RWAMP 115 When a read command occurs, the RWAMP 115 amplifies read data, which is data read from the selected memory cell in the memory cell array 112, and outputs the amplified read data to the input / output circuit 116. When a write command occurs The write data, which is data received from the input / output circuit 116, is amplified and output to the memory cell array 112.
  • the data input / output terminal group 103 is connected to the input / output circuit 116, and outputs read data and receives write data.
  • the input / output circuit 116 outputs read data read from the memory cell array 112 via the RWAMP 115, and outputs write data input from the data input / output terminal group 103 to the memory cell array 112 via the RWAMP 115.
  • the ZQ calibration circuit 117 adjusts the impedance of the input / output circuit 116 using the reference resistor 201 outside the semiconductor device 100.
  • the power supply terminal group 104 receives the voltage VDD on the high potential side of the power supply voltage and the voltage VSS on the low potential side of the power supply voltage.
  • the internal power supply generation circuit 118 receives the voltage VDD and the voltage VSS from the power supply terminal group 104, and generates internal power supply voltages such as the voltage VPP, the voltage VOD, the voltage VARY, and the voltage VPERI.
  • the refresh counter 119 receives a refresh command from the command decode circuit 109 and counts the refresh command.
  • the refresh counter 119 outputs a temperature update command for instructing the temperature sensor 120 to update temperature information every time the number of times the refresh command is counted reaches a predetermined number.
  • the temperature sensor 120 detects and outputs temperature information each time a temperature update command is output from the refresh counter 119.
  • Temperature information ITEMP_0-2 from the temperature sensor 120 is input to the temperature information output unit 121, and a refresh command / REF_com and a mode register read command MRR_com are input from the command decode circuit 109.
  • the refresh command / REF_com and the mode register read command MRR_com are input in synchronization with the clock signal.
  • the temperature information output unit 121 determines the temperature information TEMP1_0-2 to be output from the temperature information ITEMP_0-2 from the temperature sensor 120 in accordance with the refresh command / REF_com.
  • the temperature information output unit 121 outputs the determined temperature information TEMP1_0-2 to the input / output circuit 116 and the comparison unit 122 in response to the mode register read command MRR_com.
  • the comparison unit 122 compares the latest temperature information output by the temperature information output unit 121 with the temperature information output by the temperature information output unit 121 immediately before the latest temperature information, and indicates whether there is a change in temperature information. Information is output to the input / output circuit 116.
  • FIG. 4 is a diagram showing a detailed configuration of the temperature information output unit 121.
  • the temperature information output unit 121 latches the temperature information ITEMP_0-2 from the temperature sensor 120 in response to the refresh command and outputs it as temperature information INT_0-2 as a first FF (flip-flop) circuit as a first circuit 10_0-2 and temperature information INT_0-2 from the first FF circuit 10_0-2 are latched according to the mode register read command MRR_com and output as temperature information TEMP1_0-2 as a second circuit as a second circuit FF circuit 20_0-2.
  • the first FF circuit 10_0-2 latches the temperature information ITEMP_0-2 at the timing when the refresh command / REF_com is input, and newly starts the temperature information ITEMP_0 until the next refresh command is input. -2 is not latched, the output temperature information INT_0-2 does not change even if the value of the temperature information ITEMP_0-2 from the temperature sensor 120 changes.
  • the second FF circuit 20_0-2 latches the temperature information INT_0-2 from the first FF circuit 10_0-2 at the timing when the mode register read command MRR_com is input, and outputs it as temperature information TEMP1_0-2. .
  • FIG. 5 is a diagram showing a detailed configuration of the comparison unit 122.
  • the comparison unit 122 compares the third FF circuit 30_0-2, which is the first-stage FF circuit, and the fourth FF circuit 40_0-2, which is the second-stage FF circuit, to indicate whether there is a change in temperature information. And a comparison circuit 50_0-2 for outputting the result.
  • the comparison circuit 50_0-2 compares the temperature information output from the third FF circuit 30_0-2 with the temperature information output from the fourth FF circuit 40_0-2.
  • the comparison unit 122 also includes a synthesis circuit 60 that receives the comparison results output from the three comparison circuits 50_0-2 and outputs temperature comparison information TEMP2 obtained by synthesizing the comparison results.
  • a state in which at least one of the comparison results in the three comparison circuits is changed is output as a state in which there is a temperature change (TEMP2: H), and a state in which none is changed is a state in which there is no temperature change (TEMP2: L) Is output as
  • the third FF circuit 30_0-2 latches and outputs the temperature information TEMP1_0-2 output from the temperature information output unit 121 at the timing when the mode register read command MRR_com_1 is input.
  • the fourth FF circuit 40_0-2 outputs the temperature information output from the third FF circuit 30_0-2 one before the mode register read command MRR_com_1 input to the third FF circuit 30_0-2.
  • the mode register read command MRR_com_0 is latched and output at the input timing.
  • the third FF circuit 30_0-2 and the fourth FF circuit 40_0-2 hold the temperature information for two times continuously output from the temperature information output unit 121, and the comparison circuit 50_0-2 It becomes possible to compare temperature information for two times.
  • the comparison result indicating that even one of the three comparison results output from the three comparison circuits 50 includes a change is included in the synthesis circuit 60, the temperature indicating that the temperature information has changed.
  • the comparison information TEMP2 is output.
  • FIG. 6 is a timing chart for explaining an operation example of the semiconductor device 100 of FIG.
  • the refresh command / REF_com is periodically output, and the refresh counter 119 outputs a temperature update command TEMP_com every time the refresh command / REF_com is counted a predetermined number of times.
  • the temperature sensor 120 detects and outputs the temperature information ITEMP_0-2.
  • the temperature information ITEMP_0-2 output from the temperature sensor 120 is the first FF circuit 10_0 at the timing when the next output refresh command / REF_com is input to the first FF circuit 10_0-2 of the temperature information output unit 121. -2 is latched and output as temperature information INT_0-2. The temperature information INT_0-2 is latched in the second FF circuit 20_0-2 at the timing when the next output mode register read command MRR_com is input to the second FF circuit 20_0-2, and the temperature information Output as TEMP1_0-2.
  • the temperature information output unit 121 does not directly read and output the temperature information ITEMP_0-2 detected by the temperature sensor 120, but the temperature information INT_0-2 once latched in the first FF circuit 10_0-2. It will read and output.
  • the refresh counter 119 generates and outputs the temperature update command TEMP_com until the value of the temperature information ITEMP_0-2 output from the temperature sensor 120 after the refresh command / REF_com is output, and the temperature sensor 120 detects the temperature. It takes time to process. Since this time is shorter than the interval at which the refresh command / REF_com is output, the update of the temperature information ITEMP_0-2 is completed before the next refresh command / REF_com is output. Since the timing at which the first FF circuit 10_0-2 latches the temperature information ITEMP_0-2 is synchronized with the timing at which the refresh command / REF_com is input, it overlaps with the timing at which the value of the temperature information ITEMP_0-2 changes. Don't be.
  • the timing at which the value of the temperature information INT_0-2 read for output by the temperature information output unit 121 is synchronized with the refresh command / REF_com, and this timing is changed according to the mode register read command MRR_com output next.
  • Temperature information INT_0-2 is read. Therefore, the timing at which the value of the temperature information INT_0-2 transitions does not overlap with the timing at which the temperature information INT_0-2 is read, and the value of the temperature information TEMP1_0-2 output from the temperature information output unit 121 becomes unstable. (So-called metastable state) can be suppressed.
  • the refresh command / REF_com and the mode register read command MRR_com are synchronized with the clock signal. For this reason, at least a minimum interval of the clock signal occurs between the timing when the refresh command / REF_com is input and the timing when the mode register read command MRR_com is input.
  • the time of the minimum interval of the clock signal is sufficiently longer than the time from when the refresh command / REF_com is input until the value of the first FF circuit 10 transitions. For this reason, when the mode register read command MRR_com is input, the transition of the value of the first FF circuit 10 is completed, and the temperature information output unit 121 determines that the temperature information value transition timing is more reliable. It is possible to reduce the overlap with the timing of outputting.
  • the semiconductor device (100) outputs the temperature update command (TEMP_com) instructing the update of the temperature information every time the periodic command (/ REF_com) output periodically is counted a predetermined number of times.
  • Counter (119) a temperature sensor (120) that detects and outputs temperature information each time a temperature update command (TEMP_com) is output, and temperature information to be output among temperature information from the temperature sensor (120).
  • a temperature information output unit (121) that outputs the determined temperature information in response to a temperature output instruction command (MRR_com) that is determined in accordance with a periodic command (/ REF_com) and instructed to output temperature information.
  • the temperature information output unit (121) latches and outputs the temperature information from the temperature sensor (120) according to the regular command (/ REF_com).
  • TMP_com temperature output instruction command
  • the regular command (/ REF_com) and the temperature output instruction command (MRR_com) are output in synchronization with the clock signal.
  • the temperature output instruction command is also used as a mode register read command (MRR_com) for reading the operation mode set in the mode register.
  • MRR_com mode register read command
  • the semiconductor device (100) further includes a dynamic memory cell (112) that holds data, and the periodic command is a refresh command that instructs refresh of the data held in the dynamic memory cell (112).
  • Command (/ REF_com).
  • the semiconductor device is a DRAM that is a dynamic memory, but the present invention is not limited to such an example.
  • the semiconductor device is a volatile static memory such as SRAM (Static RAM), or a non-volatile memory such as flash memory, PRAM (Phase change RAM), STTRAM (Spin Torque Transfer RAM), ReRAM (Resistence RAM). May be.
  • the refresh command is given as an example of the regular command, but the present invention is not limited to this example.
  • the periodic command may be a command that is output periodically.
  • the mode register read command is given as an example of the temperature output instruction command for instructing the output of temperature information.
  • the temperature output instruction command is a command for determining the timing of outputting the temperature information. Good.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Dram (AREA)

Abstract

半導体装置１００は、定期的に出力される定期コマンドを所定回数カウントするたびに、温度情報の更新を指示する温度更新コマンドを出力するカウンタ１１９と、温度更新コマンドが出力されるたびに温度情報を検出して出力する温度センサ１２０と、温度センサからの温度情報のうち出力する温度情報を定期コマンドに応じて確定し、温度情報の出力を指示する温度出力指示コマンドに応じて、確定した温度情報を出力する温度情報出力部１２１と、を有する。

Description

半導体装置
　本発明は、半導体装置に関する。
　半導体装置の分野では、デバイスの内部に温度情報を検出する温度センサを有し、外部から入力されたコマンドに応じて温度情報を出力するものがある。例えば、動作モードを示すモード信号が設定されるモードレジスタからモード信号を読み出すために出力されるモードレジスタリードコマンドに応じて温度情報を出力する半導体装置が知られている（特許文献１参照）。また、温度情報を定期的に更新するため、定期的に出力されるコマンドをカウントした回数が所定回数に達するたびに温度情報は更新される。
特開平９－２５９５８２号公報
　しかしながら、上述した半導体装置では、温度情報が更新されるタイミングと温度情報を出力するタイミングとが重なることがあり、正しい温度情報を出力することができない状況が生じる場合があるという問題があることを本願発明者は明らかにした。以下、この問題について図１および図２を参照して説明する。
　図１は、温度情報を出力する温度情報出力部の構成の一例を示す図である。この温度情報出力部は、温度センサ（図示せず）からそれぞれ温度情報ＩＴＥＭＰ＿０－２を受ける３つのＦＦ（フリップフロップ）回路９０＿０－２を有する。ＦＦ回路９０＿０－２にそれぞれ入力される温度情報ＩＴＥＭＰ＿０－２は、定期的に出力されるリフレッシュコマンドを所定回数カウントするたびに更新される。なおリフレッシュコマンドは、ダイナミックメモリセルに保持されたデータのリフレッシュを指示するコマンドである。
　またＦＦ回路９０＿０－２には、それぞれモードレジスタリードコマンドＭＲＲ＿ｃｏｍが入力され、各ＦＦ回路９０＿０－２は、このモードレジスタリードコマンドＭＲＲ＿ｃｏｍに応じたタイミングでラッチされた温度情報ＴＥＭＰ＿０－２を出力する。
　図２は、図１の回路において正しい温度情報を出力することができない状況を説明するためのタイミングチャートである。
　リフレッシュコマンド／ＲＥＦ＿ｃｏｍを所定回数カウントすると、温度更新コマンドＴＥＭＰ１＿ｃｏｍが生成され、この温度更新コマンドＴＥＭＰ１＿ｃｏｍに応じて温度センサは温度情報ＩＴＥＭＰ＿０－２を更新してＦＦ回路９０＿０－２に出力する。そしてＦＦ回路９０＿０－２は、モードレジスタリードコマンドＭＲＲ＿ｃｏｍを受け付けたタイミングで温度センサから入力された温度情報ＩＴＥＭＰ＿０－２をラッチし、温度情報ＴＥＭＰ＿０－２として出力する。
　このように、温度情報が更新されるタイミングは、リフレッシュコマンドが出力されるタイミングに応じて決まり、温度情報が出力されるタイミングは、モードレジスタリードコマンドＭＲＲ＿ｃｏｍが出力されるタイミングに応じて決まる。
　このときモードレジスタリードコマンドＭＲＲ＿ｃｏｍは、リフレッシュコマンドが出力されるタイミングとは関係なく出力される。このため、ＦＦ回路９０に入力される温度情報ＩＴＥＭＰ＿０－２の値が遷移するタイミングと、モードレジスタリードコマンドＭＲＲ＿ｃｏｍがＦＦ回路９０＿０－２に入力されるタイミングとが重なってしまう場合がある。温度情報ＩＴＥＭＰ＿０－２の値が遷移するタイミングと、モードレジスタリードコマンドＭＲＲ＿ｃｏｍがＦＦ回路９０＿０－２に入力されるタイミングとが重なってしまった場合、ＦＦ回路９０＿０－２の出力が０と１の間の中間的な電圧を維持し続けるメタステーブル状態となることがある。この場合、温度情報出力部は、正しい温度情報を出力することができない。
　本発明の半導体装置は、
　定期的に出力される定期コマンドを所定回数カウントするたびに、温度情報の更新を指示する温度更新コマンドを出力するカウンタと、
　前記温度更新コマンドが出力されるたびに温度情報を検出して出力する温度センサと、
　前記温度センサからの温度情報のうち出力する温度情報を前記定期コマンドに応じて確定し、前記温度情報の出力を指示する温度出力指示コマンドに応じて、前記確定した温度情報を出力する温度情報出力部と、を有する。
　本発明によれば、定期コマンドを所定回数カウントするたびに温度情報が更新され、次に出力された定期コマンドに応じて出力する温度情報が確定され、確定された温度情報が次に出力された温度出力指示コマンドに応じて出力される。
　したがって、温度情報が更新されるタイミングと温度情報を出力するタイミングとが重なることを回避し、正しい温度情報を出力することが可能になる。
本発明の比較例にかかる半導体装置の温度情報出力部を示す図である。 図３の温度情報出力部の動作例を説明するためのタイミングチャートである。 本発明の一実施形態にかかる半導体装置１００を示すブロック図である。 図５の温度情報出力部１２１の詳細を示す図である。 図５の比較部１２２の詳細を示す図である。 図５の半導体装置１００の動作例を説明するためのタイミングチャートである。
　以下、本発明の実施形態について添付の図面を参照して説明する。なお、本明細書および図面において、同一の機能を有する構成要素については同じ符号を付することにより重複説明を省略する場合がある。
　本発明の一実施形態にかかる半導体装置１００は、半導体記憶装置であり、より詳しくはＤＲＡＭ（Ｄｙｎａｍｉｃ　Ｒａｎｄｏｍ　Ａｃｃｅｓｓ　Ｍｅｍｏｒｙ）である。ＤＲＡＭは、記憶した情報を保持するために電力供給が必要な揮発性メモリであり、記憶した情報が時間の経過と共に消滅してしまうため、情報を定期的にリフレッシュ（再読み取りおよび再書き込み）することで記憶した情報を維持するダイナミックメモリである。
　半導体装置１００は、温度情報の出力を指示する温度出力指示コマンドとしてのモードレジスタリードコマンドに応じて温度情報を出力する。また、リフレッシュの実行を指示するリフレッシュコマンドを所定回数カウントするたびに、温度情報は更新される。なお、リフレッシュコマンドは、定期的に出力される定期コマンドである。
　以下、半導体装置１００の全体構成について図３を参照しながら説明し、続いて半導体装置１００のうち温度情報の出力に関する部分のより詳細な構成と温度情報の出力動作について図４～図６を参照しながら説明する。
　図３は、本発明の一実施形態にかかる半導体装置１００を示すブロック図である。
　半導体装置１００は、外部端子として、クロック端子群１０１と、コマンドアドレス端子群１０２と、データ入出力端子群１０３と、電源端子群１０４とを有する。
　また、半導体装置１００は、クロック入力回路１０５と、内部クロック発生回路１０６と、タイミングジェネレータ１０７と、コマンドアドレス入力回路１０８と、コマンドデコード回路１０９と、アドレスラッチ回路１１０と、モードレジスタ１１１と、メモリセルアレイ１１２と、ロウデコーダ１１３と、カラムデコーダ１１４と、リードライトアンプＲＷＡＭＰ１１５と、入出力回路１１６と、リフレッシュカウンタ１１９と、温度センサ１２０と、温度情報出力部１２１と、比較部１２２と、ＺＱキャリブレーション回路１１７と、内部電源発生回路１１８と、を有する。
　クロック端子群１０１は、外部クロック信号ＣＫおよび／ＣＫを受ける。
　なお、本明細書において符号の先頭に「／」が付されている信号は、符号の先頭に「／」が付されていない同名の信号の相補信号を意味する。つまり、「／」が付されていない信号がハイアクティブな信号であるとすると、「／」が付されている信号は、「／」が付されていない信号の反転信号またはローアクティブな信号である。
　クロック入力回路１０５は、クロック端子群１０１から外部クロック信号ＣＫおよび／ＣＫを受ける演算増幅器であり、受け付けた外部クロック信号ＣＫおよび／ＣＫを増幅して内部クロック発生回路１０６に出力する。
　内部クロック発生回路１０６は、クロック入力回路１０５が出力した外部クロック信号ＣＫおよび／ＣＫを用いて、外部クロック信号ＣＫおよび／ＣＫに同期した内部クロック信号ＩＣＬＫを生成する。内部クロック発生回路１０６は、生成した内部クロック信号ＩＣＬＫをタイミングジェネレータ１０７と、入出力回路１１６と、ＺＱキャリブレーション回路１１７とに出力する。
　タイミングジェネレータ１０７は、内部クロック発生回路１０６が出力した内部クロック信号ＩＣＬＫに基づいて、半導体装置１００における他の各回路に動作タイミングの基準信号となる内部クロック信号を出力する。
　コマンドアドレス端子群１０２は、コマンド信号およびアドレス信号を受ける。
　コマンドアドレス入力回路１０８は、コマンドアドレス端子群１０２からコマンド信号およびアドレス信号を受け付け、コマンド信号をコマンドデコード回路１０９に出力し、アドレス信号をアドレスラッチ回路１１０に出力する。
　コマンドデコード回路１０９は、コマンド信号を受け付け、コマンド信号の保持、コマンド信号のデコード、および、コマンド信号のカウントなどを行うことによって、内部コマンド信号を生成する。コマンドデコード回路１０９は、内部コマンド信号として、例えば、リフレッシュコマンド、データの書き込みコマンドおよび読出しコマンド、モードレジスタリードコマンドＭＲＲ＿ｃｏｍ、モードレジスタライトコマンドなどを生成する。
　アドレスラッチ回路１１０は、コマンドアドレス入力回路１０８からアドレス信号を受ける。アドレスラッチ回路１１０は、モードレジスタ１１１をセットする場合には、アドレス信号をモードレジスタ１１１に出力する。また、アドレスラッチ回路１１０は、アドレス信号のうちロウアドレスをロウデコーダ１１３に出力し、アドレス信号のうちカラムアドレスをカラムデコーダ１１４に出力する。
　モードレジスタ１１１は、半導体装置１００の動作パラメータが設定される回路である。モードレジスタ１１１に設定される動作パラメータは、例えば、バースト長、およびＣＡＳレイテンシなどである。モードレジスタ１１１は、コマンドデコード回路１０９からの内部コマンド信号と、アドレスラッチ回路１１０からのアドレス信号とを受け付け、内部コマンド信号とアドレス信号とに基づいて特定される動作パラメータが設定される。
　メモリセルアレイ１１２は、複数のワード線ＷＬと、複数のビット線ＢＬと、複数のメモリセルＭＣとを有する。ワード線ＷＬおよびビット線ＢＬは交差しており、その交差部には、メモリセルＭＣが配置されている。このためメモリセルＭＣは、ワード線ＷＬとビット線ＢＬにて特定される。図３には複数のワード線ＷＬ、ビット線ＢＬ、およびメモリセルＭＣのうち各１つが示されているが、実際には複数のワード線ＷＬ、ビット線ＢＬ、およびメモリセルＭＣがアレイ状に配置されている。
　またこのメモリセルＭＣは、定期的にリフレッシュを行うことでデータが記憶された状態を維持するダイナミックメモリセルである。
　ロウデコーダ１１３は、アドレスラッチ回路１１０からのロウアドレスと、コマンドデコード回路１０９からの書き込みコマンドまたは読み出しコマンドとを受ける。また、ロウデコーダ１１３は、リフレッシュカウンタ１１９からリフレッシュコマンドを受ける。
　ロウデコーダ１１３は、書き込みコマンドまたは読み出しコマンドを受けると、メモリセルアレイ１１２内の複数のワード線ＷＬの中から、ロウアドレスに応じたワード線ＷＬを選択する。
　また、ロウデコーダ１１３は、リフレッシュコマンドを受けると、複数のワード線ＷＬの中から、ロウアドレスに応じたワード線ＷＬを選択し、選択されたワード線ＷＬに対応するメモリセルＭＣをリフレッシュするセルフリフレッシュを実行する。
　カラムデコーダ１１４は、アドレスラッチ回路１１０からのカラムアドレスと、コマンドデコード回路１０９からの書き込みコマンドまたは読み出しコマンドと、を受けると、複数のビット線ＢＬの中から、カラムアドレスに応じたビット線ＢＬを選択する。
　読出しコマンドが発生した場合には、カラムデコーダ１１４にて選択されたビット線ＢＬと、ロウデコーダ１１３にて選択されたワード線ＷＬと、の交差部に存在するメモリセルＭＣ（以下「選択メモリセル」と称する）内のデータは、ＲＷＡＭＰ１１５に出力され、その後、入出力回路１１６に出力される。一方、書き込みコマンドが発生した場合には、選択メモリセルにＲＷＡＭＰ１１５から出力されたデータが書き込まれる。
　ＲＷＡＭＰ１１５は、読み込みコマンドが発生した場合には、メモリセルアレイ１１２中の選択メモリセルから読み出されたデータであるリードデータを増幅して入出力回路１１６に出力し、書き込みコマンドが発生した場合には、入出力回路１１６から受け付けたデータであるライトデータを増幅してメモリセルアレイ１１２に出力する。
　データ入出力端子群１０３は、入出力回路１１６に接続されており、リードデータを出力し、ライトデータを受ける。
　入出力回路１１６は、ＲＷＡＭＰ１１５を介してメモリセルアレイ１１２から読み出されたリードデータを出力し、データ入出力端子群１０３から入力されたライトデータをＲＷＡＭＰ１１５を介してメモリセルアレイ１１２に出力する。
　ＺＱキャリブレーション回路１１７は、半導体装置１００外部のリファレンス抵抗２０１を用いて、入出力回路１１６のインピーダンスを調整する。
　電源端子群１０４は、電源電圧の高電位側の電圧ＶＤＤと、電源電圧の低電位側の電圧ＶＳＳと、を受ける。
　内部電源発生回路１１８は、電源端子群１０４から電圧ＶＤＤおよび電圧ＶＳＳを受け付け、電圧ＶＰＰ、電圧ＶＯＤ、電圧ＶＡＲＹ、電圧ＶＰＥＲＩなどの内部電源電圧を発生する。
　リフレッシュカウンタ１１９は、コマンドデコード回路１０９からリフレッシュコマンドを受け付けて、このリフレッシュコマンドをカウントする。リフレッシュカウンタ１１９は、リフレッシュコマンドをカウントした回数が所定回数に達するたびに、温度センサ１２０に温度情報の更新を指示する温度更新コマンドを出力する。
　温度センサ１２０は、リフレッシュカウンタ１１９から温度更新コマンドが出力されるたびに、温度情報を検出して出力する。
　温度情報出力部１２１には、温度センサ１２０からの温度情報ＩＴＥＭＰ＿０－２が入力され、コマンドデコード回路１０９からリフレッシュコマンド／ＲＥＦ＿ｃｏｍおよびモードレジスタリードコマンドＭＲＲ＿ｃｏｍが入力される。なお、リフレッシュコマンド／ＲＥＦ＿ｃｏｍおよびモードレジスタリードコマンドＭＲＲ＿ｃｏｍは、クロック信号と同期して入力される。そして温度情報出力部１２１は、温度センサ１２０からの温度情報ＩＴＥＭＰ＿０－２のうち出力する温度情報ＴＥＭＰ１＿０－２をリフレッシュコマンド／ＲＥＦ＿ｃｏｍに応じて確定する。そして温度情報出力部１２１は、モードレジスタリードコマンドＭＲＲ＿ｃｏｍに応じて、確定した温度情報ＴＥＭＰ１＿０－２を入出力回路１１６および比較部１２２に出力する。
　比較部１２２は、温度情報出力部１２１が出力した最新の温度情報を、温度情報出力部１２１が最新の温度情報よりひとつ前に出力した温度情報と比較して、温度情報の変化の有無を示す情報を入出力回路１１６に出力する。
　図４は、温度情報出力部１２１の詳細な構成を示す図である。
　温度情報出力部１２１は、温度センサ１２０からの温度情報ＩＴＥＭＰ＿０－２を、リフレッシュコマンドに応じてラッチして温度情報ＩＮＴ＿０－２として出力する第１の回路としての第１のＦＦ（フリップフロップ）回路１０＿０－２と、第１のＦＦ回路１０＿０－２からの温度情報ＩＮＴ＿０－２を、モードレジスタリードコマンドＭＲＲ＿ｃｏｍに応じてラッチして温度情報ＴＥＭＰ１＿０－２として出力する第２の回路としての第２のＦＦ回路２０＿０－２とを有する。
　具体的には、第１のＦＦ回路１０＿０－２は、リフレッシュコマンド／ＲＥＦ＿ｃｏｍが入力されたタイミングで温度情報ＩＴＥＭＰ＿０－２をラッチし、次のリフレッシュコマンドが入力されるまでは、新たに温度情報ＩＴＥＭＰ＿０－２をラッチしないので、温度センサ１２０からの温度情報ＩＴＥＭＰ＿０－２の値が変化したとしても出力する温度情報ＩＮＴ＿０－２は変化しない。そして第２のＦＦ回路２０＿０－２は、モードレジスタリードコマンドＭＲＲ＿ｃｏｍが入力されたタイミングで、第１のＦＦ回路１０＿０－２からの温度情報ＩＮＴ＿０－２をラッチして温度情報ＴＥＭＰ１＿０－２として出力する。
　また図５は、比較部１２２の詳細な構成を示す図である。
　比較部１２２は、１段目のＦＦ回路である第３のＦＦ回路３０＿０－２と、２段目のＦＦ回路である第４のＦＦ回路４０＿０－２と、温度情報の変化の有無を示す比較結果を出力する比較回路５０＿０－２とを有する。比較回路５０＿０－２は、第３のＦＦ回路３０＿０－２が出力した温度情報と第４のＦＦ回路４０＿０－２が出力した温度情報とを比較する。また比較部１２２は、３つの比較回路５０＿０－２がそれぞれ出力する比較結果が入力され、それらの比較結果を合成した温度比較情報ＴＥＭＰ２を出力する合成回路６０を有する。即ち、３つの比較回路における比較結果のうち少なくとも一つが変化した状態を温度変化があった状態（ＴＥＭＰ２：Ｈ）として出力し、いずれもが変化しない状態を温度変化がない状態（ＴＥＭＰ２：Ｌ）として出力するものである。
　第３のＦＦ回路３０＿０－２は、温度情報出力部１２１が出力した温度情報ＴＥＭＰ１＿０－２を、モードレジスタリードコマンドＭＲＲ＿ｃｏｍ＿１が入力されたタイミングでラッチして出力する。また第４のＦＦ回路４０＿０－２は、第３のＦＦ回路３０＿０－２が出力した温度情報を、第３のＦＦ回路３０＿０－２に入力されるモードレジスタリードコマンドＭＲＲ＿ｃｏｍ＿１よりも１つ前に出力されたモードレジスタリードコマンドＭＲＲ＿ｃｏｍ＿０が入力されたタイミングでラッチして出力する。これにより、第３のＦＦ回路３０＿０－２および第４のＦＦ回路４０＿０－２には、温度情報出力部１２１が連続して出力した２回分の温度情報が保持され、比較回路５０＿０－２がこの２回分の温度情報を比較することが可能になる。
　合成回路６０は、３つの比較回路５０が出力した３つの比較結果の中に１つでも変化があったことを示す比較結果が含まれている場合、温度情報に変化があったことを示す温度比較情報ＴＥＭＰ２を出力する。
　図６は、図３の半導体装置１００の動作例を説明するためのタイミングチャートである。
　リフレッシュコマンド／ＲＥＦ＿ｃｏｍは、定期的に出力され、リフレッシュカウンタ１１９は、リフレッシュコマンド／ＲＥＦ＿ｃｏｍを所定回数カウントするたびに、温度更新コマンドＴＥＭＰ＿ｃｏｍを出力する。温度センサ１２０は、この温度更新コマンドＴＥＭＰ＿ｃｏｍが出力されるたびに、温度情報ＩＴＥＭＰ＿０－２を検出して出力する。
　温度センサ１２０が出力した温度情報ＩＴＥＭＰ＿０－２は、次に出力されたリフレッシュコマンド／ＲＥＦ＿ｃｏｍが温度情報出力部１２１の第１のＦＦ回路１０＿０－２に入力されたタイミングで、第１のＦＦ回路１０＿０－２においてラッチされて温度情報ＩＮＴ＿０－２として出力される。また、この温度情報ＩＮＴ＿０－２が、次に出力されたモードレジスタリードコマンドＭＲＲ＿ｃｏｍが第２のＦＦ回路２０＿０－２に入力されたタイミングで、第２のＦＦ回路２０＿０－２においてラッチされて温度情報ＴＥＭＰ１＿０－２として出力される。
　これにより、温度情報出力部１２１は、温度センサ１２０が検出する温度情報ＩＴＥＭＰ＿０－２を直接読み込んで出力するのではなく、第１のＦＦ回路１０＿０－２に一度ラッチされた温度情報ＩＮＴ＿０－２を読み込んで出力することになる。
　リフレッシュコマンド／ＲＥＦ＿ｃｏｍが出力されてから温度センサ１２０が出力する温度情報ＩＴＥＭＰ＿０－２の値が遷移するまでには、リフレッシュカウンタ１１９が温度更新コマンドＴＥＭＰ＿ｃｏｍを生成および出力し、温度センサ１２０が温度を検出する処理にかかる時間を要する。この時間は、リフレッシュコマンド／ＲＥＦ＿ｃｏｍが出力される間隔よりは短いため、次のリフレッシュコマンド／ＲＥＦ＿ｃｏｍが出力されるまでには温度情報ＩＴＥＭＰ＿０－２の更新は完了している。第１のＦＦ回路１０＿０－２が温度情報ＩＴＥＭＰ＿０－２をラッチするタイミングは、リフレッシュコマンド／ＲＥＦ＿ｃｏｍが入力されるタイミングと同期しているので、温度情報ＩＴＥＭＰ＿０－２の値が遷移するタイミングとは重ならない。
　このように、温度情報出力部１２１が出力するために読み込む温度情報ＩＮＴ＿０－２の値が遷移するタイミングは、リフレッシュコマンド／ＲＥＦ＿ｃｏｍと同期され、次に出力されたモードレジスタリードコマンドＭＲＲ＿ｃｏｍに応じてこの温度情報ＩＮＴ＿０－２が読み込まれる。このため、温度情報ＩＮＴ＿０－２の値が遷移するタイミングとこの温度情報ＩＮＴ＿０－２を読み込むタイミングとが重ならず、温度情報出力部１２１が出力する温度情報ＴＥＭＰ１＿０－２の値が不安定になること（所謂メタステーブル状態）を抑制することが可能になる。
　また、リフレッシュコマンド／ＲＥＦ＿ｃｏｍおよびモードレジスタリードコマンドＭＲＲ＿ｃｏｍは、クロック信号と同期されている。このため、リフレッシュコマンド／ＲＥＦ＿ｃｏｍが入力されるタイミングからモードレジスタリードコマンドＭＲＲ＿ｃｏｍが入力されるタイミングまでには、少なくともクロック信号の最小間隔の時間が生じる。クロック信号の最小間隔の時間は、リフレッシュコマンド／ＲＥＦ＿ｃｏｍが入力されてから第１のＦＦ回路１０の値が遷移するまでの時間よりも十分長い。このため、モードレジスタリードコマンドＭＲＲ＿ｃｏｍが入力されるときには、第１のＦＦ回路１０の値の遷移は完了しており、より確実に温度情報の値が遷移するタイミングと温度情報出力部１２１が温度情報を出力するタイミングとが重なることを低減することが可能になる。
　このように、本実施形態による半導体装置（１００）は、定期的に出力される定期コマンド（／ＲＥＦ＿ｃｏｍ）を所定回数カウントするたびに、温度情報の更新を指示する温度更新コマンド（ＴＥＭＰ＿ｃｏｍ）を出力するカウンタ（１１９）と、温度更新コマンド（ＴＥＭＰ＿ｃｏｍ）が出力されるたびに温度情報を検出して出力する温度センサ（１２０）と、温度センサ（１２０）からの温度情報のうち出力する温度情報を定期コマンド（／ＲＥＦ＿ｃｏｍ）に応じて確定し、温度情報の出力を指示する温度出力指示コマンド（ＭＲＲ＿ｃｏｍ）に応じて、確定した温度情報を出力する温度情報出力部（１２１）と、を有する。
　また、本実施形態にかかる半導体装置（１００）では、温度情報出力部（１２１）は、温度センサ（１２０）からの温度情報を、定期コマンド（／ＲＥＦ＿ｃｏｍ）に応じてラッチして出力する第１の回路（１０＿０－２）と、第１の回路（１０＿０－２）からの温度情報を、温度出力指示コマンド（ＴＥＭＰ＿ｃｏｍ）に応じてラッチして出力する第２の回路（２０＿０－２）とを有する。
　また、本実施形態にかかる半導体装置（１００）では、定期コマンド（／ＲＥＦ＿ｃｏｍ）および温度出力指示コマンド（ＭＲＲ＿ｃｏｍ）は、クロック信号と同期して出力されている。
　また、本実施形態にかかる半導体装置（１００）では、温度出力指示コマンドは、モードレジスタに設定された動作モードを読み出すためのモードレジスタリードコマンド（ＭＲＲ＿ｃｏｍ）と兼用される。
　また、本実施形態にかかる半導体装置（１００）は、データを保持するダイナミックメモリセル（１１２）をさらに有し、定期コマンドは、ダイナミックメモリセル（１１２）に保持されたデータのリフレッシュを指示するリフレッシュコマンド（／ＲＥＦ＿ｃｏｍ）である。
　以上、本願発明を実施する形態の一例を挙げて本願発明を説明したが、本願発明は上記実施形態に限定されるものではない。本願発明の構成や詳細には、本願発明の技術的思想を逸脱しない範囲内で様々な変更を加えることもできる。
　例えば、上記実施形態では、半導体装置はダイナミックメモリであるＤＲＡＭであることとしたが、本発明はかかる例に限定されない。例えば半導体装置は、ＳＲＡＭ（Ｓｔａｔｉｃ　ＲＡＭ）のような揮発性のスタティックメモリや、フラッシュメモリ、ＰＲＡＭ（Ｐｈａｓｅ　ｃｈａｎｇｅ　ＲＡＭ）、ＳＴＴＲＡＭ（Ｓｐｉｎ　Ｔｏｒｑｕｅ　Ｔｒａｎｓｆｅｒ　ＲＡＭ）、ＲｅＲＡＭ（Ｒｅｓｉｓｔａｎｃｅ　ＲＡＭ）などの不揮発性メモリであってもよい。
　また上記実施形態では、定期コマンドの一例としてリフレッシュコマンドを挙げたが、本発明はかかる例に限定されない。定期コマンドは、定期的に出力されるコマンドであればよい。
　また上記実施形態では、温度情報の出力を指示する温度出力指示コマンドの一例としてモードレジスタリードコマンドを挙げたが、温度出力指示コマンドは、温度情報の出力のタイミングを決定するためのコマンドであればよい。
　この出願は、２０１３年２月８日に出願された日本出願特願２０１３－０２３１９６を基礎とする優先権を主張し、その開示の全てをここに取り込む。
　１００　　　半導体装置
　１１１　　　モードレジスタ
　１１９　　　リフレッシュカウンタ（カウンタ）
　１２０　　　温度センサ
　１２１　　　温度情報出力部
　１２２　　　比較部
　１０　　　　第１のＦＦ回路（第１の回路）
　２０　　　　第２のＦＦ回路（第２の回路）
　３０　　　　第３ＦＦ回路
　４０　　　　第４ＦＦ回路
　５０　　　　比較回路
　６０　　　　合成回路

Claims (5)

  1. 　定期的に出力される定期コマンドを所定回数カウントするたびに、温度情報の更新を指示する温度更新コマンドを出力するカウンタと、
    　前記温度更新コマンドが出力されるたびに温度情報を検出して出力する温度センサと、
    　前記温度センサからの温度情報のうち出力する温度情報を前記定期コマンドに応じて確定し、前記温度情報の出力を指示する温度出力指示コマンドに応じて、前記確定した温度情報を出力する温度情報出力部と、を備える半導体装置。
  2. 　前記温度情報出力部は、
    　前記温度センサからの前記温度情報を、前記定期コマンドに応じてラッチして出力する第１の回路と、
    　前記第１の回路からの前記温度情報を、前記温度出力指示コマンドに応じてラッチして出力する第２の回路とを有する、請求項１に記載の半導体装置。
  3. 　前記定期コマンドおよび前記温度出力指示コマンドは、クロック信号と同期して出力されている、請求項１または２に記載の半導体装置。
  4. 　前記温度出力指示コマンドは、モードレジスタに設定された動作モードを読み出すためのモードレジスタリードコマンドと兼用される、請求項１ないし３のいずれか１項に記載の半導体装置。
  5. 　データを保持するダイナミックメモリセルをさらに備え、
    　前記定期コマンドは、前記ダイナミックメモリセルに保持されたデータのリフレッシュを指示するリフレッシュコマンドである、請求項１ないし４のいずれか１項に記載の半導体装置。
PCT/JP2014/052423 2013-02-08 2014-02-03 半導体装置 WO2014123081A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013023196 2013-02-08
JP2013-023196 2013-02-08

Publications (1)

Publication Number Publication Date
WO2014123081A1 true WO2014123081A1 (ja) 2014-08-14

Family

ID=51299676

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2014/052423 WO2014123081A1 (ja) 2013-02-08 2014-02-03 半導体装置

Country Status (2)

Country Link
TW (1) TW201501125A (ja)
WO (1) WO2014123081A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110364199A (zh) * 2018-04-10 2019-10-22 爱思开海力士有限公司 半导体系统和半导体器件

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060159156A1 (en) * 2005-01-20 2006-07-20 Seung-Hoon Lee Method for outputting internal temperature data in semiconductor memory device and circuit of outputting internal temperature data thereby
JP2007225477A (ja) * 2006-02-24 2007-09-06 Elpida Memory Inc 温度検出回路、及び、半導体装置
US20070297260A1 (en) * 2006-06-16 2007-12-27 Dong-Woo Lee Controlling execution of additional function during a refresh operation in a semiconductor memory device
JP2008145296A (ja) * 2006-12-11 2008-06-26 Elpida Memory Inc 半導体記憶装置
US20090168589A1 (en) * 2007-12-28 2009-07-02 Hynix Semiconductor Inc. Thermal code transmission circuit and semiconductor memory device using the same
JP2010176783A (ja) * 2009-02-02 2010-08-12 Elpida Memory Inc 半導体装置とその制御方法と半導体装置とそれを制御するコントローラとを含む半導体システム
JP2011187115A (ja) * 2010-03-08 2011-09-22 Elpida Memory Inc 半導体装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060159156A1 (en) * 2005-01-20 2006-07-20 Seung-Hoon Lee Method for outputting internal temperature data in semiconductor memory device and circuit of outputting internal temperature data thereby
JP2007225477A (ja) * 2006-02-24 2007-09-06 Elpida Memory Inc 温度検出回路、及び、半導体装置
US20070297260A1 (en) * 2006-06-16 2007-12-27 Dong-Woo Lee Controlling execution of additional function during a refresh operation in a semiconductor memory device
JP2008145296A (ja) * 2006-12-11 2008-06-26 Elpida Memory Inc 半導体記憶装置
US20090168589A1 (en) * 2007-12-28 2009-07-02 Hynix Semiconductor Inc. Thermal code transmission circuit and semiconductor memory device using the same
JP2010176783A (ja) * 2009-02-02 2010-08-12 Elpida Memory Inc 半導体装置とその制御方法と半導体装置とそれを制御するコントローラとを含む半導体システム
JP2011187115A (ja) * 2010-03-08 2011-09-22 Elpida Memory Inc 半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110364199A (zh) * 2018-04-10 2019-10-22 爱思开海力士有限公司 半导体系统和半导体器件

Also Published As

Publication number Publication date
TW201501125A (zh) 2015-01-01

Similar Documents

Publication Publication Date Title
CN113557570B (zh) 具有存储地址信号的cam的半导体装置
US9984738B2 (en) Apparatuses and methods for refreshing memory cells of a semiconductor device
US10242729B2 (en) Semiconductor device suppressing BTI deterioration
CN110800058B (zh) 用于使用共享地址路径在存取存储器排组的同时刷新另一存储器排组的系统和方法
US8971143B2 (en) Semiconductor device periodically updating delay locked loop circuit
TWI631560B (zh) 記憶體及包含該記憶體的記憶體系統
US11817143B2 (en) Systems and methods for maintaining refresh operations of memory banks using a shared address path
US20060291297A1 (en) Semiconductor memory
JP2011081893A (ja) 半導体装置及びこれを備えるデータ処理システム
JPWO2005124786A1 (ja) 半導体メモリ
US7154799B2 (en) Semiconductor memory with single cell and twin cell refreshing
US6834021B2 (en) Semiconductor memory having memory cells requiring refresh operation
WO2014123081A1 (ja) 半導体装置
JP2006146992A (ja) 半導体メモリ装置
JP2010049770A (ja) 半導体記憶装置、及びそれを用いたトリミング方法
WO2014112509A1 (ja) 出力信号生成装置、半導体装置および出力信号生成方法
KR100666024B1 (ko) 반도체 메모리
JP2015097131A (ja) 半導体装置
JP2009026460A (ja) 半導体メモリ

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 14748785

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

NENP Non-entry into the national phase

Ref country code: JP

122 Ep: pct application non-entry in european phase

Ref document number: 14748785

Country of ref document: EP

Kind code of ref document: A1