JP2008145296A - 半導体記憶装置 - Google Patents
半導体記憶装置 Download PDFInfo
- Publication number
- JP2008145296A JP2008145296A JP2006333451A JP2006333451A JP2008145296A JP 2008145296 A JP2008145296 A JP 2008145296A JP 2006333451 A JP2006333451 A JP 2006333451A JP 2006333451 A JP2006333451 A JP 2006333451A JP 2008145296 A JP2008145296 A JP 2008145296A
- Authority
- JP
- Japan
- Prior art keywords
- temperature
- semiconductor memory
- memory device
- output
- command
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Dram (AREA)
Abstract
【課題】コントローラ側のコマンドによる半導体記憶装置の内部温度をモニタし、その時の内部温度を既存の出力ピンを使用して出力できるようにすること。
【解決手段】装置内部の温度を検出する温度センサ12と、クロック信号を発生するオシレータ13と、オシレータ13のクロック信号に基づいて駆動するとともに、外部のコントローラからのコマンドを受けたときにその時点での温度センサ12からの温度データを一時的にラッチするラッチ回路11と、を備える。ラッチ回路11は、コマンドに対応して、ラッチされた温度データに基づく温度情報を、既存の出力ピン2を通じてコントローラに向けて出力する。
【選択図】図2
【解決手段】装置内部の温度を検出する温度センサ12と、クロック信号を発生するオシレータ13と、オシレータ13のクロック信号に基づいて駆動するとともに、外部のコントローラからのコマンドを受けたときにその時点での温度センサ12からの温度データを一時的にラッチするラッチ回路11と、を備える。ラッチ回路11は、コマンドに対応して、ラッチされた温度データに基づく温度情報を、既存の出力ピン2を通じてコントローラに向けて出力する。
【選択図】図2
Description
本発明は、半導体記憶装置に関し、特に、内部温度出力機能を有する半導体記憶装置に関する。
近年、PDA、携帯電話機、PHS等のモバイル用の半導体記憶装置(メモリ)は、ユーザ側の多様化に伴い、より様々なニーズの下、実際に使用する温度条件下において、最適な動作環境が要求されている。ユーザ側は、半導体記憶装置をモバイル本体に合わせ込みを行う際に、半導体記憶装置のデータシート上の仕様に基づいて合わせ込みを行っていた。ただし、半導体記憶装置の現状温度について判別するのが難しいため、消費電力を削減することにより対応していたが、おおよそになりがちであった。そこで、内部温度を検出する温度センサやサーミスタを備える半導体記憶装置が提案されている(特許文献1〜3参照)。
従来の半導体記憶装置では、コントローラから半導体記憶装置における温度出力回路へアクセスするパスが存在しなかった(図3参照)。そのため、コントローラ側のコマンドによる半導体記憶装置へのアクセスができず、コントローラ側で必要な時に半導体記憶装置の内部温度を把握することができなかった。また、従来の半導体記憶装置では、内部温度出力用の専用出力ピンが必要になってしまい、開発コストが増加してしまうおそれがあった。さらに、従来の半導体記憶装置では、温度状態については所定温度範囲に限り、専用出力ピンから温度情報を出力させる構成であったため、必要な時にコントローラ側で半導体記憶装置の内部温度が把握できないおそれがあった。
本発明の主な課題は、コントローラ側のコマンドによる半導体記憶装置の内部温度をモニタし、その時の内部温度を既存の出力ピンを使用して出力できるようにすることである。
本発明の一の視点においては、半導体記憶装置において、装置内部の温度を検出する温度センサと、クロック信号を発生するオシレータと、前記オシレータの前記クロック信号に基づいて駆動するとともに、外部のコントローラからのコマンドを受けたときにその時点での前記温度センサからの温度データを一時的にラッチするラッチ回路と、を備え、前記ラッチ回路は、前記コマンドに対応して、ラッチされた前記温度データに基づく情報を前記コントローラに向けて出力することを特徴とする。
本発明の前記半導体記憶装置において、前記ラッチ回路は、前記コマンドに対応して、ラッチされた温度データをそのまま出力することが好ましい。
本発明の前記半導体記憶装置において、前記ラッチ回路は、前記コマンドに対応して、ラッチされた前記温度データが、予め定められた低温、中温、高温の3つの温度帯域のいずれにあるかの判別を行い、判別した温度情報を出力することが好ましい。
本発明の前記半導体記憶装置において、前記ラッチ回路から前記コントローラに向けて出力される情報は、内部回路の信号出力用の既存の出力ピンを通じて出力されることが好ましい。
本発明によれば、半導体記憶装置内部の温度データに関する情報の出力を可能にし、コントローラ側に内部温度を知らせることが可能である。このことにより、半導体記憶装置及びコントローラの消費電流を削減することができる。また、内部回路の信号出力用の既存の出力ピンを用いることができるので、出力ピン数を削減することができる。
(実施形態1)
本発明の実施形態1に係る半導体記憶装置について図面を用いて説明する。図1は、本発明の実施形態1に係る半導体記憶装置の内部回路の一部の構成を模式的に示したブロック図である。図2は、本発明の実施形態1に係る半導体記憶装置の内部回路における温度出力回路の構成を模式的に示したブロック図である。
本発明の実施形態1に係る半導体記憶装置について図面を用いて説明する。図1は、本発明の実施形態1に係る半導体記憶装置の内部回路の一部の構成を模式的に示したブロック図である。図2は、本発明の実施形態1に係る半導体記憶装置の内部回路における温度出力回路の構成を模式的に示したブロック図である。
図1を参照すると、実施形態1に係る半導体記憶装置1は、現在使用されている装置内部の温度情報を出力させることが可能な半導体記憶装置であり、例えば、LSIメモリである。半導体記憶装置1は、メモリ(図示せず)の周辺にある内部回路(図示せず)に温度出力回路10を有する。半導体記憶装置1は、コントローラ20からのコマンドを入力するための入力ピン3を有する。入力ピン3に入力されたコマンドは、温度出力回路10に入力される。半導体記憶装置1は、コントローラ20からの入力電圧(電源、接地)を入力するための入力ピン4を有する。入力ピン4に入力された入力電圧(電源、接地)は、温度出力回路10に供給される。温度出力回路10は、メモリ内部の温度情報を出力するために、コントローラ20からのコマンドが入力されると、現状のメモリ内部の温度データを検出し、検出された温度データを、そのまま或いは所定の処理を行って出力する。所定の処理として、温度データが、予め定められた低温、中温、高温の3つの温度帯域のいずれにあるかの判別を行い、判別した温度情報を出力するようにしてもよい。半導体記憶装置1は、温度出力回路10から出力された温度情報をコントローラ20に向けて出力するための出力ピン4を有する。出力ピン4は、内部回路の信号出力用の既存のDQピンであり、温度出力回路10専用の出力ピンではない。ここで、コントローラ20のコマンドについては、MRS(モードレジスタセット)等の具体的なコマンドである。
図2を参照すると、温度出力回路10は、ラッチ回路11と、温度センサ12と、オシレータ13と、を有する。
ラッチ回路11は、外部のコントローラ(図1の20)からのコマンドを受けて、温度センサ12をモニタして、その時点での温度センサ12からの温度データ(例えば、電圧値、電流変化)を一時的にラッチしておく回路である。ラッチ回路11は、入力電圧となる電源と接地の間に配設されている。ラッチ回路11は、ラッチする温度データについて、オシレータ13からのクロック信号に基づいて、温度センサ12で検出した温度データを更新する。ラッチ回路11は、ラッチされた温度データが、予め定められた低温、中温、高温の3つの温度帯域のいずれにあるかの判別を行い、判別した温度情報(コントローラの直前のコマンドに対応するもの)を出力する。また、ラッチ回路11は、温度センサ12からの温度データに係る電圧値を出力するのであれば、その値を出力ピン2(DQ)に向けて出力する。また、ラッチ回路11の出力信号として、例えば、電気信号”1(ハイレベル)”信号を使用する、”0(ローレベル)”信号を使用しないとすることもできる。さらに、ラッチ回路11の出力信号として、出力ピンDQ0とDQ1の2ビットを使用し、00を低温、01を中温、10を高温、11を予備として、値を読み出して内部温度を出力させることもできる。
温度センサ12は、装置内部の温度データを検出するセンサである。温度センサ12は、入力電圧となる電源と接地の間に配設されている。温度センサ12は、トランジスタを組み合わせた構成としたり、抵抗やダイオードを組み合わせた構成とすることができる。
オシレータ13は、ラッチ回路11の駆動に用いられるクロック信号を発生する回路であり、例えば、リングオシレータとすることができる。オシレータ13は、入力電圧となる電源と接地の間に配設されている。オシレータ13は、トランジスタやインバータを組み合わせた構成とすることができる。
実施形態1によれば、装置内部の温度に関する情報を既存の出力ピン2により、コントローラ20を必要に応じて読み出すことができ、半導体記憶装置1が搭載された装置の電流削減の幇助、安定動作性の向上に寄与するところが大きい。なお、上記はあくまで例になるが、温度センサからの電圧を読み出し、その後の判別する閾値をさらに細かくすることによって、内部温度をより正確に判断することも可能である。
以上本発明を上記実施例に即して説明したが、本発明は、上記実施例にのみ限定されるものではなく、本願特許請求の範囲の各請求項の発明の範囲内で当業者であればなし得るであろう各種変形、修正を含むことは勿論である。
1 半導体記憶装置
2 出力ピン
3、4 入力ピン
10 温度出力回路
11 ラッチ回路
12 温度センサ
13 オシレータ
20 コントローラ
2 出力ピン
3、4 入力ピン
10 温度出力回路
11 ラッチ回路
12 温度センサ
13 オシレータ
20 コントローラ
Claims (4)
- 装置内部の温度を検出する温度センサと、
クロック信号を発生するオシレータと、
前記オシレータの前記クロック信号に基づいて駆動するとともに、外部のコントローラからのコマンドを受けたときにその時点での前記温度センサからの温度データを一時的にラッチするラッチ回路と、
を備え、
前記ラッチ回路は、前記コマンドに対応して、ラッチされた前記温度データに基づく情報を前記コントローラに向けて出力することを特徴とする半導体記憶装置。 - 前記ラッチ回路は、前記コマンドに対応して、ラッチされた温度データをそのまま出力することを特徴とする請求項1記載の半導体記憶装置。
- 前記ラッチ回路は、前記コマンドに対応して、ラッチされた前記温度データが、予め定められた低温、中温、高温の3つの温度帯域のいずれにあるかの判別を行い、判別した温度情報を出力することを特徴とする請求項1記載の半導体記憶装置。
- 前記ラッチ回路から前記コントローラに向けて出力される情報は、内部回路の信号出力用の既存の出力ピンを通じて出力されることを特徴とする請求項1乃至3のいずれか一に記載の半導体記憶装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006333451A JP2008145296A (ja) | 2006-12-11 | 2006-12-11 | 半導体記憶装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006333451A JP2008145296A (ja) | 2006-12-11 | 2006-12-11 | 半導体記憶装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008145296A true JP2008145296A (ja) | 2008-06-26 |
Family
ID=39605634
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006333451A Withdrawn JP2008145296A (ja) | 2006-12-11 | 2006-12-11 | 半導体記憶装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008145296A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102009021708A1 (de) | 2008-06-03 | 2010-01-21 | Keyence Corporation | Bereichsüberwachungssensor |
WO2014123081A1 (ja) * | 2013-02-08 | 2014-08-14 | ピーエスフォー ルクスコ エスエイアールエル | 半導体装置 |
CN107850925A (zh) * | 2015-08-27 | 2018-03-27 | 英特尔公司 | 存储器资源的热监测 |
-
2006
- 2006-12-11 JP JP2006333451A patent/JP2008145296A/ja not_active Withdrawn
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102009021708A1 (de) | 2008-06-03 | 2010-01-21 | Keyence Corporation | Bereichsüberwachungssensor |
WO2014123081A1 (ja) * | 2013-02-08 | 2014-08-14 | ピーエスフォー ルクスコ エスエイアールエル | 半導体装置 |
CN107850925A (zh) * | 2015-08-27 | 2018-03-27 | 英特尔公司 | 存储器资源的热监测 |
CN107850925B (zh) * | 2015-08-27 | 2022-02-11 | 英特尔公司 | 存储器资源的热监测 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7315478B2 (en) | Internal voltage generator for a semiconductor memory device | |
KR100691485B1 (ko) | 액티브 모드시에 전류소모를 줄일 수 있는 반도체 메모리장치 | |
KR20140060137A (ko) | 반도체 집적 회로 및 그것의 동작 방법, 반도체 집적 회로의 타이밍 검증 방법 및 테스트 방법 | |
JP2006319316A (ja) | 複数の機能を制御するための単一ピン | |
JP4180959B2 (ja) | メモリシステム及びメモリ装置 | |
JP4914232B2 (ja) | 半導体装置 | |
US7161864B2 (en) | Bit refresh circuit for refreshing register bit values, integrated circuit device having the same, and method of refreshing register bit values | |
JP2007134034A (ja) | 半導体メモリのコラム選択信号制御装置及び方法 | |
JP2004095149A (ja) | レディー/ビジーピンを利用して内部電圧レベルを知らせる半導体メモリ装置 | |
JP2008145296A (ja) | 半導体記憶装置 | |
KR20070035924A (ko) | 누설전류 방지를 위한 메모리장치의 데이터 출력 멀티플렉서 | |
US7889570B2 (en) | Memory device input buffer, related memory device, controller and system | |
KR100738959B1 (ko) | 반도체 메모리 장치의 센스 앰프 전원 공급 회로 및 방법 | |
KR20150007047A (ko) | 어레이 이-퓨즈의 부트-업 방법 및 그를 이용한 반도체 장치 | |
JP5760226B2 (ja) | モジュール制御回路、半導体モジュール、及び半導体モジュールの制御方法 | |
US20080111612A1 (en) | Pumping voltage generating apparatus of semiconductor integrated circuit | |
US7733709B2 (en) | Semiconductor memory device with internal voltage generating circuit and method for operating the same | |
US9384794B2 (en) | Semiconductor device and method of operating the same | |
JP2011066317A (ja) | 半導体装置 | |
KR102611839B1 (ko) | 반도체 칩 및 이를 포함하는 전자 장치 | |
KR100738965B1 (ko) | 반도체 메모리 장치의 동기 모드 감지 회로 및 방법 | |
US7800431B2 (en) | Internal voltage generation circuit | |
JP2011258637A (ja) | 電圧レギュレータを有する集積回路装置 | |
US8199600B2 (en) | Voltage generator for peripheral circuit | |
US20080159016A1 (en) | Voltage generating circuit of semiconductor memory apparatus capable of reducing power consumption |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20100302 |