TW200416811A - Multilayer circuit board, manufacturing method therefor, electronic device, and electronic apparatus - Google Patents

Multilayer circuit board, manufacturing method therefor, electronic device, and electronic apparatus Download PDF

Info

Publication number
TW200416811A
TW200416811A TW092131844A TW92131844A TW200416811A TW 200416811 A TW200416811 A TW 200416811A TW 092131844 A TW092131844 A TW 092131844A TW 92131844 A TW92131844 A TW 92131844A TW 200416811 A TW200416811 A TW 200416811A
Authority
TW
Taiwan
Prior art keywords
insulating film
interlayer insulating
manufacturing
droplet
film
Prior art date
Application number
TW092131844A
Other languages
English (en)
Other versions
TWI292585B (en
Inventor
Kazuaki Sakurada
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Publication of TW200416811A publication Critical patent/TW200416811A/zh
Application granted granted Critical
Publication of TWI292585B publication Critical patent/TWI292585B/zh

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4664Adding a circuit layer by thick film methods, e.g. printing techniques or by other techniques for making conductive patterns by using pastes, inks or powders
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4647Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer around previously made via studs
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/12Passive devices, e.g. 2 terminal devices
    • H01L2924/1204Optical Diode
    • H01L2924/12044OLED
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0266Marks, test patterns or identification means
    • H05K1/0269Marks, test patterns or identification means for visual or optical inspection
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09818Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09881Coating only between conductors, i.e. flush with the conductors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01Tools for processing; Objects used during processing
    • H05K2203/0104Tools for processing; Objects used during processing for patterning or coating
    • H05K2203/013Inkjet printing, e.g. for printing insulating material or resist
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14Related to the order of processing steps
    • H05K2203/1476Same or similar kind of process performed in phases, e.g. coarse patterning followed by fine patterning
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0005Apparatus or processes for manufacturing printed circuits for designing circuits by computer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H05K3/1241Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by ink-jet printing or drawing by dispensing
    • H05K3/125Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by ink-jet printing or drawing by dispensing by ink-jet printing

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Ink Jet (AREA)

Description

200416811 (1) 玖、發明說明 【發明所屬之技術領域】 本發明係有關多層電路板,其製造方法,電子裝置, 及電子設備。 於2002年11月19日提出之日本專利申請書2ϋ〇2 — 334915號及於20 03年8月25日提出之2003— 300143號 中申請優先權,其內容列作參考。
【先前技術】
多層印刷電路板中所用之層間絕緣薄膜通常由旋塗法 或滾塗法製造。在旋塗法中,在液體材料落於基體上後, 基體旋轉,俾由液體材料塗敷於基體之整個表面,並形成 一絕緣薄膜。在滾塗法中,一溶劑薄膜轉移至滾子上。然 而,在旋塗法中,實際使用材料之效率接近10%,且需要 一額外程序,諸如淸潔背面。滾塗法在使用材料上高度有 效,但有來自轉移滾子之外物之污染問題。 最近’已發展出一種噴墨方法,以生產此一層間絕緣 薄膜,用於多層印刷電路板上。此方法使用小滴噴射技 術,此爲噴墨印表機方面所熟悉,且在此,墨水材料,即 用以構製層間絕緣薄膜之液體材料之小滴噴射於基體上並 固定。依據此噴墨方法,每一墨水材料小滴精確噴射於一 微小區域上’俾墨水材料可直接固定於所需之區域上。古文 此,不浪費墨水材料,且可減少製造成本。故此,此方法 非常合理。 -4- (2) (2)200416811 然而,在先行技藝中,基體塗以材料,此自材料噴嘴 中同等噴出。故此,層間絕緣薄膜隨佈線層之不平坦之電 路圖案起伏,且層間絕緣薄膜之不平坦並不適合。由此不 平坦之層間絕緣薄膜,層間絕緣薄膜之上層之斷面亦不平 坦;如此,不能製造平坦之佈線層。而且,另外之層間絕 緣薄膜或佈線層之斷面形狀亦受影響,從而導致佈線層間 之連接中斷。如基體轉動,使用材料之效率降低,且需要 額外程序,諸如淸潔背面。 【發明內容】 計及以上情形,本發明之目的在提供一種方法,用以 經由較簡單之製造程序,使用小滴噴射方法生產良好之多 層電路板,在此,可容易使電路板之層間絕緣薄膜平坦。 本發明並提供多層電路板,電子裝置,及電子設備。 故此,本發明提供一種製造多層電路板之方法,包括 步驟:構製至少二佈線層,一層間絕緣薄膜設置於每相鄰 二佈線層之間,及導電性柱用以提供佈線層間之導電性’ 其中: 該步驟包含依層間絕緣薄膜構製處之區域之凹入一凸 出形狀,改變層間絕緣薄膜之厚度’而構製該層間絕緣薄 膜,俾使層間絕緣薄膜之上表面平坦。 在此方法中,宜使用小滴噴射方法。 由使用多層電路板說明以上方法之一典型實例’其 中,一基體,第一佈線層,導電性柱,及第二佈線層依次 -5- (3) (3)200416811 堆疊。 第一,構製具有特定電路圖案之第一佈線層於基體 上。基體上之電路圖案之斷面包含由佈線所構製處之部份 間之階台所產生之凹入部份及其餘部份°第一佈線層可由 諸如照相製版法,且宜由小滴噴射法製造。 在次步驟中,構製導電性柱於第一佈線層上。第一佈 線層上之導電性柱之斷面包含由第一佈線層及在此層上之 凸出之導電性柱所形成之凸出部份。導電性柱宜由小滴噴 射方法製造。 以上凹入部份及凸出部份統稱爲凹入-凸出部份,具 有本發明之”凹入一凸出形狀,,,即是,凹入-凸出部份意 爲與所需之平坦表面相對之階台或凸出部份。 在次步驟中,依據層間絕緣薄膜構製處之區域之凹入 -凸出形狀,構製層間絕緣薄膜,俾使層間絕緣薄膜之上 表面平坦。在此,層間絕緣薄膜構製處之區域由至少該基 體’第一佈線層,及導電性柱包圍,及,,依據凹入一凸出 形狀構製層間絕緣薄膜"特別意爲噴射較大量之墨水材料 (用於層間絕緣薄膜)於凹入一凸出部份之凹入部份上,及 噴射較少量之墨水材料於凸出部份上。 在次步驟中’構製具有特定電路圖案之第二佈線層於 層間絕緣薄膜上。依此,第一佈線層及第二佈線層經由導 電性柱連接。由於層間絕緣薄膜之上表面平坦,故構製於 層間絕緣薄膜上之第二佈線層之薄膜厚度均勻,及第二佈 線層之上表面亦平坦。第二佈線層亦宜由小滴噴射法製 -6 - (4) (4)200416811 造。 當層間絕緣薄膜由小滴噴射法製造時,多層電路板之 衣is方法包含~*乾燥步驟’以驅除墨水材料中所含且可蒸 發或可揮發之液體成份。 依據本發明,可使層間絕緣薄膜之上表面平坦,從而 使第二佈線層之薄膜厚度均勻,故可提供較宜之絕緣性能 於第一及第二佈線層之間’並可避免佈線層間之連接中 斷。而且,構製於層間絕緣薄膜之平坦上表面上之第二佈 線層之平坦上層(即第三,第四等佈線層或層間絕緣薄膜) 可容易具有平坦之上表面及均勻之薄膜厚度。 可根據用以製造佈線層及導電性柱之電路圖案之設計 資料,計算層間絕緣薄膜構製處之區域之凹入-凸出形 狀。該設計資料包含(i)用以由小滴噴射法根據特定電路圖 案構製佈線層及導電性柱之電子資料,及(ii)小滴噴射方 法中之設定値,諸如每小滴之噴射量,小滴之排列,執行 噴射步驟之次數。電子資料之格式宜爲數元圖圖案之格 式,用於CAD(電腦輔助設計)之DXF或DWG之格式。 當由照相製版法構製佈線層及導電性柱時,可使用含 有曝光步驟中所用之電子蔽罩圖案之電子資料。 依據本發明,可根據電路圖案之設計資料,先計算層 間絕緣薄膜構製處之區域之形狀,並依據計算結果,構製 層間絕緣薄膜,如此,可有效構製層間絕緣薄膜。 可在構製層間絕緣薄膜之前,量度層間絕緣薄膜構製 處之區域之凹入-凸出形狀。 (5) (5)200416811 通常由使用無接觸階量度裝置,先(在構製層間絕緣 薄膜之前)執行層間絕緣薄膜構製處(即層間絕緣薄膜形成 區)之整個區域之凹入-凸出形狀之量度,並精確量度凹 入-凸出形狀之幅度,作爲三維資料(即量度資料)^根據 三維資料’執行影像分析等’以計算絕緣薄膜形成區,從 而決定噴射於絕緣薄膜形成區上之墨水材料之最佳之噴射 量,小滴排列,執行噴射操作之次數等。在預定之條件下 執行小滴噴射。明確言之,較大量之墨水材料噴射於較深 之凹入部份上’同時較少量之墨水材料噴射於較淺之凹入 部份上。 作爲無接觸階量度裝置,宜使用利用光干涉作用之階 量度裝置(例如雷射階量度裝置)或掃描器。 可使用頭前感測器執行凹入-凸出形狀之量度。頭前 感測器置於小滴噴射設備之小滴噴射頭附近。依據頭前感 測器,平行執行凹入-凸出形狀之階量度及使用小滴噴射 頭之小滴噴射,在此,根據凹入-凸出形狀之量度資料執 行小滴噴射。明確言之,較大量之墨水材料噴射於較深之 凹入部份上’同時較少量之墨水材料噴射於較淺之凹入部 份上。 依據本發明,當使用無接觸階量度裝置時,可構製層 間絕緣薄膜於已根據精確量度之三維資料(即量度資料)所 計算之絕緣薄膜形成區中。當使用頭前感測器時,無需釐 度層間絕緣薄膜構製處之整個區域,且可有效執行凹入部 份之階量度及小滴噴射。 -8 - (6) (6)200416811 依據上述任一方法(用以量度凹入-凸出形狀),量度 實際形狀,包含凹入-凸出部份中之幅度誤差(即設計畜 料及量度資料間之誤差)。故此,與根據設計資料所構製 之層間絕緣薄膜比較,可使依實際量度資料所構製之jf胃 絕緣薄膜更精確平坦。 在該製造方法之一典型實例中,構製層間絕緣薄膜之 步驟包含構製多層層間絕緣薄膜,此等依次堆疊,且此步 驟包含步驟: 構製第一層間絕緣薄膜,具有依層間絕緣薄膜構製處 之區域之凹入一凸出形狀預定之薄膜厚度,在此,由用以 構製佈線層及導電性柱之電路圖案之設計資料計算該凹A -凸出形狀;及 量度第一層間絕緣薄膜之上表面中之階台,並以一方 式構製第二層間絕緣薄膜,俾以第二層間絕緣薄膜塡平階 台中之凹入部份之。 第一層間絕緣薄膜爲先構製於絕緣薄膜形成區上之一 層薄膜,及第二層間絕緣薄膜爲構製於先製造之第一層間 絕緣薄膜上之一層薄膜。如構製第三,第四等層間絕緣薄 膜’則此等亦爲構製於前所製造之層間絕緣薄膜上之層薄 膜;如此,此等薄膜統稱爲第二層間絕緣薄膜。而且,”量 度第一層間絕緣薄膜之上表面上之階台,,普通意爲使用上 述無接觸階量度裝置之量度。 依據本發明,根據電路圖案之設計資料,先計算絕緣 薄膜形成區之形狀,並依計算結果,構製層間絕緣薄膜。 -9 - 200416811 俾及 ,絕減 薄更薄 , 度 份間可。緣可緣 台厚 部層,間絕,絕 階膜 入二此時間法間 之薄 凹第如之層方層 中之 之較S;需二之成 面膜 中可Η所第膜製 表薄 台,hs膜及薄而 。 上緣 階此± 薄膜 I 從 膜之絕 平故莫緣薄絕, 薄膜間 塡。腠絕緣間度 緣薄層 以坦薄間絕Br厚 絕緣一 ,平緣層間需膜 間絕第 膜可 W 一 層所薄 層間在 薄面間第一 ^之。 一 層及 緣表層製第 _ 膜面 第一計 絕上一構製 Μ 薄表 生第.,。間之第法構—;緣上 產度台差層膜製方別 絕之 效量階誤二薄構射分 D 間坦 有,際之第緣略噴,# 層平 可且實中製絕約滴且 ^ 制確 , 而度度構間膜小而011:控精 此 量坦 層薄由;$□易之 故 可平 俾緣少 膜容膜 在以上方法中,宜使用小滴噴射方法製造層間絕緣薄 膜;及由小滴噴射頭噴射較大之小滴製造第一層間絕緣薄 膜,及可由小滴噴射頭噴射較之該較大之小滴爲小之小滴 製造第二層間絕緣薄膜。 依據此方法,以特定之噴射精確度製造第一層間絕緣 薄膜,及以較高之噴射精確度製造第二層間絕緣薄膜。故 此,除由本發明之製造方法所獲得之上述效果外,層間絕 緣薄膜可具有更精確之平坦表面。 當本發明之製造方法使用小滴噴射方法時,可由調整 墨水材料之每小滴之噴射量控制每單位面積之噴射墨水材 料量,在此,由控制小滴噴射頭之驅動波形,改變每小滴 之噴射量。 •10- (8) 200416811
小滴噴射頭大體具有—壓力產生室,此與噴嘴孔連 通,及一壓力產生元件用以加壓壓力產生室中之液體材 料,俾噴射墨水通過噴嘴孔。驅動波形爲施加於壓力Μ 兀件上之電壓之波形。每單位面積噴射之墨水材料量意爲 絕緣薄膜形成區之每單位面積噴射之墨水材料量。墨水材 料相當於由加層間絕緣薄膜用之材料於液體中所獲得之液 體材料,液體可蒸發或可揮發。液體材料可爲由溶解層間 絕緣薄膜用之材料於溶劑中所獲得之溶液,或由分散材料 於液體中所獲得之溶液。在後者情形,層間絕緣薄膜之材 料可爲細微粒或磨粉微粒。亦可使用可應用於小滴噴射方 法上之任何其他方法,以獲得液體材料。 依據本發明’由控制驅動波形施加所需之電壓於壓力 產生室,並由壓力產生元件加壓壓力產生室中之墨水材 料’俾適當量之墨水材料噴射通過噴嘴孔,且因而可調整 絕緣薄膜形成區之每單位面積噴射之墨水材料量。
如設定驅動波形,俾較高之電壓施加於壓力產生元 件,則每一噴射操作中所噴射之量可較大,同時如設定驅 動波形,俾較低之電壓施加於壓力產生元件,則每一噴射 操作中所噴射之量可較少。 如設定驅動波形,俾施加於壓力產生元件上之電壓之 每單位時間之脈波數較大,則每噴射操作中之噴射量可較 大,同時,如設定驅動波形,俾施加於壓力產生元件上之 電壓之每單位時間之脈波數較少,則每噴射操作中之噴射 量可較少。 •11· (9) q @富決定驅動波形之電壓及脈波數,從而在所需條 件下執行小滴噴射。 胃& ’當本發明之製造方法使用小滴噴射方法時,可 $調整龜冰^, 4 $材料噴射位置間之距離間隔,控制每單位面積 噴射之S水材料量。 s &材料噴射位置間之距離間隔意爲至少二墨水材料 噴身寸里占卩气5 ' ^ @之距離資料,及可由控制基體及小滴噴射頭間之
相對移動I 勁里’或由控制多個噴嘴之噴射/不噴射狀態,決 疋距離間隔。實際上,在相對移動期間中執行小滴噴射, 且相_移動速度愈高,距離間隔愈大,從而墨水材料之噴 射點排列較疏。反之,相對移動速度較低,距離間隔較 小’從而墨水材料之噴射點排列較密。例如,有關在1〇 "m之間隔上噴射墨水材料之第一情形及在間隔20 // m 上噴射墨水材料之第二情形,第一情形具有每單位面積之 噴射量爲第二情形之二倍。如在同點上執行小滴噴射而不 執行相對移動,則可執行所謂雙重塗敷。 當控制在特定區中之每一噴嘴之噴射/不噴射狀態 時’執行噴射5 0次之第一情形較之執行噴射〗00次之第 一情形具有較疏之排列,及第一情形具有每單位面積之噴 射量靈第二情形之一半。 依據本發明,控制墨水材料噴射位置間之距離間隔, 俾可調整墨水材料之密/疏排列狀態,從而調整絕緣薄膜 形成區之每單位面積之噴射量。 本發明並提供一種多層電路板,包含: -12- (10) 200416811 至少二佈線層, 一層間絕緣薄膜,設置於每相鄰二佈線層之間,此由 依層間絕緣薄膜構製處之區域之凹入一凸出形狀,改變層 間絕緣薄膜之薄膜厚度製成,俾使層間絕緣薄膜之上表面 平坦;及 導電性柱,用以提供佈線層間之導電性。
依據本發明,可獲得與由上述製造方法所獲得相似之 效果’且可生產一多層電路板,在佈線層之間具有較宜之 絕緣性能。 本發明並提供一種電子設備,包含上述之多層電路 板。在此情形,可獲得與由多層電路板所獲得相似之效 果’並可生產一電子設備,此抵抗介質崩潰。 本發明並提供一種電子裝置,包含: 至少二佈線層,
一層間絕緣薄膜,設置於每相鄰二佈線層之間,此由 依層間絕緣薄膜構製處之區域之凹入-凸出形狀,改變層 間絕緣薄膜之薄膜厚度而製成,俾使層間絕緣薄膜之上表 面平坦;及 導電性柱,用以提供佈線層間之導電性。 依據本發明,可獲得與由上述製造方法所獲得相似之 效果’且可生產一電子裝置,在佈線層間具有較宜之絕緣 性能。 本發明並提供一種電子設備,包含上述之電子裝置。 在此情形,可獲得與由電子裝置所獲得相似之效果,並可 •13- (11) (11)200416811 生產一電子設備,此抵抗介質崩潰。 【實施方式】 此後’參考附圖,說明本發明之多層電路板之製造方 法之實施例。 第一實施例 圖1A至3C顯示本發明之第一實施例中之多層電路 板之製造方法之程序。圖1A至1Η顯示自墨水排斥劑塗 敷程序至構製第一電路圖案(即第一佈線層)及層間導電性 柱之程序。圖2Α至2Η顯示構製第一層間絕緣薄膜之程 序。圖3Α至3C顯示構製第二電路圖案(即第二佈線層), 第二層間絕緣薄膜,及第三電路圖案(即第三佈線層)之程 序。在本實施例中,多層印刷佈線構製於基體i 〇之一面 上。 圖4A及4B顯示多層電路板之製造方法中所用之小 滴噴射設備。圖4A爲透視圖,顯示小滴噴射設備之大體 結構’及圖4 B爲側斷面圖,顯示小滴噴射設備之主要部 份。圖5顯示供應至小滴噴射設備之壓電元件之驅動信 號。 小滴噴射設備 圖4A所示之小滴噴射設備1〇ι具有一噴墨頭102(即 小滴噴射頭),用以噴射墨水材料122於基體1〇上,一位 -14- (12) (12)200416811 移機構1 0 4用以移動噴頭i 〇 2及基體1 〇間之關係位 置,一控制益CONT”用以控制噴墨頭1〇2及位移機構 104 ° 噴墨頭10 2用以噴射缝水材料i 2 2於基體〗〇上ς如 顯示於圖4Β,此噴墨頭1〇2具有一壓力產生室115,此與 噴嘴孔118(圖4Β僅顯示〜噴嘴孔ιι8)相通,及一壓電元 件120 (即壓力產生兀件)’用以加壓壓力產生室ι15中之 墨水材料,以噴射墨水材料i 2 2通過噴嘴孔i i 8。 位移機構104包含〜頭支持部份1〇7用以支持噴墨頭 102’此向下设置’以面對基體1〇,此置於基體台座1〇6 上。位移機構104亦包含一台座驅動部份1〇8,用以對噴 墨頭1〇2(置於基體1〇上方)在χ及γ方向上移動基體台 座106(即移動基體10)。 在噴墨頭102中’壓電元件12〇置於一對電極121之 間。當受激勵時’壓電元件120以該元件彎曲而向外凸 出。以上壓電兀件120所固定之膜片113亦與壓電元件 120 —起向外彎曲,從而增加壓力產生室ι15之容量。故 此’與壓力產生室115之容量增加相對應,一特定量之墨 水材料1 2 2自一供應入口(未顯示)被拉進壓力產生室1 i 5 中。其後’當放開壓電元件120之激勵時,壓電元件12〇 及膜片113回復。故此,壓力產生室n5亦回復原來容 里’及壓力產生室115中之墨水材料122之壓力增加,故 一滴之墨水材料i 2 2自噴嘴孔1 1 8噴射於基體上。 噴墨頭102之噴墨方法並不限於使用壓電元件12〇之 -15· (13) (13)200416811 此一壓電噴射方法。例如,可使用電熱變換元件之方法, 此作用如能量產生元件。 控制器CONT包含一 CPU,諸如微處理器,用以控制 該設備之整個系統,及一電腦具有各種信號之輸入/輸出 功能。如顯示於圖4A,控制器CON T電連接至每一噴墨 頭102及位移機構104,從而控制噴墨頭102之噴射操作 及使用位移機構1 〇4之位移操作之至少之一(在本實施例 中,二者)。依據上述結構,在本系統中,並不固定噴射 條件,且可控制所形成之薄膜之厚度。 即是,控制器CO NT具有以下控制功能,用以控制墨 水材料122之噴射量:改變基體10上之噴射距離間隔之功 能,改變噴出之每小滴之墨水材料i 2 2之量之功能,改變 沿噴嘴孔排列之方向及使用位移機構1 〇4位移之方向間之 角度0之功能,決定向基體10上同一位置每一重複噴射 操作之條件之功能,及決定基體1 〇上每一分區之噴射條 件之功能。在此,由控制施加於壓電元件1 2〇上之電壓之 驅動波形,決定噴射條件。 作爲用以改變基體1 0上之噴射距離間隔之控制功 能’控制器C0NT具有一功能用以改變基體1〇及噴墨頭 1〇2間之相對移動速度’一功能用以改變相對移動期間中 噴射操作間之時間間隔,及一功能用以選擇一些噴嘴孔 118,自此等同時噴出墨水材料ι22。 圖5顯示供應至壓電元件〗2()之驅動信號及自噴嘴孔 118噴出之墨水材料122之對應狀態之例(閱參考符號B1 -16· (14) 200416811
料122之噴射原理。
以擴散在噴嘴孔1 1 8鄰; 生之 成之 加),並防止墨水材料1 2 2 鄰近之墨水材料12;2(其黏度已增 材料122之微量之不足噴射。參考符號 B 1所帶之小圖顯示靜態彎曲表面之一狀態,及參考符號 B2所帶之小圖說明由大體充電壓電元件12〇並增加壓力 產生室115之容量,使彎曲表面稍拉向噴嘴孔118內之作 用。 在基本波形之節段”部份2 ’,之期間中所形成之波形 wc用以噴射微點之墨水材料122。自初始靜態(閱參考符 號ci所帶之小圖),突然充電壓電元件12〇,以迅速拉彎 曲表面進入噴嘴孔118中(閱參考符號C2所帶之小圖)。 其後,與再開始拉彎曲表面移向噴嘴出口之時間同步,壓 力產生室115之容量稍減小(閱參考符號C3所帶之小 圖)’俾噴射小點之墨水材料12 2。其後,執行中斷放電 後之第二放電(閱參考符號C4),以衰減彎曲表面之掁動 及施加於壓電元件120上之殘留信號,並控制墨水材料 122之噴射形狀。 在基本波形之節段”部份3 ”之期間中所形成之波形 WD用以噴射中點。自初始靜態(閱小圖〇彎曲表面逐 • 17 · (15) 200416811
表面及壓電元件120之殘留掁動。 漸且大幅拉向噴嘴內部(閱參考 後,與彎曲表面再閉始》^ _
成之波形WE 號E1至 WE用以噴射大點之墨水材料122。在由參考符 E3所不之步驟中,噴射一微點之墨水材料1 22。
其後,在與噴嘴孔118再由彎曲表面之微殘留掁動塡入墨 水材料1 22時同步中,一波形施加於壓電元件i 2〇上,以 噴射中點之墨水材料122。在由參考符號E4及E5所示之 步驟之期間中所噴射之墨水材料〗2 2爲體積大於中點之一 點’故形成甚至一更大點之墨水材料1 2 2,此包含此較大 點及先前之小點。依據驅動信號之以上控制,可噴射小, 中’及大點之三不同大小(即體積)之任一之墨水材料 本實施例之小滴噴射設備1 0 1使用小滴噴射方法,由 此,可對每一噴嘴孔獨立執行上述之噴射控制。故此,可 容易決定噴射之目標區。即是’可有效噴射液體材料於目 標塗敷薄膜上之有限凹入部份中。 墨水材料 小滴噴射設備1 〇 1中所用之墨水材料1 22之型式取決 -18- (16) (16)200416811 於佈線層,層間導電性柱,及層間絕緣薄膜之特性,此等 爲多層電路板之組成部份。作爲用以製造本發明之佈線層 之墨水材料,使用導電性之導電性墨水。由使用一溶液獲 得此導電性墨水(產品名稱:完美銀,由真空冶金公司製 造),其中,具有直徑約1 0 n m之銀微粒分散於甲苯中,且 此溶液由甲苯稀釋,並調整稀釋之溶液之黏度至3mPa, 以獲得導電性墨水。 墨水排斥劑塗敷程序 以下說明基體之上表面接受之墨水排斥劑塗敷程序。 依據此程序,可進一步精確控制噴射於基體上之導電性墨 水或類似者之位置。 在使用IP A (異丙醇)淸潔聚醯亞胺所製之基體10後, 由具有波長254nm之紫外(UV)光以強度10mW/c2照射基 體10分鐘,以執行額外淸潔步驟(即UV照射淸潔)。爲使 此基體10接受墨水排斥劑塗敷程序,置O.lg之十六氟一 1,1,2,2—四氫癸三乙氧矽烷及基體10於封閉容器中,並 保持在12(TC之容器中2小時。依此,在基體10上形成 一墨水排斥單分子薄膜。其上構製有墨水排斥劑單分子薄 膜之基體10之上表面及噴射於此上表面上之導電性墨水 間之接觸角度例如約爲70度。 在墨水排斥劑塗敷程序後之基體表面及導電性墨水間 之以上接觸角度太大,不能由小滴噴射方法構製多層印刷 佈線。故此,基體1 〇另由具有與以上淸潔步驟中所用相 •19- (17) (17)200416811 同波長(即254 η)之UV光照射2分鐘’從而獲得導電性墨 水及基體表面間約35度之接觸角度° 取代執行墨水排斥劑塗敷程序者’可構製一接受性層 首先電路圖案構製程序 小滴噴射設備1 〇 1用以由噴墨頭1 0 2 a噴射導電性墨 水122a於已接受上述墨水排斥劑塗敷程序之基體1〇上, 俾形成具有特定點間隔之數元圖圖案。其後,執行加熱步 驟,以產生一電路圖案。 作爲噴墨頭102,可使用一市面可獲得之一噴墨頭 (即是,用於市面上可獲得之印表機”Colorio”中者,由 SeikoEpson公司製造)。然而,此市面上可獲得之噴墨頭 所用之汲墨單位爲塑膠所製,故此,使用金屬單位取代塑 膠單位,俾不致由有機溶劑溶解。當導電性墨水在 20V 之噴墨頭l〇2a之驅動電壓上噴射時,噴出5微微升之導 電性墨水122a。在此情形,噴出之導電性墨水122a具有 約27 # m之直徑。在導電性墨水122a噴小於基體1〇(以 接觸角度35度)上後,導電性墨水122a形成具有直徑約 45 // m之一點於基體10上。 作爲繪於基體1 〇上之電路圖案之一特定實例,設計 一二進位(即黑及白)數元圖產生於由每邊具有長度50 //m 之正方形所構成之一格子上。導電性墨水1 22a依此數元 圖噴射。即是,含有銀微粒之導電性墨水自噴墨頭102a 噴射於基體1 〇上,在此,噴射位置間之單位間隔爲5 0 //m(閱圖 1A)。 -20- (18) (18)200416811 在以上條件下’噴射於基體1 0上之每小滴1 3具有直 徑約45 // m,如此,相鄰小滴13並不相互接觸,及每滴 (即小滴13)在基體10上分開。在噴射相當於一目標圖案 後,基體接受1 〇 〇 t:之熱空氣乾燥1 5秒鐘,以驅出導電 性墨水中之溶劑。其後,使基體i 〇自然冷卻數分鐘,直 至基體10之溫度回至室溫爲止,俾產生圖1B所示之狀 態。 在以上步驟後’維持基體1 〇之墨水排斥特性。而 且,移去每一小滴13中之溶劑組成份,同時乾燥等,從 而形成墨水小滴14,其厚度約爲2m #。墨水小滴14之 表面具有幾乎與無墨水小滴1 4形成處之部份相同之墨水 排斥特性。 其後,如顯示於圖1 c,噴射與小滴13相同液體之小 滴15,俾每小滴15噴射於二獨立及相鄰點(即墨水小滴 14)之間。圖1 C僅顯示一斷面圖,然而,當與墨水小滴 14相似之獨_iA點亦存在於與此圖之平面垂直之方向中 時,小滴15亦噴射於此等點間之中間位置上。 在此小滴噴射步驟中,基體1 〇及墨水小滴1 4之墨水 排斥特性幾乎相同;如此’可獲得幾乎與由噴射於無墨水 小滴14形成之基體1〇上所獲得相同之結果。 其後,具有小滴1 5之基體接受熱空氣乾燥(與上述熱 空氣乾燥相似),以蒸發導電性墨水之溶劑成份。故此, 如顯示於圖1D,形成一圖案16,其中,產生於相鄰格子 點處之所有墨水小滴相連接。 -21 - (19) (19)200416811 爲增加薄膜厚度及防止點形狀保持於佈線層之電路圖 案中,向各點間之中間(或凹入)位置噴射之步驟及熱空氣 乾燥步驟重複六次(包含上述第一執行),從而形成第一電 路圖案17,具有線寬度50//ηι及薄膜厚度l〇"m(參考圖 1 E)。在此階段,僅移去導電性墨水之溶劑成份,及基體 並不充分烘烤。故此,電路圖案並非導電性。 層間導電性柱構製程序 在次程序中,構製穿過層間絕緣薄膜之層間導電性柱 1 8,以提供第一及第二電路圖案間之導電性。在此,可經 由與上述第一電路圖案構製程序相同之程序構製層間導電 性柱18。即是,含有銀微粒之導電性墨水122a僅噴射於 需要層間傳導之區域上,且重複此噴射步驟,同時在每一 噴射步驟後執行熱空氣乾燥。噴射步驟重複六次,產生層 間導電性柱1 8,具有自第一電路圖案所量度之高度1 0 # m(閱圖 1F)。 其後,基體1〇在空氣中接受300 °C上之熱處理30分 鐘,使銀微粒實際上相互接觸。故此,第一電路圖案17 及每一層間導電性柱18實際相互連接一起。而且,依據 以上熱處理,第一電路圖案1 7及層間導電性柱1 8之總薄 膜厚度幾乎爲熱處理前之一半(閱圖1G)。依據用以鑑定 第一電路圖案17及基體10間之附著強度之Sellotape(註 冊商標)測試,鑑定有充分之附著強度,不發生分開。 •22- (20) 200416811 絕緣薄膜形成區計算程序 在次程序中,計算絕緣薄膜形成區。絕緣 1 9 a爲一區,,在其後程序中構製一層間絕緣 且依據設計資料計算該區1 9 a (閱圖1 H),此包 料’諸如第一電路圖案1 7及層間導電性柱1 8 案’及(Π)設定値,諸如每小滴之噴射量,小 執行噴射步驟之次數等。 依據以設計資料爲基礎之計算,計算絕緣 19a,此由如下決定:(i)由基體10之上表面, 案17之上表面17 a及側面17b,及層間導電屯 面18b所形成之凹入一凸出形狀,及(ii)層間 需之薄膜厚度。 由CPU,諸如用以控制小滴噴射設備101 之微處理器或具有各種信號之輸入/輸出功能 絕緣薄膜形成區計算程序。故此,可在層間絕 前之任何時間,執行該計算程序。 墨水親合性提供程序 在用以構製層間絕緣薄膜於絕緣薄膜形成 處理程序中,由具有波長爲254nm之UV光 之強度照射其上構製有第一電路圖案17之基 鐘,從而提供墨水親合性(特性)於基體10之i 第一電路圖案17之上表面17a及側面17b, 性柱18之側面18b上。 薄膜形成區 薄膜於此, 含(1)電子資 之數元圖圖 滴之排列, 薄膜形成區 第一電路圖 ^主1 8之側 絕緣薄膜所 之整個系統 之電腦執行 緣薄膜構製 區19a之預 I 10mW/cm2 體10五分 .表面10a, 及層間導電 •23- (21) (21)200416811 胃〜層間絕緣薄膜構製程序 在次程序中,構製一層間絕緣薄膜,俾由絕緣薄膜覆 蓋絕緣薄膜形成區19a。 由例如溶劑稀釋市面可獲得之聚醯亞胺淸漆(產品名 稱:Pimel,由AsahiKasei公司製造),並由控制稀釋材料 之黏度至8mPa.S ’獲得用以構製本實施例之層間絕緣薄 膜之墨水材料。 然後操作小滴噴射設備1 〇 1,以噴射上述墨水材料 12 2b ’俾墨水材料僅塡於由基體1〇之上表面1〇a及第— 電路圖案1 7所形成之凹入部份中。 在噴射墨水材料1 22b之步驟中,控制施加於噴墨頭 10 2b上之電壓之驅動波形,以調整每單位面積所噴射之 墨水材料1 2 2 b之量。例如,當訂定驅動波形,以施加較 咼之電壓於壓電元件1 2 0上時,可增加每小滴之噴射量。 反之’當訂定驅動波,以施加較低之電壓於壓電元件i 2〇 上時,可減少每小滴之噴射量。另一方面,當訂定驅動波 形,以增加所施加於壓電元件1 2 0上之電壓之每單位時間 之脈波數時,可增加每單位面積之噴射量,及反之,當訂 定驅動波形,以減少每單位時間之脈波數時,可減少每單 位面積之噴射量。 由使用控制器CON,適當設定基體1〇及噴墨頭i〇2b 間之相對移動速度,以所需之間隔噴射墨水材料1 22b。 在此,可改變在相對移動期間中噴射之時間間隔。例如, -24- (22) (22)200416811 當設定相對移動速度於較高時,獲得較大之距離間隔(在 噴射位置之間),俾可稀疏排列墨水材料1 2 2 b之噴射點。 反之,當設定相對移動速度於較慢時,獲得較小之距離間 隔,故可密集排列墨水材料1 2 2 b之噴射點。如在同―點 執行小滴噴射而不執行移動,則可執行所謂雙塗敷法。而 且’可由控制每一噴嘴之噴射/不噴射狀態,改變每單位 面積之噴射量。 如上述,在用以構製層間絕緣薄膜之第一步驟中,墨 水材料122b噴射於絕緣薄膜形成區19b中由基體1〇之上 表面10a及第一電路圖案I?之側面17b所形成之凹入部 份中(閱圖2A)。上表面l〇a及側面17b具有墨水親合 I生’故此’噴射之墨水材料122b分散於以上凹入部份 中’且墨水材料i 22b塡入於所有凹入部份中,如顯示於 圖2B。在此’墨水材料i22b之上表面由於自行平坦化效 果而變平坦。 基體10然後接受在4〇(rc上之熱處理3〇分鐘,以移 去材料1 22b中所含之溶劑成份,從而形成第一層間絕緣 ® fe 22。結果’如顯示於圖^,第一層間絕緣薄膜22之 厚度幾乎爲熱處理前之墨水材料122b之一半。故此,再 噴射墨水材料122b於第一層間絕緣薄膜22上,與以上噴 射步驟同樣及執行同樣熱處理(即在4 0 0 °C上3 0分鐘),以 固化墨水材料’俾由第〜層間絕緣薄膜22塡於基體1 0之 上表面1〇a及電路圖案17之側面17a所形成之凹入部份 中,並在弟〜電路圖案17之上表面17a之位準(即高度) -25 - (23) (23)200416811 幵< 1¾-- 2K +D 主-r- r ρζηπ —. 一表面’如顯不於圖 2D。可視需要,重複噴 射s水材料122b及熱處理之以上步驟任何次數。 弟二層間絕緣薄膜構製程序 在X程序中,以一方式噴射墨水材料1 2 2 b,俾由墨 欠材料122b塡於由第一電路圖案17之上表面17a,第一 層間絕緣薄膜2 2之上表面2 2 a,及層間導電性柱〗8之側 面1 8b所形成之凹入部份中’從而形成第二層間絕緣薄膜 23 〇 表面1 7 a及側面1 8 b具有墨水親合性,及上表面 22&具有與墨水材料122b中所含之聚醯亞胺淸漆相同之 成彳刀故此’噴射之墨水材料1 22b在以上凹入部份中散 開,且墨水材料122b塡於所有凹入部份中,如顯示於圖 2F在此’墨水材料122b之上表面由於自行平坦化效果 而變平坦。 基體10然後接受在4〇〇°c上之熱處理30分鐘,以移 去墨水材料1 22b中所含之溶劑成份,從而形成第二層間 絕緣薄膜23。結果,如顯示於圖2G,第二層間絕緣薄膜 23之厚度幾乎爲熱處理前之墨水材料mb之一半。故 此’再噴射墨水材料122b於第二層間絕緣薄膜22上,與 以上噴射步驟同樣’及執行同樣熱處理(即在40(TC上30 分)’以固化墨水材料,俾由第二層間絕緣薄膜塡於 第一電路圖案17之上表面17a及層間導電性柱18之側面 18b所形成之凹入部份中,且第二層間絕緣薄膜23之上 -26- (24) (24)200416811 表面2 3 a平坦,如顯示於圖2 Η。 如上述’以一方式構製第一層間絕緣薄膜22及第二 層間絕緣薄膜23 ’俾此二薄膜堆疊,從而形成具有平坦 上表面之層間絕緣薄膜24。 可視需要’重複噴射墨水材料1 2 2 b及熱處理之以上 步驟任何次數。 層間導電性柱1 8之上表面〗8 a宜稍高於第二層間絕 緣薄膜23之上表面23a (約〇·ι “ 。 第二電路圖案構製程序 爲構製第二電路圖案3 1 (即第二佈線層)於層間絕緣薄 膜2 4上,執行與構製第一電路圖案相同之程序。即是, 執行IPA淸潔,UV照射淸潔,使用烷基矽烷氟化物之墨 水排斥劑塗敷程序,由執行U V照射控制接觸角度,由噴 射含有銀微粒之墨水構製圖案,及熱空氣乾燥。在此,” 墨水噴射-> 熱空氣乾燥”之程序視需要重複多次。故此, 可生產多層電路板。 爲生產含有更多層結構之多層板,如顯示於圖3 A, 與第一電路圖案1 7同樣,構製一層間導電性柱3 2,且亦 烘烤層間導電性柱3 2與第二電路圖案一起,以提供導電 性。如顯示於圖3 B,以與構製層間絕緣薄膜2 4相同之程 序,另構製層間絕緣薄膜3 3。視需要重複此一串程序多 次,從而生產具有所需之多層程度之一多層電路板。圖 3 C顯示一例,其中,第三佈線層(即第三電路圖案)構製 -27- (25) 200416811 於第一及第二佈線層上面。 如上述,可根據第一電路圖案1 7及層間導 之設計資料,構製層間絕緣薄膜24之平坦上表Ϊ 依據層間絕緣薄膜24之平坦上表面’可使 圖案3 1之薄膜厚度均勻,故可提供較宜之絕綠 一電路圖案17及第二電路圖案31之間,並可遐 間之連接中斷。 而且,第二電路圖案3 1構製於層間絕緣薄丨 表面上;如此,第二電路圖案3 1沿層間絕緣薄® 面上構製。故此,如構製另外上層之薄膜(即第 電路圖案層或層間絕緣薄膜),則每一薄膜之上 易平坦,且薄膜之厚度亦可容易均勻。 根據第一電路圖案1 7及層間導電性柱1 8 料,先計算絕緣薄膜形成區1 9 a之形狀;如此無 度絕緣薄膜形成區19b之程序。 而且,可由控制施加於噴墨頭102上之電壓 形,噴射適當量之墨水材料1 2 2 ;如此,亦可控帋I 形成區19a之每單位面積噴射墨水之量。亦可g 間之距離間隔;如此’可控制墨水材料1 22b沉 疏,並控制絕緣薄膜形成區1 9 b之每單位面積 第二實施例 圖6顯示在本發明之第二實施例中之多層 電性柱19 S。 .弟 ___•亀路 :性能於第 丨免佈線層 漠24之上 I 24之表 三或更多 表面可容 之設計資 丨需用以量 〖之驅動波 j絕緣薄膜 【制噴射點 積之密或 :噴射墨水 路板之製 -28· (26) (26)200416811 造方法中之程序。在本實施例中,執行絕緣薄膜形成區量 度程序,以取代第一實施例中之絕緣薄膜形成區計算程 序。其他程序與第一實施例中者相似。 以下詳細說明與第一實施例不同之程序。有關其他程 序,僅說明用以構製多層電路板之該列程序。在圖6中, 與圖1A至圖4B相同之部份註以相同之參考編號。 在本實施例之多層電路板之製造方法中,在輪流執行 (i)基體1〇之墨水排斥劑程序,(Π)第一電路圖案構製程 序,及(iii)層間導電性柱構製程序後(閱圖1A至1G),執 行絕緣薄膜形成區量度程序,如圖6所示。 絕緣薄膜形成區量度程序(1) 使用雷射階量度裝置執行此程序,此爲一種無接觸階 量度裝置。雷射階量度裝置具有一雷射頭,此包含一光發 射部份及一光接收部份,及由此雷射頭掃描欲量度之之目 標物件鄰近,俾由使用光干涉作用量度雷射頭及目標物件 間之距離。 如顯示於圖6,其上構製有第一電路圖案17及層間 導電性柱1 8之基體10之整個表面由雷射頭2 0 1掃描,俾 由來自光發射部份201a之雷射光束照射基體10。並由光 接收部份201b偵測所反射之光束。故此,精確量度凹入 -凸出部份,作爲三維資料。 根據三維資料,執行影像分析等,俾計算絕緣薄膜形 成區19b,從而決定噴射於絕緣薄膜形成區19b上之墨水 -29 - (27) (27)200416811 材料1 22之最佳噴射量,小滴排列,執行噴射操作之次數 等。 在絕緣薄膜形成區量度程序後之次步驟中,基體1 〇 接受墨水親合性提供程序,並另接受第一層間絕緣薄膜構 製程序及第二層間絕緣薄膜構製程序,此等根據絕緣薄膜 形成區1 9b執行,從而形成具有平坦上表面之一層間絕緣 薄膜。然後執行第二電路圖案形成程序,從而產生一多層 電路板(參考圖2A至3C)。 如上述,可根據由雷射階量度裝置所獲得之絕緣薄膜 形成區19b之三維資料(即量度資料),構製層間絕緣薄膜 於絕緣薄膜形成區19b中。 在此,量度實際形狀,包含凹入-凸出部份之幅度誤 差(即設計資料及量度資料間之誤差),此在構製第一電路 圖案及層間導電性柱時產生。故此,與根據設計資料所構 製之層間絕緣薄膜比較,在本實施例中,可使層間絕緣薄 膜更精確平齊。 不接觸階量度裝置並不限於雷射階量度裝置,且可使 用掃描器。 圖7顯示本實施例之多層電路板之製造方法之一改 變。在此改變中,取代雷射階量度裝置者,使用一頭前感 測器(此在噴墨頭之前)來執行絕緣薄膜形成區量度程序。 頭前感測器置於小滴噴射頭鄰近,並量度凹入一凸出部份 中之台階。以下’略去此改變之絕緣薄膜形成區i 9b形成 程序以外之程序之說明。 -30- (28) 200416811 絕緣薄膜形成區量度程序(2) 在本改變中,使用接近小滴噴射頭設置之一頭前感測 器,執行絕緣薄膜形成區量度程序。
如顯示於圖7,頭前感測器2 10經控制器2 2 0連接至 噴墨頭2 3 0。由頭前感測器2 1 0掃描基體1 0 ’並在噴射小 滴之前,量度第一電路圖案1 7及層間導電性柱1 8之凹入 -凸出部份中之台階。 即是,在噴墨頭2 3 0前之頭前感測器2 1 0掃描其上構 製有第一電路圖案1 7及層間導電性柱1 8之基體10,以 量度凹入一凸出部份中之台階。根據頭前感測器2 1 0之量 度結果,控制器220驅動噴墨頭230,俾執行小滴噴射。 在此,平行執行凹入-凸出部份之階量度及小滴噴射。
如上述,平行執行絕緣薄膜形成區1 9b之量度及小滴 噴射,並可構製層間絕緣薄膜於絕緣薄膜形成區1 9b中。 而且,在此改變中,無需使用雷射階量度裝置量度絕緣薄 膜形成區之整個表面,且可有效執行凹入部份中之階量度 及小滴噴射操作。 而且’量度實際形狀,包含凹入-凸出部份之幅度誤 差(即設§十資料及量度資料間之誤差),此在構製第一電路 圖案及層間導電性柱時產生。故此,與根據設計資料所構 製之層間絕緣薄膜比較,在本實施例中可使層間絕緣薄膜 更精確平齊。 -31 - (29) 200416811 第三實施例 圖8A至8E顯示本發明之第三實施例 之製造方法之程序。在本實施例中’在生產 薄膜後,構製多個層間絕緣涛膜24 ’里度 薄膜之上表面中之台階,構製第二層間絕緣 一層間絕緣薄膜之上表面平齊。 以下僅詳細說明與第一及第二實施例不 關其他程序,僅說明用以構製多層電路板之 程。在步驟8A至8E中,與圖1至圖7相 相同之參考編號。 在本實施例之多層電路板之製造方法中 體10之墨水排斥劑程序,(ii)第一電路圖案 (iii)層間導電性柱構製程序後,連續執行絕 計算程序及墨水親合性提供程序(閱圖1 A至 第一層間絕緣薄膜構製程序,如圖8A所示^ 在此第一層間絕緣薄膜構製程序中,由 第一層間絕緣薄膜26,以減少小滴噴射^ 間’且亦具有較大之噴射點間之距離間隔。 在構製第一層間絕緣薄膜26中,控制 射設備101之噴墨頭i〇2b上之電壓之驅動 每單位面積噴射之墨水材料122b之量。而 器C 〇 N改變基體j 0及噴墨頭2 〇 2 b間之相 b可在噴射點間所需之距離間隔上執行小滴 處理此基體1〇,俾移去墨水材料中 之多層電路板 第一層間絕緣 第一層間絕緣 薄膜,以使第 同之程序。有 該列程序之流 同之部份註以 ,在執行(i)基 構製程序,及 緣薄膜形成區 1H),及執行 較大小滴構製 呈序所需之時 施加於小滴噴 波形,以調整 且,可由控制 對移動速度, 噴射。然後熱 所含之溶劑成 -32- (30) (30)200416811 份,並固化第一層間絕緣薄膜2 6。 依此’構製第一層間絕緣薄膜2 6,如顯示於圖8 b。 在以上程序中,以較大之小滴噴射墨水材料1 2 2 b,此等 稀疏排歹U :如此’第一層間絕緣薄膜26之上表面26a並不 精確平坦。 其次’執行絕緣薄膜形成區量度程序(閱圖8C),在 此’量度第一層間絕緣薄膜2 6之上表面2 6 a上之台階。 使用雷射階量度裝置執行此絕緣薄膜形成區量度程 序’此爲不接觸階里度裝置。更明確言之,其上構製有第 一層間絕緣薄膜26之基體1〇之整個表面由雷射頭2〇丨掃 描’由來自光發射部份2 0 1 a之雷射光束照射第一層間絕 緣薄膜26之上表面26a,並由光接收部份2〇lb偵測反射 之光束。依此,精確量度上表面26a上之台階,作爲三維 資料。 根據三維資料’執行影像分析或類似者,以計算絕緣 薄膜形成區19c,從而決定噴射於絕緣薄膜形成區19c上 之墨水材料 122b之最佳噴射量,小滴排列,執行噴射操 作之次數等。 其次,執行第二層間絕緣薄膜構製程序,如顯示於圖 8D。 依據絕緣薄膜形成區 19c,噴射墨水材料 122b成小 滴’此較上述較大之小滴爲小,且此密集噴射,以塡於第 一層間絕緣薄膜之台階之凹入部份中。在小滴噴射中,控 制施加於小滴噴射設備101之噴墨頭102b上之電壓之驅 •33- (31) (31)200416811 動波形,以調整每單位面積噴射之墨水材料i 22b之量。 而且,可由控制器CONT改變基體10及噴墨頭i〇2b間之 相對移動速度’俾可在噴射點間所需之距離間隔上執行小 滴噴射。然後熱處理該基體1 〇 ’以驅出墨水材料]2 2 b中 所含之溶劑成份,並固化第二層間絕緣薄膜,從而產生層 間絕緣薄膜2 8 (閱圖8 e ),此由堆疊層構成,且其上表面 2 8 a平坦。 已接受第二層間絕緣薄膜構製程序之基體1 〇然後接 受第二電路圖案構製程序(閱圖3A),從而產生一多層電 路板。 如上述,量度第一層間絕緣薄膜26之上表面26a上 之階台;如此,可量得實際階台,計及第一層間絕緣薄膜 27之薄膜厚度及平坦度。 構製第二層間絕緣薄膜27,以塡平階台中之凹入部 份,俾層間絕緣薄膜2 8之上表面2 8 a可平坦。故此,與 第二層間絕緣薄膜27相較,可較爲粗略構製第一層間絕 緣薄膜26之上表面;如此,可構製第一層間絕緣薄膜26, 由此可減少小滴噴射方法所需之時間。 而且,依次構製第一層間絕緣薄膜26及第二層間絕 緣薄膜27;如此,用以構製第二層間絕緣薄膜27之噴射之 小滴量較之一次構製所需之層間絕緣薄膜28爲少。故 此,可執行小滴噴射法,其重要因表爲控制噴射量,從而 形成精確平坦之上表面28a。 在本實施例中,由小滴噴射法構製第一層間絕緣薄膜 -34 - (32) (32)200416811 2 6 ;然而,此並非一限制條件。即是,可由其他方法構製 第一層間絕緣薄膜26 ’例如旋塗等,逝量度此層薄膜上 之階台,及然後構製第二層間絕緣薄膜27,以塡平階台 中之凹入部份。 第四實施例 圖9A及9B顯示在本發明之第四實施例中之多層電 路板之製造方法中所執行之程序。在本寘施例中,多層印 刷佈線構製於核心基體40之二面(即在二面}上。 當電路圖案及絕緣薄膜圖案由與第〜至第三實施例相 似之小滴噴射方法製造時,僅可獲得一單面基體。爲在基 體之二面上構製多層印刷佈線,使用普通二面佈線基體作 爲核心基體4〇,且基體之每一面接受與第一至第三實施 例所執行相似之程序。 核心基體40宜無通孔,故此,宜由金屬紫41(此可 爲佈線層)塡塞通孔。如使用一面具有銅薄膜之基體,則 可設置不通孔,且此等孔可塡以金屬漿。此等孔可由已知 之照相製版法或雷射照射設置。而且,上述通孔或不通孔 可由小滴噴射方法以含有銀微粒之導電性墨水(即與第一 至第三實施例中所用之導電性墨水相似)塡塞。 故此,第一電路圖案構製於核心基體40之二面上, 及依次執行並視每需要重複一列⑴構製層間導電性柱42 之程序,(ii)構製層間絕緣薄膜43之程序,及(iii)構製次 層電路圖案44(即次佈線層)之程序,從而在核心基體40 •35- (33) (33)200416811 之二面上產生多層印刷佈線。 第五實施例 圖10 A至10D顯示本發明之第五實施例之多層電路 板之製造方法之程序。本實施例使用C P S (晶片規模封裝) 方法,以構製額外佈線,即是,由直接構製電路圖案於晶 片上,製造多層印刷佈線。 如顯示於圖10A,第一,其上已構製有電極墊51之 1C晶片50接受墨水排斥劑程序,使用單分子薄膜。該程 序幾乎與第一至第三實施例中所述者相同,唯使用癸基三 氧矽烷作爲單分子薄膜之材料。 其次,如顯示於圖1 〇B,依據第一至第三實施例所述 之程序,構製層間導電性柱5 2,在此,每一層間導電性 柱52置於每一電極墊51之中心上,並具有高度5//m及 直徑5 0 // m。而且,以一方式構製層間絕緣薄膜5 3,俾 薄膜5 3之高度幾乎與層間導電性柱5 2之上表面之高度相 同。故此,可構製具有平坦上表面之層間絕緣薄膜5 3, 同時可靠地露出層間導電性柱5 2之上表面。 其後,與上述程序同樣,依次執行墨水排斥劑程序, 第二電路圖案構製程序,層間導電性柱構製程序,及層間 絕緣薄膜構製程序,從而產生額外佈線54(即額外佈線層) 連接至IC晶片5 0上之電極墊5 1。其次,由與已知之照 相製版法及在第一實施例中所執行之佈線構製法相似之方 法’構製墊55 (此亦作用如佈線層)及構製於墊55上之小 -36· (34) (34)200416811 丘5 6(此亦作用如佈線層)於層間導電性柱52上,此等露 出基體之表面。 第六實施例 圖11A至11F顯示本發明之第六實施例之多層電路 板之製造方法之程序。在本實施例中,作爲無線IC卡 6 0 (此爲多層電路板)之天線之接頭之線圈部份由上述製造 方法構製。圖11B,11D,及11F分別爲圖11A,11C,及 1 1E之斷面圖,各沿二墊65及65間之一線上所取之斷面 圖。 無線1C卡60具有1C晶片63安裝於一聚醯亞胺薄膜 6 1上’及一天線6 2 (此爲佈線層)具有線圈形狀。IC晶片 63包含一非揮發性記憶器,邏輯電路,高頻電路等,並 由天線6 2接收外部發射機所發射之射頻電波,及接收所 供應之電力操作。IC晶片6 3亦分析經由天線6 2所接收 之信號,及發送與分析結果相對應之特定所需信號。 爲生產此無線1C卡,第一,在與第一實施例之第一 電路圖案構製程序相似之程序中,構製線圈形狀之天線 62於聚醯亞胺薄膜61上(閱圖11A)。在此程序中,同時 構製墊64(作用如佈線層)及接頭63a(IC晶片63置於其 間)。在構製天線6 2後,與第一實施例同樣,構製層間導 電性柱65於墊64上。其次,依據第一至第三實施例所述 之方法,由聚醯亞胺塗敷該圖案,構製層間絕緣薄膜 66,使層間導電性柱65之上表面露出(閱圖11C)。 -37- (35) (35)200416811 在構製層間絕緣薄膜6 6後,與第一實施例同樣,由 含有銀微粒之導電性墨水以小滴噴射法塗敷圖1 1 E所示之 圖案P A,並固化塗敷之部份,從而形成佈線6 7,由此連 接天線之二端^在最後步驟’由使用各向異性導電性薄膜 安裝IC晶片6 3於圖1 1 E所示之位置上,並由一保護薄膜 (未顯示)疊合整個部份,從而產生無線1C卡60。 無線IC卡6 0可與例如接近該IC卡(即與該IC卡之 距離約爲l〇cm或以下)之一外部讀出/寫入器連通。 如墊64相當大(即具有數mmx數mm之大小),則可 構製層間絕緣薄膜66,而不設置層間導電性柱65,俾保 持層間導電所需之區域(即不由層間絕緣薄膜覆蓋),從而 形成多層印刷佈線。在此情形,層間絕緣薄膜層66之每 一墊6 4上之邊緣具有傾斜形狀,如此,可由小滴噴射方 法構製具有不連接之佈線67於層間絕緣薄膜66上。 第七實施例 在第七實施例中,說明相當於多層電路板之一 TFT(薄膜電晶體)基體及具有TFT基體之一液晶顯示(LCD) 裝置。 多層電路板之上述製造方法適用於本實施例之TFT 基體之製造方法,故此,其說明從略。 圖12A及12B用以說明LCD裝置中之TFT基體。圖 12A顯示等效電路,用以指示諸如切換TFT(以下簡稱 TFT)之元件及佈線,此等與LCD裝置之影像顯示區相對 -38· (36) (36)200416811 應設置。圖12B爲部份放大圖,顯示TFT基體之一主要 部份,且參考此圖,以說明TFT之結構及每一像素之像 素電極。 如顯示於圖1 2 A,安排成矩陣形狀之掃描線4 〇〗及資 料線402,像素電極430 ’及用以控制像素電極43〇之 TFTMIO構製於TFT基體400上。在此結構中,掃描信號 Q1,Q 2,· · ·,及Q m供應至掃描線4〇 1,此等爲脈波信 號,及影像信號PI,P2,…,及Ριι供應至資料線402。 掃描線40 1及資料線402分別連接至TFT410之閘電極 410G及源電極411S,如以下所述,及使用掃描信號Qi, Q2,…,及 Qm及影像信號PI,P2,…,及Pn驅動 TFT410。而且,設有儲存電容器420,用以儲存具有特定 信號位準之影像信號PI,P2 ’…,及Pn —特定時間。一 電容線403及一汲電極411D(說明於下)分別連接至每一 儲存電容器420之二端。依據此儲存電容器420,可維持 每一像素電極430之電位。 以下參考圖12B,說明TFTMIO之結構。如圖所示, TFT4 10爲所謂底閘式(即倒交錯式)。明確言之,作爲 TFT基體400之底座之絕緣基體400a,構製於絕緣基體 400a之表面上之地保護薄膜4001,閘電極410G,閘絕緣 薄膜4101,隧道區410C,及隧道保護用之絕緣薄膜4111 依次堆疊。在絕緣薄膜4111之二側,構製源區410S及汲 區410D,此等爲高密度η型非晶質矽薄膜。源電極411S 及汲電極411D分別構製於源區410S及汲區410D之表面 -39- (37) (37)200416811 上。 層間絕緣薄膜4121及像素電極43〇另設置於源電極 411S及汲電極411D之表面方,在此,像素電極43〇爲 ιτο(氧化銦鋅)或類似者所製之透明電極。像素電極43〇 經由通過層間絕緣薄膜4 1 21之接觸孔電連接至汲電極 41 1D。 以上閘絕緣薄膜4101及層間絕緣薄膜4121相當於本 發明之層間絕緣薄膜。即是,依據絕緣薄膜形成區(有關 之層間絕緣薄膜構製於其中)之凹入-凸出形狀,調整薄 膜厚度,以產生層間絕緣薄膜之平坦上表面。 在具有上述結構之TFT基體中,依據掃描信號Ql, Q2,…,及Qm自掃描線401供應電流至閘電極410(3, 俾在閘電極410Q鄰近產生電場。由於此電場,險道區 4 1 〇 C變爲導電性。在此導電狀態中,電流依據影像信號 PI,P2,.·♦,及Pn由資料線402供應至源電極411S,俾 像素電極430變爲導電性,從而施加電壓於每一像素電極 430及面對像素電極430之電極之間。即是,可由控制掃 描信號Ql,Q2,…,及Qm及影像信號PI,P2,·.·,及 Pn,適當驅動LCD裝置。 在具有上述結構之LCD裝置中,閘絕緣薄膜4101及 層間絕緣薄膜4121可根據多層電路板之上述製造方法平 坦化。故此,在本實施例中亦可獲得上述效果。 而且,依據閘絕緣薄膜4101之平坦化,TFT410 ’源 電極411S,及汲電極411D之表面不平坦,但可平坦化。 -40- (38) (38)200416811 故此,(i)不產生由於覆蓋區中之不平坦表面所引起之問 題’(ii)不發生諸如乾蝕刻發生後不需要之殘留薄膜之問 題’及(iii)可防止諸如產生漏電流,短路等之問題,從而 ί疋局產品之良率。 另一方面,依據層間絕緣薄膜4121之平坦化,每一 像素電極430之上表面可平坦;如此,當構製於像素電極 43 0上之一對齊薄膜接受摩擦處理時,可獲得均勻之完 工,從而獲得液晶材料中適宜之對齊。而且,安排於像素 電極430上之液晶材料之薄膜厚度可均勻。 多層電路板之以上製造方法並不限應用於閘絕緣薄膜 4 1〇1及層間絕緣薄膜4121上,且可應用於其他絕緣薄膜 上。例如,如層間絕緣薄膜設置於掃描線 40 1,資料線 4〇2,及電容線403之間,則本方法可應用於此等絕緣薄 膜上。 而且,該TFT爲本實施例中之底閘式;然而,該製造 方法亦可應用於頂閘式之TFT。 第八實施例 在本發明之第八實施例中,說明一有機電發光裝置 (以下簡稱爲"OLED”),使用第八實施例中所述之一 TFT 基體。即是,用於OLED中之TFT基體與第七實施例中 者相似;故此,其說明從略。 圖13爲側斷面圖,顯示OLED,其一部份由多層電 路板之上述製造方法產生。首先,說明OLED之大體結 -41 - (39) (39)200416811 構° 如顯示於圖13,有機EL裝置301具有一基體311, 一電路元件部份321,像素電極331,有機EL元件302, 及密封基體351。有機EL元件302包含堤部份341,發 光元件351,及一負電極361 (即反電極)。可撓性基體(未 顯示)之佈線及一驅動1C適當連接至有機EL元件302, 電路元件部份3 2 1,及像素電極3 3 1。電路元件部份3 2 1 構製於基體3 1 1上,及多個像素電極33 1安排於電路元件 3 2 1上。每一堤部份3 4 1設置於相鄰像素電極3 3 1之間, 及堤部份341排列成格子形狀。每一發光元件351設置於 由於堤部份3 4 1所產生之每一凹入部份中。負電極3 6 1覆 蓋堤部份341及發光元件351之整個上表面,及密封基體 371設置於負電極361上。 電路元件部份321包含底閘式之TFT321a,第一層間 絕緣薄膜321b,及第二層間絕緣薄膜321c。TFT321a之 大體結構與圖1 2B所示者相似,且其說明在此從略。第一 層間絕緣薄膜321b及第二層間絕緣薄膜321c使用本發明 之製造方法構製。即是,依據對應之層間絕緣薄膜形成區 中之凹入-凸出形狀,調整每一層間絕緣薄膜之薄膜厚 度,以平坦化每一層間絕緣薄膜之上表面。 發光元件35 1由小滴噴射方法構製於成對之第一層間 絕緣薄膜321b及第二層間絕緣薄膜321c上。 上述之OLED301爲所謂(高)聚合物EL裝置,具有由 小滴噴射方法生產之發光元件351。 -42· (40) (40)200416811 具有有機EL元件之OLED之製造程序包含一堤部份 構製步驟用以構製堤部份34 1,一電漿處理步驟用以適當 構製發光元件35 1,一發光元件構製步驟用以構製發光元 件3 5 1,一反電極構製步驟用以構製負電極3 6 1,及一密 封步驟用以堆疊密封基體3 7 1於負電極3 6 1上,供密封之 用。 在發光元件構製步驟中,由構製一電洞注入層352及 一發光層353於每一凹入部份344中,即是,在每一像素 電極331上,產生發光元件351;如此,發光元件構製步驟 包含一電洞注入層構製步驟及一發光層構製步驟。電洞注 入層構製步驟另包含一第一噴射步驟噴射第一組成份(在 此,液體材料),用以構製電洞注入層3 5 2於每一像素電 極3 3 1上’及一^ 一乾燥步驟乾燥噴射之第一組成份,以 產生電洞注入層352。發光層構製步驟另包含一第二噴射 步驟噴射桌一組成份(在此,液體材料),用以構製發光層 35 3於電洞注入層35 2上,及一第二乾燥步驟乾燥所噴射 之第二組成份,以產生發光層353。 在如以上生產之0LED中,第一層間絕緣薄膜32 lb 及第二層間絕緣薄膜321c依多層電路板之上述製造方法 平坦化,故亦可獲得上述效果。 而且,由使用小滴噴射方法構製電洞注入層352及發 光層3 5 3於平坦化之第一層間絕緣薄膜3 2 1 b及第二層間 絕緣薄膜321c上。故此,與由噴射層352及353用之液 體材料於凹入-凸出表面上構製電洞注入層352及發光層 -43- (41) (41)200416811 353之方法比較,液體材料並不聚集於凹入部份上,且液 體材料可同等提供於像素電極331上。故此,每一電洞注 入層35 2之薄膜厚度及每一發光層353之薄膜厚度可均 勻。故此,可完全防止不充分之發射,降低發射燾命,及 像素電極3 3 1及對應負電極3 6 1間之短路,此短路可由於 薄膜厚度之不均勻所引起。 以上有機EL裝置並不限於高聚合物式,且可爲低分 子量式。 本發明之製造方法亦可應用於具有任何佈線圖案之其 他裝置,例如,可用於製造電泳裝置中所構製之多層佈線 圖案。 第九實施例 以下說明使用多層電路板之上述製造方法製造具有板 或LCD裝置之電子裝置之例。 圖14爲透視圖,顯示胞式話機(即電子裝置)之一 例。在圖14中,參考編號1000指示胞式話機之主體,此 包含由上述製造方法生產之多層電路板,及參考編號 1001指不一LCD部份1001,此具有上述之LCD裝置。 圖15爲透視圖,顯示手表式電子裝置。在圖ι5中, 梦考編號1100指不該表之主體,此包含由上述製造方法 生產之一多層電路板,及參考編號1101指示一 LCD部 份,此具有上述之LCD裝置。 圖1 6爲透視圖,顯不便攜資料處理設備(即電子設備) -44 - (42) (42)200416811 之一例’諸如文書處理器’個人電腦等。在圖16中,參 考編號1200指示一資料處理設備,參考編號1202指示一 輸入部份,諸如鍵盤,參考編號1 2 0 4指示資料處理裝置 之主體,此包含由上述製造方法生產之一多層電路板,及 參考編號1 206指示一 LCD部份,此具有上述之LCD裝 置。 圖14至16所示之電子設備具有多層電路板及LCD 裝置,各使用以上實施例中所述之製造方法生產;故此, 與普通設備相較,可由較簡單之程序精確生產電子設備, 且可減少製造時間。 上述之電子設備具有LCD裝置;然而,取代LCD裝置 者’該等電子設備可包含其他光電裝置,諸如有機電發光 裝置。 本發明之技術範圍不限於上述實施例,且在本發明之 範圍及精神內,可有改變及修改。即是,特定材料,層結 構’製造方法等僅爲實例,且可適當修改。 例如’本發明之製造方法並不限應用於製造多層印刷 佈線’而是亦可應用於大型顯示裝置等之多層佈線。 【圖式簡單說明】 圖1A至1H顯示依本發明第一實施例之多層電路板 之製造方法之程序。 圖2A至2H顯示第一實施例中之多層電路板之製造 方法之程序。 -45- (43) (43)200416811 圖3A至3C顯示第一實施例中之多層電路板之製造 方法之程序。 圖4A及4B顯示第一實施例中所用之小滴噴射裝 備,在此,圖4A爲透視圖,顯示小滴噴射設備之大體結 構,及圖4B側斷面圖,顯示小滴噴射設備之主要部份。 圖5 A顯示供應至第一實施例中之小滴噴射設備之壓 電元件之驅動信號之波形。 圖6顯示依本發明之第二實施例之多層電路板之製造 方法之程序。 圖7顯示第二實施例之改變中之多層電路板之製造方 法之程序。 圖8A至8E顯示依本發明之第三實施例之多層電路 板之製造方法之程序。 圖9A至9B顯示依本發明之第四實施例之多層電路 板之製造方法之程序。 圖10A至10D顯示依本發明之第五實施例之多層電 路板之製造方法之程序。 圖11A至11E顯示依本發明之第六實施例之多層電 路板之製造方法之程序。 圖12A及12B用以說明依本發明之第七實施例之 LCD裝置中之TFT基體,在此,圖12A顯示等效電路, 及圖12B爲部份放大圖,顯示TFT基體之主要部份。 圖13爲側斷面圖,顯示OLED,其一部份由依本發 明之第八實施例中之多層電路板之製造方法生產。 -46- (44) (44)200416811 圖14爲透視圖,顯示電子設備之一例,此包含依本 發明之第九實施例中之一多層電路板及一 LCD裝置。 圖1 5爲透視圖,顯示電子設備之另一例,此包含第 九實施例中之一多層電路板及LCD裝置。 圖1 6爲透視圖,顯示電子設備之另一例,此包含第 九實施例中之一多層電路板及LCD裝置。 主要元件對照表 10 基體 13 小滴 14 墨水小滴 17 電路圖案 17a 上表面 17b 側面 18 層間導電性柱 19 絕緣薄膜形成區 22 第一層間絕緣薄膜 23 第二層間絕緣薄膜 24 層間絕緣薄膜 31 第二電路圖案 40 核心基體 4 1 金屬漿 5 1 電極墊 6 1 聚醯亞胺 -47- (45)200416811 62 天 63IC 晶 63a 接 64 墊 65 柱 10 1 小 102 噴 104 位 106 基 107 頭 108 平 113 膜 1 15 壓 118 噴 120 壓 121 電 122 201a 光 201b 光 210 頭 220 控 301 有 302 有 321 電 線 片 頭 滴噴射設備 墨頭 移機構 體平台 支持部份 台驅動部份 片 力產生室 嘴孔 電元件 極 水材料 發射部份 接收部備階 前感測器 制器 機EL裝置 機EL元件 路元件部份 •48 (46)200416811 33 1 像 素 元 件 341 堤 部 份 344 凹 入 部 份 35 1 光 發 射 元 件 352 電 洞 注 入 層 353 光 發 射 層 36 1 負 電 極 371 密 封 基 體 400 TFT 基 體 400a 絕 緣 基 體 4001 地 保 護 薄 膜 401 掃 描 線 402 資 料 線 403 電 容 線 410C 隧 道 1品 410D 汲 1E 域 410G 閘 電 極 4101 閘 絕 緣 薄 膜 410S 源 1E 域 41 ID 汲 電 極 4111 絕 緣 薄 膜 41 IS 源 電 極 420 儲 存 電 容 器 430 像 素 電 極
-49- (47)200416811 1000 1001 1200 120 1 主體 LCD部份 資料處理設備 輸入部份 •50

Claims (1)

  1. (1) (1)200416811 拾、申請專利範圍 1 · 一種多層電路板之製造方法,包括步驟:構Μ 至少二佈線層,一層間絕緣薄膜設置於每相鄰二佈線層5 間,及導電性柱用以提供佈線層間之導電性,其中: 該步驟包含依層間絕緣薄膜構製處之區域之凹人 凸出形狀,改變層間絕緣薄膜之厚度,而構製該層間絕 緣薄膜,俾使層間絕緣薄膜之上表面平坦。 2·如申請專利範圍第 1項所述之製造方法,其 中,由使用小滴噴射方法構製層間絕緣薄膜。 3 ·如申請專利範圍第 2 項所述之製造方法,_ 中,根據用以製造佈線層及導電性柱之電路圖案之設胃十胃 料,計算層間絕緣薄膜構製處之區域之凹入-凸&开多 狀。 4 ·如申請專利範圍第 2 項所述之製造方法,其 中,在構製層間絕緣薄膜之前,量度層間絕緣薄膜構製處 之區域之凹入-凸出形狀。 5.如申請專利範圍第 1 項所述之製造方法,其 中,構製層間絕緣薄膜之步驟包含構製多層層間絕緣薄 膜,此等依次堆疊,且此步驟包含步驟: 構製第一層間絕緣薄膜,具有依層間絕緣薄膜構製 處之區域之凹入-凸出形狀預定之薄膜厚度,在此,由 用以構製佈線層及導電性柱之電路圖案之設計資料計算該 凹入-凸出形狀;及 量度第一層間絕緣薄膜之上表面中之階台’並以一方 -51 - (2) (2)200416811 式構製第一層間絕緣薄膜,俾以第二層間絕緣薄膜塡平階 台中之凹入部份。 6 ·如申請專利範圍第5項所述之製造方法,其 中’由使用小滴噴射方法構製層間絕緣薄膜;及 由小滴噴射頭噴射較大之小滴構製第一層間絕緣薄 膜’及由小滴噴射頭噴射較該較大之小滴爲小之小滴構製 第二層間絕緣薄膜。 7 ·如申請專利範圍第〗項所述之製造方法,此使 用小滴噴射方法’其中,由調整墨水材料之每小滴之噴射 量控制每單位面積之噴射墨水材料量,在此,由控制小滴 噴射頭之驅動波形,改變每小滴之噴射量。 8 ·如申請專利範圍第1項所述之製造方法,此使 用小滴噴射方法,其中’由調整墨水材料噴射之位置間之 距離間隔,控制每單位面積之噴射墨水材料量。 9 . 一種多層電路板,包含: 至少二佈線層, 一層間絕緣薄膜,設置於每相鄰二佈線層之間,此依 層間絕緣薄膜構製處之區域之凹入-凸出形狀,改變層 間絕緣薄膜之薄膜厚度而製成,俾使層間絕緣薄膜之上 表面平坦;及 導電性柱,用以提供佈線層間之導電性。 10. —種電子裝置’包含: 至少二佈線層, 一層間絕緣薄膜,設置於每相鄰二佈線層之間,此依 •52- (3) 200416811 層間絕緣薄膜構製處之區域之凹入-凸出形狀,改變層 間絕緣薄膜之薄膜厚度而製成,俾使層間絕緣薄膜之上 表面平坦;及 導電性柱,用以提供佈線層間之導電性。 1 1. 一種包含申請專利範圍第 9項所述之多層電路 板之電子設備。 1 2 . —種包含申請專利範圍第 1 0項所述之電子裝 置之電子設備。 -53·
TW092131844A 2002-11-19 2003-11-13 Multilayer circuit board, manufacturing method therefor, electronic device, and electronic apparatus TWI292585B (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002334915 2002-11-19
JP2003300143A JP3801158B2 (ja) 2002-11-19 2003-08-25 多層配線基板の製造方法、多層配線基板、電子デバイス及び電子機器

Publications (2)

Publication Number Publication Date
TW200416811A true TW200416811A (en) 2004-09-01
TWI292585B TWI292585B (en) 2008-01-11

Family

ID=32737684

Family Applications (1)

Application Number Title Priority Date Filing Date
TW092131844A TWI292585B (en) 2002-11-19 2003-11-13 Multilayer circuit board, manufacturing method therefor, electronic device, and electronic apparatus

Country Status (5)

Country Link
US (1) US20040145858A1 (zh)
JP (1) JP3801158B2 (zh)
KR (1) KR100572606B1 (zh)
CN (1) CN1292462C (zh)
TW (1) TWI292585B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI557868B (zh) * 2012-02-08 2016-11-11 吉帝偉士股份有限公司 半導體裝置及其製造方法

Families Citing this family (80)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6965124B2 (en) * 2000-12-12 2005-11-15 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and method of fabricating the same
JP3925283B2 (ja) * 2002-04-16 2007-06-06 セイコーエプソン株式会社 電子デバイスの製造方法、電子機器の製造方法
JP2004337701A (ja) * 2003-05-14 2004-12-02 Seiko Epson Corp 液滴吐出方法、及び液滴吐出装置
CN1899004A (zh) * 2003-12-22 2007-01-17 佳能株式会社 布线形成方法、布线形成装置以及布线板
JP2006024768A (ja) 2004-07-08 2006-01-26 Seiko Epson Corp 配線基板、配線基板の製造方法および電子機器
JP4207860B2 (ja) * 2004-07-14 2009-01-14 セイコーエプソン株式会社 層形成方法、配線基板、電気光学装置、および電子機器
DE102004039834A1 (de) * 2004-08-17 2006-03-02 Siemens Ag Kostengünstige Aufbau- und Verbindungstechnik mittels Druckverfahren
JP4052295B2 (ja) * 2004-08-25 2008-02-27 セイコーエプソン株式会社 多層配線基板の製造方法、電子デバイス及び電子機器
TW200618705A (en) * 2004-09-16 2006-06-01 Tdk Corp Multilayer substrate and manufacturing method thereof
JP4100385B2 (ja) * 2004-09-22 2008-06-11 セイコーエプソン株式会社 多層構造形成方法、配線基板の製造方法、および電子機器の製造方法
JP4059260B2 (ja) 2004-09-27 2008-03-12 セイコーエプソン株式会社 多層構造形成方法、配線基板の製造方法、および電子機器の製造方法
JP2006156943A (ja) 2004-09-28 2006-06-15 Seiko Epson Corp 配線パターンの形成方法、配線パターンおよび電子機器
JP4552804B2 (ja) * 2004-11-08 2010-09-29 セイコーエプソン株式会社 液滴吐出方法
US20060158478A1 (en) * 2005-01-14 2006-07-20 Howarth James J Circuit modeling and selective deposition
US8334464B2 (en) 2005-01-14 2012-12-18 Cabot Corporation Optimized multi-layer printing of electronics and displays
WO2006076612A2 (en) 2005-01-14 2006-07-20 Cabot Corporation A process for manufacturing application specific printable circuits (aspc’s) and other custom electronic devices
WO2006076604A2 (en) * 2005-01-14 2006-07-20 Cabot Corporation Processes for planarizing substrates and encapsulating printable electronic features
WO2006076607A1 (en) * 2005-01-14 2006-07-20 Cabot Corporation Ink-jet printing of passive electricalcomponents
US7824466B2 (en) 2005-01-14 2010-11-02 Cabot Corporation Production of metal nanoparticles
WO2006076609A2 (en) 2005-01-14 2006-07-20 Cabot Corporation Printable electronic features on non-uniform substrate and processes for making same
US8383014B2 (en) 2010-06-15 2013-02-26 Cabot Corporation Metal nanoparticle compositions
JP2006195863A (ja) * 2005-01-17 2006-07-27 Fujitsu Ten Ltd エラー検出装置
CN100439986C (zh) * 2005-02-23 2008-12-03 精工爱普生株式会社 膜图案的形成方法和器件的制法、电光学装置和电子仪器
JP4297106B2 (ja) * 2005-02-23 2009-07-15 セイコーエプソン株式会社 膜パターンの形成方法及びデバイスの製造方法、電気光学装置及び電子機器
KR100663941B1 (ko) * 2005-03-30 2007-01-02 삼성전기주식회사 어레이형 적층 세라믹 콘덴서 및 그 제조 방법
KR100596602B1 (ko) * 2005-03-30 2006-07-04 삼성전기주식회사 적층 세라믹 콘덴서 및 그 제조 방법
JP4207917B2 (ja) * 2005-04-01 2009-01-14 セイコーエプソン株式会社 多層構造基板の製造方法
US7867561B2 (en) * 2005-06-22 2011-01-11 Canon Kabushiki Kaisha Circuit pattern forming method and circuit pattern forming device
US8147903B2 (en) * 2005-06-22 2012-04-03 Canon Kabushiki Kaisha Circuit pattern forming method, circuit pattern forming device and printed circuit board
JP4379386B2 (ja) * 2005-06-23 2009-12-09 セイコーエプソン株式会社 多層構造形成方法
JP2007035911A (ja) 2005-07-27 2007-02-08 Seiko Epson Corp ボンディングパッドの製造方法、ボンディングパッド、及び電子デバイスの製造方法、電子デバイス
KR100704918B1 (ko) * 2005-09-26 2007-04-09 삼성전기주식회사 다층기판의 형성방법 및 다층기판
US8626584B2 (en) * 2005-09-30 2014-01-07 Sony Computer Entertainment America Llc Population of an advertisement reference list
WO2007052396A1 (ja) * 2005-10-31 2007-05-10 Sharp Kabushiki Kaisha 多層配線基板及び多層配線基板の製造方法
EP1780742B1 (de) * 2005-10-31 2011-01-19 Tyco Electronics Austria GmbH Schaltgerät mit einer Schaltvorrichtung und einem elektronischen Bauelement sowie elektrische Zusatzschaltung dafür
JP4640221B2 (ja) * 2006-03-10 2011-03-02 セイコーエプソン株式会社 インクカートリッジ及びプリンタ
KR100836654B1 (ko) * 2006-10-17 2008-06-10 삼성전기주식회사 인쇄회로기판 제조장치 및 제조방법
JP4492629B2 (ja) * 2007-03-22 2010-06-30 セイコーエプソン株式会社 電子素子の実装方法、電子装置の製造方法、回路基板、電子機器
US20090159705A1 (en) 2007-12-24 2009-06-25 Dynamics Inc. Payment cards and devices operable to receive point-of-sale actions before point-of-sale and forward actions at point-of-sale
US20090168391A1 (en) * 2007-12-27 2009-07-02 Kouichi Saitou Substrate for mounting device and method for producing the same, semiconductor module and method for producing the same, and portable apparatus provided with the same
CN101527266B (zh) * 2008-03-06 2012-03-07 钰桥半导体股份有限公司 增层线路板的制作方法
KR100995983B1 (ko) * 2008-07-04 2010-11-23 재단법인서울대학교산학협력재단 회로기판의 교차인쇄방법 및 장치
KR101022912B1 (ko) * 2008-11-28 2011-03-17 삼성전기주식회사 금속범프를 갖는 인쇄회로기판 및 그 제조방법
US9381759B2 (en) 2008-11-30 2016-07-05 Xjet Ltd Method and system for applying materials on a substrate
CN101752658B (zh) * 2008-12-05 2014-12-03 南通奥普机械工程有限公司 天线组件、制作该天线组件的方法及集成有该天线组件的壳体
JP2010240503A (ja) * 2009-04-01 2010-10-28 Seiko Epson Corp 液滴吐出量測定方法および有機エレクトロルミネッセンス装置の製造方法
DE102009019412A1 (de) * 2009-04-29 2010-11-04 Fa. Austria Technologie & Systemtechnik Ag Verfahren zur Herstellung einer Leiterplatte mit LEDs und gedruckter Reflektorfläche sowie Leiterplatte, hergestellt nach dem Verfahren
EP2432640B1 (en) 2009-05-18 2024-04-03 Xjet Ltd. Method and device for printing on heated substrates
JP6132352B2 (ja) 2010-05-02 2017-05-24 エックスジェット エルティーディー. セルフパージ、沈澱防止、および、ガス除去の構造を備えた印刷システム
CN103534097B (zh) 2010-10-18 2016-06-01 Xjet有限公司 打印系统
DE102011100554A1 (de) * 2010-12-21 2012-06-21 Jörg R. Bauer Verfahren und Vorrichtung zur digitalen Herstellung einer Ummantelung einer Funktionsschicht auf einer Substratoberfläche
KR101890876B1 (ko) 2011-03-23 2018-08-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치 및 발광 장치의 제작 방법
DE102011105596A1 (de) * 2011-06-27 2012-12-27 Jörg R. Bauer Verfahren zum Herstellen von elektrischen,-elektronischen Funktionen auf einem Substrat sowie Bauteil
KR20200115664A (ko) 2012-12-27 2020-10-07 카티바, 인크. 정밀 공차 내로 유체를 증착하기 위한 인쇄 잉크 부피 제어를 위한 기법
US11673155B2 (en) 2012-12-27 2023-06-13 Kateeva, Inc. Techniques for arrayed printing of a permanent layer with improved speed and accuracy
CN106414033A (zh) 2013-10-17 2017-02-15 Xjet有限公司 通过喷墨来打印三维物体的方法和系统
CN103648235B (zh) * 2013-12-07 2016-05-25 广东达进电子科技有限公司 一种铝基电路板的制作方法
KR102103684B1 (ko) * 2013-12-12 2020-05-29 카티바, 인크. 두께를 제어하기 위해 하프토닝을 이용하는 잉크-기반 층 제조
CN103715228B (zh) * 2013-12-26 2016-04-13 京东方科技集团股份有限公司 阵列基板及其制造方法、显示装置
US20150197063A1 (en) * 2014-01-12 2015-07-16 Zohar SHINAR Device, method, and system of three-dimensional printing
US20150201500A1 (en) * 2014-01-12 2015-07-16 Zohar SHINAR System, device, and method of three-dimensional printing
US20150197062A1 (en) * 2014-01-12 2015-07-16 Zohar SHINAR Method, device, and system of three-dimensional printing
JP2015159277A (ja) * 2014-01-23 2015-09-03 パナソニック株式会社 電子デバイスの製造方法
JP2016009745A (ja) * 2014-06-24 2016-01-18 富士通株式会社 電子部品、電子部品の製造方法及び電子装置
KR101539355B1 (ko) * 2014-12-30 2015-07-27 비즈텍코리아 주식회사 인쇄회로기판 제작을 위한 3차원 신속조형장치 및 이를 이용한 인쇄회로기판 성형방법
US20180255647A1 (en) * 2015-09-18 2018-09-06 Konica Minolta, Inc. Method for forming wiring laminated structure
US9692102B2 (en) * 2015-09-25 2017-06-27 Texas Instruments Incorporated Dielectric waveguide socket for connecting a dielectric waveguide stub to a dielectric waveguide
US9490518B1 (en) * 2015-09-28 2016-11-08 Texas Instruments Incorporated System for launching a signal into a dielectric waveguide
CN106671631A (zh) * 2015-11-05 2017-05-17 深圳市华祥电路科技有限公司 电路板及其印刷方法
JP2017130298A (ja) * 2016-01-19 2017-07-27 株式会社村田製作所 電極パターンの形成方法および電子部品の製造方法
US11613070B2 (en) * 2016-02-23 2023-03-28 Xerox Corporation System and method for building three-dimensional printed objects with materials having different properties
US10257930B2 (en) * 2016-06-22 2019-04-09 R&D Circuits, Inc. Trace anywhere interconnect
CN109428007B (zh) * 2017-08-29 2020-06-26 京东方科技集团股份有限公司 一种显示基板的制备方法、显示基板及显示装置
KR102029101B1 (ko) 2017-12-28 2019-10-07 삼성전자주식회사 반도체 패키지
KR102097744B1 (ko) * 2018-06-15 2020-04-06 씨제이첨단소재 주식회사 전자부품의 절연코팅장치 및 이를 이용한 전자부품의 절연코팅방법
KR20210091390A (ko) * 2020-01-13 2021-07-22 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
JP2023022422A (ja) * 2021-08-03 2023-02-15 日本メクトロン株式会社 電子部品付きプリント基板の製造方法、及び、電子部品付きプリント基板
WO2023047770A1 (ja) * 2021-09-24 2023-03-30 富士フイルム株式会社 パターン形成基板製造方法及び液体吐出装置
CN116135539A (zh) * 2021-11-18 2023-05-19 深圳弘锐精密数码喷印设备有限公司 一种白油块的喷印方法及数码喷印设备
WO2023218856A1 (ja) * 2022-05-10 2023-11-16 富士フイルム株式会社 印刷制御装置、印刷制御方法、プログラム及び印刷システム

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR1354814A (fr) * 1962-10-01 1964-03-13 Parapluie lumineux
US4425602A (en) * 1981-08-13 1984-01-10 Lansing Lawrence A Umbrella lamp assembly
US5053931A (en) * 1990-08-13 1991-10-01 Rushing John A Diffuse patio lighting arrangement
US5273464A (en) * 1992-09-30 1993-12-28 Rushing John A Strip connector for multiple leads
US5463535A (en) * 1994-09-22 1995-10-31 Vest; William C. Umbrella post light
JPH0936308A (ja) * 1995-07-14 1997-02-07 Matsushita Electron Corp 半導体装置の製造方法
JPH0955425A (ja) * 1995-08-10 1997-02-25 Mitsubishi Electric Corp 多層Al配線構造を有する半導体装置およびその製造方法
CA2306384A1 (en) * 1997-10-14 1999-04-22 Patterning Technologies Limited Method of forming an electronic device
US6077560A (en) * 1997-12-29 2000-06-20 3M Innovative Properties Company Method for continuous and maskless patterning of structured substrates
US6174199B1 (en) * 1999-07-01 2001-01-16 John A. Rushing Shaft mounted extension cord set
JP3903701B2 (ja) * 2000-08-17 2007-04-11 松下電器産業株式会社 多層回路基板とその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI557868B (zh) * 2012-02-08 2016-11-11 吉帝偉士股份有限公司 半導體裝置及其製造方法

Also Published As

Publication number Publication date
TWI292585B (en) 2008-01-11
KR20040044342A (ko) 2004-05-28
US20040145858A1 (en) 2004-07-29
JP3801158B2 (ja) 2006-07-26
KR100572606B1 (ko) 2006-04-24
CN1292462C (zh) 2006-12-27
JP2004186668A (ja) 2004-07-02
CN1503338A (zh) 2004-06-09

Similar Documents

Publication Publication Date Title
TW200416811A (en) Multilayer circuit board, manufacturing method therefor, electronic device, and electronic apparatus
TWI254340B (en) Method for fabricating thin film pattern, device and fabricating method therefor, method for fabricating liquid crystal display, liquid crystal display, method for fabricating active matrix substrate, electro-optical apparatus, and electrical apparatus
US7285305B2 (en) Multilayered wiring board, method of producing multilayered wiring board, electronic device and electronic apparatus
TWI272643B (en) Film pattern formation method, and method for manufacturing the same, and method for manufacturing active matrix substrate
KR100619486B1 (ko) 박막 패턴의 형성 방법 및 디바이스의 제조 방법
TWI296945B (en) Thin film pattern substrate, method for manufacturing device, electro-optic device, and electronic apparatus
US9153524B2 (en) Method of forming stacked-layer wiring, stacked-layer wiring, and electronic element
TWI292282B (en) Device, method of manufacture therefor, manufacturing method for active-matrix substrate, electrooptical apparatus and electronic apparatus
EP2533103B1 (en) Method of manufacturing interconnection member and electronic device, interconnection member, multilayered interconnections, electronic device, electronic device array and display device using the method
JP4096962B2 (ja) 多層構造形成方法、配線基板および電子機器の製造方法
JP2004363561A (ja) パターンとその形成方法、デバイスとその製造方法、電気光学装置、電子機器及びアクティブマトリクス基板の製造方法
JP2013110315A (ja) 導電性パターン形成方法及び導電性パターン形成システム
KR100634110B1 (ko) 박막 패턴 형성 방법, 디바이스와 그 제조 방법 및 전기광학 장치 및 전자 기기, 액티브 매트릭스 기판의 제조 방법
JP2006066494A (ja) 多層配線基板の製造方法、電子デバイス及び電子機器
KR100573266B1 (ko) 표면 처리 방법, 표면 처리 장치, 표면 처리 기판, 전기광학 장치 및 전자 기기
JP2004297011A (ja) 有機トランジスタの製造方法、及び有機el表示装置の製造方法
KR100636257B1 (ko) 디바이스와 그 제조 방법
TW200426035A (en) Liquid droplet discharging method, and liquid droplet discharging apparatus
TW200421948A (en) Pattern forming method, pattern forming apparatus, device manufacturing method, conductive film wiring, electro-optical device, and electronic apparatus
JP4517583B2 (ja) 線パターン形成方法およびデバイスの製造方法
JP4506809B2 (ja) 多層構造形成方法、配線基板および電子機器の製造方法
JP2007116193A (ja) 多層配線基板の製造方法、電子デバイス、電子機器
JP4244686B2 (ja) パターン形成方法
CN100551213C (zh) 多层电路板及制造方法、电子器件和电子装置
JP2005340437A (ja) 多層配線基板の製造方法、電子デバイス及び電子機器

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees