TW200409336A - Semiconductor device - Google Patents

Semiconductor device Download PDF

Info

Publication number
TW200409336A
TW200409336A TW092112292A TW92112292A TW200409336A TW 200409336 A TW200409336 A TW 200409336A TW 092112292 A TW092112292 A TW 092112292A TW 92112292 A TW92112292 A TW 92112292A TW 200409336 A TW200409336 A TW 200409336A
Authority
TW
Taiwan
Prior art keywords
electrode
potential
floating
electrodes
layer
Prior art date
Application number
TW092112292A
Other languages
English (en)
Other versions
TWI239625B (en
Inventor
Kazuhiro Shimizu
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of TW200409336A publication Critical patent/TW200409336A/zh
Application granted granted Critical
Publication of TWI239625B publication Critical patent/TWI239625B/zh

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B25—HAND TOOLS; PORTABLE POWER-DRIVEN TOOLS; MANIPULATORS
    • B25F—COMBINATION OR MULTI-PURPOSE TOOLS NOT OTHERWISE PROVIDED FOR; DETAILS OR COMPONENTS OF PORTABLE POWER-DRIVEN TOOLS NOT PARTICULARLY RELATED TO THE OPERATIONS PERFORMED AND NOT OTHERWISE PROVIDED FOR
    • B25F1/00—Combination or multi-purpose hand tools
    • B25F1/02—Combination or multi-purpose hand tools with interchangeable or adjustable tool elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5225—Shielding layers formed together with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/404—Multiple field plate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Element Separation (AREA)
  • Thin Film Transistor (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

200409336 玫、發明說明 【發明所屬之技術領域】 本發明係關於一種屏蔽電場的技術。 【先前技術】 $半導體晶片上覆蓋固態或膠狀的樹脂之半導體裝置 中二電壓的施加會造成樹脂中之雜質的離子移動而呈極化 狀態。此日夺，由離子所產生之電壓會引起構成積體電 兀件超過臨界值的情形’並且在相鄰的元件間會產生 ，流的通道，目而造成元件功能無法發揮之問題。此種問 題係揭示於例如專利文獻1中。 4 用以減低從配線層放出而進入其他電路部之電磁波与 訊（noise)的技術係揭示於例如專利文獻2、專利文獻^。嘁 星利文獻1 5 曰本特開平11 一 204733號公報 利文獻 2 曰本特開平5 — 47767號公報 I利文獻3 曰本特開平8 — 2741 67號公報 【發明内容】 憂J月所欲解題 然而，利用賦予固定電位而從剖面看起夾〇 $巧木王相連狀熊 的導電材料包圍配線層時，若施加至配線層的電厣^ 則施加至配線層與導電材料間之絕緣材的電壓::’ 而使該絕緣材的絕緣性很容易遭受破壞。 问 314659 5 200409336 在此，本發明的目的在於提供一種得以屏蔽來自配線 層的電場，同時難以產生絕緣破壞之技術。 解決問韻之手段 …本發明之半導體裝置係具備：半導體基板；設置於上 l半導基板上的、吧緣層；延伸於上述絕緣層i，且施加 有第1電位…電極；與周圍絕緣而設置的第2電極； 施加有比上述第1電位低 民的弟2笔位，且與上述第2電極 靜電結合之第3電極。並 I立’係與上述第】電極係與延伸 的方向垂直，而上述笫2#打；a I罘2兒極係相對於上述第丨電極具有 位於上述半導體基板之相反側的剖面。 【實施方式】 實施型態1 第1圖係本發明實施型態1 〜1之牛V體裝置的剖視圖。 在半導體基板5⑼上依序積層絕緣層⑻、1Q2、1Q3。以 下’將從半導體基板5 0 0觀看绍終尽 規看&緣層101、102、1〇3側的 方向當作上方，將其相反方向當作下方。在絕緣層⑻、 102的交界附近，電極200、202、2〇3係設置於同一層， 且在絕緣^ 102、103的交界附近設有電極2〇1。此種： 造可藉由在半導體基板5〇〇上依序形成絕緣層⑻、電極 200、202、203、絕緣層1〇2、雷托妨石 甩 包極201、絕緣層1〇3而莽 得。在這些電極中，電極200至202姑卜卜α 彼此間係相互絕緣， 而電極202、203係相互連接。 電極200係沿著垂直於紙面的方向延伸，且施力 電位HV。另一方面，在電極2。2、2〇3則施加有：；位高 314659 6 200409336 gnd。侈“ · _ 、 咼電位HV為30伏特以上，曰你+
為接地電你 兩 且低琶位GND 立。电極201係與周圍絕緣，苴+ 之靜電結八而4 — ”电位則由與周屋 ϋ而決疋。本發明將此種與周 靜電結合來沬——+ Ί阖、纟巴緣且電位係由 ^ I决疋之電極暫稱為「浮動電極」。 ”知加有咼電位Ην之電極2⑼所 剖面（以下，軔一… 申之方向垂直的 曰％為 南電位配線剖面）φ 、/ 係覆蓋電極2〇〇 干，洋動電極20] 勺上方。如後所述，電極 部位置的吝帝办獅仏， 位2〇〇所延伸之全 电位配線剖面中，浮動電極2 覆蓋電極2〇〇沾μ ^ 1不一定要完全 « 2U0的上方。換言之 極20!位在半導snn 4于方、甩極2〇〇,浮動電 你干V肢基板500之相反側的 存在於電極Μ Μ ^ Α / 电配線剖面可 # 2〇0所延伸的任一個位置。去缺 所延伸之+卹你里a ^ 田一’在電極200 王口 Μ立置的尚電位配線剖面中， 9〇〇, ^ ^ , 碎目對於電極 一 動笔極201亦可位於半導體基板5〇〇 & 浮勤#托Ο Λ 1 t 的相反側。 于動毛極201與電極2〇2係藉由靜 a 電結合，浮動#托a 电谷Cl進行靜 … 于動-極2(H與電極203係藉由靜電 订评電結合，電極2⑼與浮動電極2〇 ^ 進行靜電結合，在浮動電極2〇1可儲存電=電… 位VF，故公式（1)成立。 QF而產生電 【數1】 (Cl + C2)(VF- 〇)+ C3(VF- HV)+ QF- 〇.. (1) 然而’因為沒有對浮動電極2〇 }供給 且雷奸OF Μ # & + I何的供給源 且电何QF的值為苓，因此由式子求得 HV成立。 电位VF’ VF< [數2】 314659 7 200409336
VhC3 · HV/(C1 因此，與從電極200至周圍低電位部位所產生之電場 的強度相比較，可使從覆蓋電極2 之汙動电極2 0 1至周 圍低％位部位所產生之電場的強产 9ΠΠ女 度減小。亦即，可屏蔽從 i 2〇〇所產生之電場。 而且，施加至電極200與浮重 的電Μ為間之絕緣層⑽ 狀態之導電材料包圍電極2 用^面看起來呈相連 ^ I將電位GND供給至該導 -电材料的情形，上述電壓較低。 ^ν 難以* a U此，在絕緣層102中， 難以產生絕緣破壞。 丁 為了有效地實行屏蔽，最好e 於如命A 取好疋使靜電電容Cl、C2大 、月？·黾黾谷C3並降低電位νρ，另__ 的绍綠* > 一方面’就絕緣層1 02 勺、、、巴、，彖破壞難以產生的觀點來 从静電電容CM、㈡小 砰兒电谷C3為宜。換言之，蕤 Μ % f ^ , 曰知用浮動電極2 0 1及 ”子動電極201絕緣的電極2 及
Cl、C2、η夕n , 2 2心，可控制靜電電容 C3之麥數，以適當地 冬 久屏敝效果與耐壓。 田然，本實施型態中不—定要| 省略，壯护L , 开/、備電極203而可將1 匕日才，上述說明中則將靜電 /、 較理相的十主、-F曰-叙千, 电合C2虽作零來處理， 王心白Of月況疋汙動電極2〇 i覉 之電極咖的上方。此外，就有高電位阶 看起來H 2。…/ 敝觀點來說，從剖面 20 1之貧声 、象喊祭钟近之浮動電極 見度方向邊緣所成的仰角α、 為宜。 死^成45度以下 屏蔽施加有上述高電位HV之#托& 之电極的效果而言，該電 314659 8 200409336 半導體元 剖視圖。 ’第4圖 和5周这:有以低於高電位HV之電位來驅動的 件之情況係為特別ϊ里想的效果。 第2圖至筮 ^ 圖k用以說明本實施型態效果的 第2圖及第°圖係關於不適用本實施型態的例子 係關於適用本實施型態的例子。 第 2圖中，在车逡 长牛¥體基板500上形成N阱501及p P井5 1 1，且在盆卜八它丨 上刀別形成有PMOS電晶體QP及Nm〇 電晶體QN。pjvj〇s帝曰邮An _ 兒日日體qP及NM0S電晶體QN係禮 成CMOS電晶體。 μ _ v z I尔刀尚声5又直/7;丄Μ I开5 Q 1 ， 且在兩者之間的上方設置有閘極5〇3。又，N+層5〇4係與 一邊的P +層502鄰接設置，這些分別具有源極及背間：人 (back gate)的功能。另一邊的p +層5 〇2具有汲極的功能。 一對N +層512係分離設置於p阱5ΐι上，且在兩者的1 方.又置閘極5 1 3。N+層5 1 2具有源極或汲極的功能。帝e 兒曰 體QN、QP係藉由絕緣層1〇1分離，並且依序與絕緣層 102、模塑樹脂120所覆蓋。為求圖面的簡化，因而將閘 極503、5 1 3下方的閘極氧化膜包含在絕緣層丨〇2内來描 繪〇 從電晶體QN、QP朝絕緣層丨〇丨擴展之方向分離， 而在絕緣層101上設置電極2〇〇，且該電極200係依序由 絕緣層1 02、模塑樹脂1 20所覆蓋。適用於電晶體、 QP的電位Vcc係為例如5伏特左右，施加大於5伏特之 電位HV的電極200通常配置在最上層的配線。此係由於 314659 9 200409336 使用層間絕緣膜將 難 一 π，M絕緣有其困 曰士:匕外，流至該配線的電流大多從數十到數百mA位準 且大夕採用1以m以上之粗配線之故。 杈塑樹脂1 2 0在玻璃轉變溫度 —* 又7，皿例如1 501左 右，朋寺兀京會從内部的構成物 則士mn 成物貝喊子化。®此，在將模 力以再使用的模塑處理後， 低電位部位声生的雷場7Π1八+ 朝 ” 1會使模塑樹脂120產生極化作 用。第2圖中’㊉記號為生極化作 為雷曰娜 U。己號為負電荷。因 為“脰QN、QP附近電位比電極2〇 電極200的附近會聚集 遇低，故 會聚集正電荷。 私曰日版QN、QP附近 弟J圖係表示如上i水/» >、 態下，將適當的電位分_塑樹脂120已極化作用的狀 ^ ^ ^ 別七、給至電晶體QN、h Γ ，、表不黾晶體QN、QP構成反相口口 (mverter)之情形的例子。 成反相裔 電位…兩者皆連接：：極5°3、513共通賦予輪入 層512。此外，在。、有〉及極功能的p+層如及… P + ^ 層5 12施加有電位咖，立VCC ’在具有源極功能的Ν + 藉由極化作用聚集 "井川的上方會形成頻夕册正電荷時、’在W501附近之 而且，洩漏電流會從N+、：(band)構造變化的區域601。 所示之方向流動。為^ 504朝N +層601沿著箭號602 的程度下將電極2 :::此問題’可考慮在不影響電場 刀运離電晶體QN、QP而配置， ]〇 314659 然而如此-來會降低電路的積體 難以極化作用的材料形成模： 、/、可考慮利用 的玻璃塗膜來屏f ^ 、树知120，或使用半絕緣性 式皆幻心!-極化作用的離子，但是上述任-種方 曰曰0成本，而且必須引 理想的是使 ㈣衣仏衣置。因此，較 、包才料來屏蔽由電極200所產生之電場。 n ^圖係表示在第2圖、第3圖所示之電極剔的Θ 圍:配置第1圖所示之浮動電極加、電極加、203之周 120之間二'f:予動電極2〇1而在絕緣層1〇2與模塑樹脂 曰^ #絕緣層1Q3。如第1圖之說明，係可屏蔽電 極200。例如：藉由浮動電極2〇1可有效地屏蔽由電極 所產生之電場7〇2。 以下所述之實施型態2至實施型態6中之半導體裝复 的例子亦與實施型態丨之半導體裝置的例子相同，係適用 於在施加有高電位HV之電極的周邊具有以低於高電位 HV之電位驅動之半導體元件的情形，同時可防止模塑樹 脂的極化作用。 實施型 ------- 第5圖係本發明實施型態2之半導體裝置的剖視圖。 在基板500上依序積層有絕緣層101、102、103。在絕緣 層1 0 1、1 02的交界附近設有施加高電位HV的電極20〇， 且在絕緣層1 02、1 03的交界附近設有浮動電極20 1以及 施加低電位GND的電極202、203，三者皆設置於同一層。 此種構造可藉由在半導體基板5 0 0上依序形成絕緣層 1〇]、電極200、絕緣層102、浮動電極201及電極2〇2、 11 314659 、'承層1 03而獲得 包極200係沿著與紙面 線剖面中d + 呈的方向延伸，於高電位配 、、尿口」w r ’〉予動電極2〇1係 兩 電極200孕 凰电、° 2〇〇的上方。相對於 子勤电極2 0 1位在半導雕 電位配線,$ π ^ + V 基板500相反側的高 又口丨J面可存在於電極2〇〇 然，在電極200所证拙+ 斤I伸的任一個位置。當 所L伸之全部位置古 相對於電極200,浮動電極2〇1方_^毛位配線剖面中， 的相反側。 亦可位於半導體基板500 本實施型態中亦同樣地， 之間產生靜電雨六^ 斤動笔極2〇1與電極202 產生靜電“: 在浮動電極201與電極加之間 產生欣电甩谷C2,在電極2〇〇金 缚雷雷衮d ，、/予動电極201之間產生 月f包私谷C3，故公式成 "目同的效果。（)成立目此，可獲致與實施型態 弟6圖係本實施型態 irn , ^ ^ 又化形恶的剖視圖。在絕緣層 1 03上次置有絕緣層丨〇 .?〇7 , 且在絶緣層1〇3、104的交界設 有电極207。相對於電極2〇1，* 电極207係配置於電極2〇〇 的相反側。此種福：逢可技» , v_ 構^猎由依序形成絕緣層103、電極 2 〇 7、絕緣層1 〇 4而獲得。 電極207、202月 电極20 7、203係分別藉由導電性插 塞205、206相互連接。導帝 ^ V兒丨生插基2 0 5、2 0 6係於厚产方 向貫穿絕緣層103而設詈去。介p 央 又 置者亦即，透過電極207可八兩 極202、203相互連接。 7包 當然’在本實施型態及其變化形態中不一定要具有 電極203，可將其省略。並 ^ 1 1，伙電極200之寬度方向邊 314659 ]2 200409336 緣觀察鄰近之浮動電極201之寬度方向邊緣所成的仰角 α 、/?以形成45度以下為宜。 實施型態3 第7圖係本發明實施型悲3之半導體裝置的剖視圖。 在基板500上依序積層有絕緣層1〇1、ι〇2、ι〇3。在絕緣 層1 0 1、1 02的交界附近設有施加有高電位HV的電極2〇〇 及浮動電極202b、203與施加有低電位GND的電極2〇2a , 且在絕緣層1〇2、1〇3的交界附近設有浮動電極2〇1。然 而，浮動電極202b、203係相互連接且與電極2〇〇配置方 同-層。此種構造可藉由在例如半導體基板5〇〇上依序开 成絕緣層1〇1、電極200、2〇2a及浮動電極2〇孔、2〇3、 絕緣層、浮動電極2()1、絕緣層}们而獲得。 電極2〇0係沿著與紙面垂直的方向延伸，於高電位， 線别面中’浮動電極2G1係覆蓋電極綱的 電極2〇〇，浮動電極2〇1 在+ ¥肢基板500之相反側的 南電位=剖面可存在於電極㈣所延伸料-個位置。 中，相對於電極部位置的高電位配線剖面 500的相反側。’…極亦可位於半導體基板 本實施型態中，浮動+ 由靜電電容C1進行靜電Λ。2G1與浮動電極2G2b係藉 福藉由靜電電容C2::，？動電極201與浮嫌 〆> ώ轉· · — p 口 兒極200與洋動電極201 糸赭二Λ电谷3進行靜電結合，電極2023與浮動電 極2 02b係藉由靜電電容
电办C4進行靜電結合。換言之，第 314659 ]3 200409336 1 弟1圖所不之電極202分成電極2(Pa盥 电極20几，且電極2〇2a施 0…子動 此，與 也加有低電位GND的構造。因 支持、：4您、1的情形相比較’由於靜電電容C4具 ' 電位差，故可縮小靜電電$ C丨至e3 φ & 差且提昇絕緣耐性。 “C1至C3支持之電位 電極：:圖係表示本實施型態之變化形態的剖視圖。浮動
2 0 2 b及浮動電極2 〇 1、2 〇 3係分別益山、曾 插塞 七丁'刀別错由導電性 、206相互連接。導雷地奸當9ης 方向V兒陡插基205 ' 206係於厚声 貝牙絕緣層1 〇 2而設置者。 又 相對於第7圖所示的構造，該變化形態係將靜電電办 干二2當作零來處理，電位差(Hv- gnd)係依串聯的： :電容C3、C4而分配，相較於利用剖面看起來呈相連： 態的導電材料包圍電極200的情开，，可提升絕緣耐壓。、 當然，同樣地在本實施型態中不一定要具有電極 203，矸將其省略。並且，從電極200之寬度方向邊緣觀 察鄰近之浮動電極201之寬度方向邊緣所成的仰角係以形 成45度以下為宜。 第9圖係本發明實施型態4之半導體裝置的剖視圖。 在絕緣層101、102交界的上方，第9圖所示的構造與第 1圖戶斤示的構造相同。然而在絕緣層1 〇 1之下方，第9圖 所示的構造與第1圖所示的構造不同。 在半導體基板5 0 0與絕緣層1 0 1之間設有絕緣層 1 0 5，及在絕緣層1 〇 ]、1 〇 5的父界設有浮動電極2 11。亦 314659 即’相對於讳> 4 ^ 了万、兔極200,洋動電極2 的相反側。此種構造可藉由在例如^配置於洋動電極201 形成絕緣層⑽、淨動電極211、^導體基板5〇0上依序 相對於# 、吧緣層101而獲得。 了方' 兒極200，浮動電極 相反側的高+ 位在半導體基板5 0 〇 個位置。去妒 在方；电極200所延伸的任一 田然，在電極2⑽所延#夕入， _ 線剖面中，相料 王。M立置的咼電位配 相對於電極200，浮動带 體基板500例。γ ^ 動电極2〇1亦可位於半導 」 又，相對於電搞9 η η ^ ,Λ 柽200，浮動電極211位在 〜基板500相反側的高電位配線剖 200所延伸的任—個位置H d 部位置的高電位斬綠刘品士…、在毛極200所延伸之全 2 11 it T # " 中，相對於電極200，浮動電極 ⑴亦可位於半導體 動電極2〇1、211月帝再者，不一定要具有浮 妙而 包° 全部出現的高電位配線剖面。 線剖面亦可。…些電極全部出現的高電位配 靜μ容中，洋動電極202與浮動電極211係藉由 二：：U進行靜電結合，電極2。3與浮動電極211 k耩由靜電電容CD迮扞靜帝纟士 911 , .. ^ ^ “進饤月？兒、，、口合，電極200與浮動電 極“ 1 1 k藉由靜電# > + 谷 仃靜電結合。因此，浮動 电極211及電極202、903係盥浮動+ κ 0Γη Ώ子』 203同樣地，皆可担_ 巧电極洲及電極2〇2、 钕升絕緣耐性，同時亦可屏蔽由電極200 所產生之電場。# , _ , Λμ 、’且’此種功此亦可藉由浮動電極2 0 1及 電極 202、2〇3 决 π S揮作用，因此可進一步提升實施能 1的效果。 、 ^ 334659 15 200409336 當然，本實施型態中不一定要具有 ^ . 極2 〇 3，τρ蔣立 4略。此時，如上述之說明，可將靜電電容c 、 了 為零來處理。此外，從電極2〇〇之寬度 C12作 之浮動带托？ n1 #办洛十 D邊緣觀察鄰近 I子動兒極2〇1之見度方向邊緣所成的 度以下為宜。同樣地，#電極200之寬 T、以形成45 近之'、采叙+代9 1 1A 又方向邊緣觀察鄰 力兒極2 1 1之見度方向邊緣所成 度以下為宜。 角係以形成45 5 第1 0圖係本發明實施型態5之半導顺壯 在絕緣W0H02交界的上方…〇;=剖視圖。 第5圖所示的構造相同。然而在絕緣層"冓造:、與 圖所示的構造與第5圖所示的構造不同。下方，第1〇 在基板500與絕緣層101之間設有絕 絕緣層1 01、1 〇 5的交界，> # ^ 〇 5，且在 係配置於同一； ；'于电亟2 1 1及電極2 1 2、2 1 3 ’ ' 構造可藉由在例如半導f5Q〇 上依序形成絕緣層⑽、浮動電極2U及電::基板500 絕緣層101而獲得。 ° 2213、 在电極212、213施加有低電位〇Ν〇 带 浮動電極201位在车道^ 對方；毛極200， 在+導體基板5〇〇相反千 面可存在於電極9〇〇 、9阿电位配線剖 〇n 所延伸的任一個位置。合妒，/+托 200所延伸之全部位 田二在电極 200,浮動電^置的^位配線剖面中’相對於電極 又，相對於電極20。::位t半導體基板5°〇的相反側。 序動電極2 11位在半導f其# s η Α 相反侧的高電位配隹牛V肢基板500 _、’農°彳面可存在於電極200所延伸的任一 314659 16 200409336 個位置。當然， 線剖面中，相對:極謂所延伸之全部位置的高電位配 體基板5QG側。、再❽彻，于動電極211亦可位於半導 及電極200全邻+&要具有斤動電極2〇1、211 圖所示，具有：此：的高電位配線剖面。然而，如第1。 。二毛極全部出現的高電 本實施型能+ 一 --位配、、'泉剖面亦可。 私，杂.心洋動電極212與浮動電極2；n私茲出 虎兒电今C11進行靜電結合，電極 τ a 係藉由靜電電容Cl2進行靜…-予動…11 〇 進仃胂电結合，電極200蛊淳#雪 二11係藉由靜電電容⑶進行靜電結合。因此，浮動 电圣2U及電極212、213係與浮動電極2Gi及電極加、 I同樣地，皆可提升絕㈣性，同時亦可屏蔽由電極2〇〇 所產生之電場。並且’此種功能亦可藉由浮動電極w及 電極2〇2、2G3來發揮作用，故可進—步提昇實」 的效果。 當然，本實施型態中不一定要具有電極2〇3、213， 可將其省略。此時，如上述之說明，可將靜電電容c2、 C12作為零來處理。此外，從電極2〇〇之寬度方向的邊緣 觀察鄰近之浮動電極201之寬度方向邊緣所成的仰角係以 形成45度以下為宜。同樣地，電極2〇〇之寬度方向的邊 緣觀察鄰近之浮動電極211之寬度方向邊緣所成的仰角係 以形成45度以下為宜。 型態6_ 第11圖係本發明實施型態6之半導體裝置的剖視圖。 第Π圖所示之構造係將第9圖所示之電極202分離成電 314659 200409336 極2〇2a與浮動電極202b，且將低電位GND施加至電極 2〇2a。因此，可獲致與實施型態3及實施型態4相同的效 果。 '第1 2圖係表示本實施型態之變化形態的剖視圖。浮 ‘ 動電極201、202b及浮動電極201、203係分別藉由導電 性插塞205、206相互連接。導電性插塞2〇5、2〇6係於厚 度方向貫穿絕緣層102而設置者。浮動電極2n、2〇2b及 _ λτ動甩極2 11、2 0 3係分別藉由導電性插塞2 〇 8、2 〇 9相互 連接。導電性插塞208、209係於厚度方向貫穿絕緣層1〇1 * 而设置者。 本變化形態亦可視為第8圖所示構造的變化形態來理 ，。相對於第8圖的構造1 12圖係表示在半導體基板 與絕緣層1〇1之間介插絕緣層1〇5，以追加上述浮動 電極211及導電性插塞208、209之構造。 本變化形態具有包圍電極2〇〇相 的-〜““ 相連的導電材料出現 二’ 面。然而，如上述專利文獻3所示，在，亥 v毛材料沒有施加電位GND， 人 仏帝仞+ ”猎由疔兒电各C4而與供 口电位GND的電極2〇2a相連接。因此 昇絕緣耐性H+ 如上所述，就提 ‘ 丁 Γ玍永况，本實施型態之 實施型』7 、丑、置係有利的。 弟13圖係表示本發明實施型態7之邮 之俯視圖例。並且， 、月且衣置構Xe 弟 圖“弟13圖之箭·ρ p , 視圖。第13圖中為了避免圖面的複雜而：：F—F的剖 層間絕緣膜8上方土 ， *略了 $ μ圖之 、冓k且在形成於層間絕緣膜]I 8上 3)4659 】8 200409336 的各電極中，I 、 僅記載有高耐壓NMOS電晶體a的汲極電 極15、：極電極16及與上述兩者相連接的金屬配線14。 第4圖所不，在p半導體基板1上形成n-半導 一曰、’，在n—半導體層3的表面形成有分離絕緣 月奪 1 0 〇 ^ 10 、 e。分離絕緣膜12a係將高耐壓NM〇S電晶體 A與以低電位動作的邏輯電路e予以分離。並且，如第二 圖所不’ HESURF(Reduced SURface仏⑷分離區域b係 包圍其他邏輯電路C而設置，且兩者形成有高電位島D。 RESU^分離技術係揭示於例如美國專利第4292642號。 在第14圖之邏輯電路E中’具有構成cm〇s電晶體 的PMOS電晶體Qp、N|yJ〇S帝曰灿 JNMCJS兒日日脰QN。這些電晶體係 沿著層間絕緣膜8、1 8楯屏夕古A ",入碎 , ¢:展之方向攸金屬配線1 4分離， 並且彼此間藉由分離絕緣膜1 2c相互分離。 邏輯電路E中，在分離絕緣膜ua的下方設有貫穿打 -半導體層3而到達P-半導體基板）的p +雜質區域〇p + 雜質區域4與分離絹餘，0
、、、彖版12a將南耐壓NMOS電晶體A 中的η —半導體層3血 帝 一建季耳兒路Ε中的η -半導體層3予以 分離。在邏輯電路ρ & -、上… 的η半導體層3中，於ρ -半導體 基板1與31 —半導體層3 六 曰3的乂界遠擇性地設置η +埋入式雜 質區域2。在ιι +埋入呼所 式雜貝區域2的上方之η -半導體層 3的表面，與η +埋A 4·、〜α ^ 式雜貝區域2分離地設置Ρ阱4 3。 Ρ Ρ丼4 3中形成有雷曰 $甩日日肢QN。於Ρ阱43的表面，將 分別具有；及極、源極★ 2功旎的η +雜質區域4 !、42分離設置。 在η +雜質區域41、a a丄 〜所包夾之P阱43的上方設有閘極 314659 19 200409336
電極46。相對於分離絕緣膜12c，在與P阱43相反側之 η一半導體層3的表面設有電晶體QP。並且於該位置之打 —半導體層3的表面，將分別具有汲極、源極功能的p +雜 質區域31、32分離設置。在Ρ +雜質區域31、32所包央 之η半導體層j的上方設有閘極電極3 6 ^並且，電晶㉛ QN、QP係由層間絕緣膜1 8所覆蓋。存在於η -半導體層 3與閘極電極3 6之間的閘極絕緣膜、存在於ρ卩井4 3與問 極電極4 6之間的閘極絕緣膜亦包含於層間絕緣膜1 8。 高耐壓NMOS電晶體a與RESURF分離區域]β皆相 對於層間絕緣膜8、1 8配置於電極20 1的相反側，且藉由 分離絕緣膜12b相互分離。更正確地說，第1 4圖中，分 滩絕緣膜1 2 a、1 2 b雖個別出現，然而彼此卻相互連結， 且在第1 3圖中係以包圍高耐壓nM〇S電晶體a之方式配 置。在分_絕緣膜1 2 b的下方設有貫穿n -半導體層3到 達P —半導體基板1的P +雜質區域4。 在高对壓NMOS電晶體A從平面看起來的中央部位 方；P半導體基板1與η半導體層3的交界，選擇性地設 置η+埋入式雜質區域28a。在11 +埋入式雜質區域28&的上 方之η半導體層3的表面，設有n+雜質區域。在γ雜 貝區域4 5 a與埋入式雜質區域2 8 a之間，設有貫穿〇 -半 導體層3而連結η+雜質區域45a與埋入式雜質區域28& 之雜質區域45b。雜質區域45a、—兩者共同形 成η 雜質區域4 5 1，並且該n + ^ , n 4 n 雜貝區域4 5丄具有高耐 壓NMOS電晶體A之汲極的功能。 314659 20 200409336 n+雜質區域451的周圍從平面看起來係包圍分離絕 緣膜又，"隹質區域61從平面看起來係包圍分離 絕緣膜12d而形成於n-半導體層3的表面上。在p雜質 區域6 1的表面選擇性地形成η +雜質區域6 2。P雜質區 域61及Π+雜質區域62分別具有高耐壓NMOS電晶體Α 的月問極及源極的功能。妙' ; ^ 扪力此。然而，最好是在位於金屬配線14 下方之Ρ雜質區域6 1的本；、乃‘， 飞b 1的表面沒有形成11+雜質區域62， 並且第14圖中，於該位置之P雜質區域6i的表面並沒 有形成n+雜f區域62 °此係由於金屬配線14為了與没 極電極15連接而施加高電位，而在其下方具有n+雜質 區域62時，則易發生寄生電晶體之故。 源極電極16係連接p雜質區域61與打+雜質區域μ 兩者而設置。沒極電極15係連接於n+雜質區域45a而 設置。 在分離絕緣膜l2d上可設置閘極電極群19a。閉極電 極群心具有從P雜質區域61沿著n+雜質區域451之 方向依序配置的問極電極319a、419a、519a、619a。閘 :電極319a係以沒有接觸ρ|·質區域6i的端部之方式覆 盖’且施加有閘極電位。 ，極電極619a與η+雜質區域45a的端部相接觸。問極 兒極4198、519a係為浮動電極，介在於閘極電極319a、 、之門且兩者砰免結合，藉此結構，具有可緩和根據 祕/沒極間的電位差之分離絕緣膜l2d表面之電場的功 月…玄電場的緩和係揭示於例如··美國專利第5455439號 314659 21 200409336 公報。 才隹貝區域45a、p雜質區域61、n+雜質區域62、 ^ 子19air、由層間絕緣膜18所覆蓋，但是，源極 免極1 6及汲極電極1 5係貫穿層間絕緣膜1 8而設置。再 者閘極電極319a與P雜質區域61、n+雜質區域62之 門的閘極、纟巴緣膜係包含於層間絕緣膜丨8中。 並且在閘極電極群1 9 a的上方，配置於層間絕緣膜 孚動黾極群5 〇具有緩和根據源極及極間的電位 差之分離絕緣龍表面的電場之功能。 在RESURF分離區域B中，與設於分離絕緣膜丄汕 的下方之P _貝區域4相接觸，而在n —半導體層3的表 面選擇丨生地。又置p埋入式雜質區域7。又，相對於resurf 分離區域B，在與高耐壓NM〇s電晶體A的相反側形成γ τι·、隹貝區域452。Ρ埋入式雜質區域7與η +雜質區域々η係 藉由分離絕緣膜l2e分離。η +雜質區域452係由形成於η 半導體層3表面的11+雜質區域45c與貫穿厂半導體層3 的η+雜質區域45d所形成。在^雜質區域45d的下方， 於P—半導體基板}與n-半導體層3的交界選擇性地設置 n +埋入式雜質區域28b。n +雜質區域45d係連結γ雜質區 域45c與η+埋入式雜質區域28b。 分離絕緣膜1 2d上可設置閘極電極群丨9l3。閘極電杨 群19b具有從P +雜質區域7沿著n+雜質區域452的方向 依序配置的閘極電極3l9b、419b、519b、6]9b。間極電 極3 19b與P +雜質區域7的端部相接觸，且閘極電極 22 314659 200409336 與η雜質區域45c的 ^ …+ 邙相接觸。閘極電極4 1 9b、5 1 9b 係為斤動電極，介在於 極笔極3 1 9 b、6 1 9 b之FbI日你不 者靜電結合，藉此处槿曰 b之間且與兩 帝位差之八％ 〇 ，一有可緩和根據源極/汲極間的 “立呈之分離絕緣叫表面的電場之功能。 n+雜質區域45c、pβ 7 bb '隹貝區域7、閘極電極群 由層間絕緣膜丨8所覆蓋 ^ ♦火屏門巧 一而，錶質區域45c係藉由 貝牙層間铯緣膜18的插塞59而與配線14連接。 金屬配線14、汲極電極15、源極電極16、層 腠18係由層間絕緣膜8所 、 又1 #嘈間絕緣膜8 l· 士凡 Γ極201及電極2。2。電極2〇2係貫穿層間絕緣二 8而興源極電極16相連接。此外，浮動電極201係”、 極202靜電結合。層間絕緣膜8、浮動電極2 宅 係由絕緣層110所覆蓋。 $圣202 第15圖至第17圖係用以說明本實施型態效果的剖視 圖。第15圖及第16圖係關於不適用本實施型態的例子， 第1 7圖係關於適用本實施型熊的例子。 〜 乐i 5圖中，相對 於第14圖所示之構造，沒有採用浮動電極2〇卜電極am、 絕緣層110，而採用以模塑樹脂12〇覆蓋層間絕緣膜8上 的構造。因此，從汲極電極15或浮動電極16朝向電晶體 QN'QP所產生的電場703會導致模塑樹脂12〇產生：：： 第1 6圖係表示導致此種極化的問題。歲铉。门 -、乐3圖的說明同 樣地，會產生頻帶構造變化的區域6〇丨。v 、 又，分離絕緣膜 1 2d鄰近側之空乏層J的端部從沒極電極15被遠遠地推 出’而阻止η-半導體層3之空乏層j的延伸。如此—來 314659 23 2004.09336 冒致分離絕緣膜j 2 d下方電場的隹士 ΧΤΛ_ 电％的集中，進而導致高耐壓 〇S電晶體a的耐壓降低。 相對於第14圖，以模塑樹脂 禮π # 土树加12〇覆盍絕緣層110可 又寸弟1 7圖所示之構造，由汲極雷托 ^ . L 田及棧电極】6或浮動電極5ϋ 斤產生的電場可利用浮動電極2〇 } ,^ ια； 丁以屏敝。因此，可避 免-或60 1的發生或空乏層j延伸的停止。 半導圖係表示本實施型態之基本概念的斜視圖。在 基板5GG上，由下往上依序積層絕緣層⑻、⑽、 心’且在絕緣層101上設置電極202 认雨化 /、/σ者方向γ延伸 的电極200,且在電極2〇2、2〇〇 沐从 乃白復盍絕緣層102。 卜，在絕緣層1 02上設有沿著方 201, , 〇 Χ延伸之浮動電極 2〇lb、201c，且這些浮動電極 ^ 1你/口者方向Y而配 置。〉于動電極20la、201b、201c皆传由 孤。在電極202施加有電位GND ,而在雷彳 右帝柘在極200則施加 :::向X、Y'與方向z垂直且彼此為不同的 =ΓΖ為朝上的方向。第18圖中，為了容易理解 ° :極的配置’故將半導體基板5〇0、絕緣層】〇1、1〇2' 1 0 3描繪成透明狀。 第18圖所示的構造中’高電位配線剖面係垂直於方 二非所有的高電位配線剖面中，位於電· 200上方 斤動笔極皆會出5見。然而，例如浮動電極2〇ia、2〇ib' 2 一 的任一個出現於高電位配線剖面時，則該浮動電極 -疋會位於電fe2〇〇的上方，因此，可獲得實施型態1中 314659 24 200409336 說明的效果。 如此，沿著施加有高電位之 浮動電極之設計，以本發明使用二延伸方向設置複數 一分離區域B而言月態7中說明之 於明杏^ 名樣恶。第1 9圖传士 4明戶' 鈿型恐之半導體裝置的構诰 ΰϊ,φ 構；告中的 > 香 ^ σ丨〗視圖。將第]4 F) 稱仏甲的子動電極2〇 1 ^ 不丄4圖 罢夕 '—叙 dJ成/口者配線1 4的延伸方a 置之妓數個浮動電極2〇Ia、2〇ib κ伸方向配 與電極202、浮動電極2〇ib與電極二。、：動：極2〇la 與電極2〇lb分別形成靜電钟a 乂 — a〆予動電極2〇lc 施加有電位GND。如^口 ^電極2〇2及閑極電極 有低電位的電極直接或間接靜：二 位之電極時亦 、° 口 復夏施加有高電 時屏蔽電場。貝⑦I態6之說明，可提升絕緣耐壓，同 弟2 〇圖係声 圖中， 、I、曱1極電極群1 9b附近的斜視圖。第2〇 馬了容易理角至夂 及絕緣層11〇 4 a σ笔極的配置，故將層間絕緣膜1δ 201c ^ g, ¥田曰成透明狀。例如：浮動電極20 1 a、20 1 b、 就金屬極電極⑽、·、61… 極2(Ma、入 叫的鬲電位配線面來說，可選擇浮動電 出現於今 " 4、閘極電極419b出現的剖面。此時， 〆口 J面之芋重六兩 線1 4八2丨α 兒極2 0 1 a、閘極電極4 1 9 b、金屬配 77別相當於繁，Λ ^ ? 1 1、杂k 1 圖所示之浮動電極2 〇 1、浮動電極 兔極2〇〇。又， 分別相卷 乐20圖之電極202及閘極電極319b •於第1〇圖所示之電極2〇2及電極212。 再者，浮# 予力兒極5 0的端部可設置於浮動電極20 1 a與 25 314659 200409336 ::電極419b之間。此時，就金屬配線1”目關的高電位 :、"面而言，除了浮動電極2〇la、金屬配線14、閘極 电極419b之外，還可選擇浮動電極5〇出現的剖面。此時， 出現於該剖面之浮動電極2〇la、閘極電極吣外、金屬配 線14係相當於第n圖所示之浮動電極2〇ι、浮動電極 21卜電極200,且浮動電極5〇係相當於第u圖所示之 電極 202b、203。 ^本實施型態所示，供屏蔽用的浮動電極於其延伸方 ϋ未π王覆盍施加有高電位之金屬配線丨4的上方之設 :’就在金屬轉14的下方沒有形成寄生電晶體：：係 :理想的情況。以相同的觀點而言，如第19圖所示，在 刀離絕緣㈣12d的上方，供屏蔽用的電極最好在各處具有 不連續的空隙。 然而’浮動電極201a、201b、201c不一定要相互靜 兒、。。’且亦可在沒有出現於第丨9圖所示的部位相互連 接’又’亦可與電極202相連接。 弟2 1圖心表不本貫施型悲之變化形態的斜視圖。第 21圖所示的構造係將第20圖的電極202分割成電極2〇^ 與洋動電極202b、202c之構造。纟電極202a及閘極電極 3l9b施加有電位gnd，且浮動電極202b與電極2〇2a、 夺動電極202c與浮動電極202b分別形成靜雷处人. %δ。興施 ϋ有低電位GND的電極202a直接或間接靜電結人 j. 0 σ ’ 手動 毛極2〇la、20]b、201c、202b、202c係覆蓋施加有高電 位之金屬配線1 4的上方，故可提升絕緣耐壓，同時屏t 314659 26 利用金 之電場 度。並 料包圍 加至第 的絕緣 間的靜 適當地 視圖。 圖。 圖。 圖。 視圖。 圖。 視圖。 圖。 視圖。 il視圖。 J視圖。 200409336 電場。 上述各實施型態中，各電極、各浮動電極係可 屬形成。 【發明的效果】 根據本發明之半導體裝置，與第1電極所發生 的強度相比較，可減小第2電極所發生之電場的強 且，相較於利用從剖面看起來呈相連狀態之導電材 第1電極並將低電位供給至該導電材料的情況，施 1電極與第2電極間的電壓可減少。因此，兩者間 層難以產生絕緣破壞。可抑制第1電極與第2電極 電電容、第1電極與第3電極間的靜電電容，並可 設定屏蔽效果與耐壓。 【圖式簡單說明】 第1圖係本發明實施型態1之半導體裝置的剖 第2圖係說明本發明實施型態1之效果之剖視 第3圖係說明本發明實施型態1之效果之剖視 第4圖係說明本發明實施型態1之效果之剖視 第5圖係本發明實施型態2之半導體裝置的剖 第6圖係本發明實施型態2之變化形態的剖視 第7圖係本發明實施型態3之半導體裝置的剖 第8圖係本發明實施型態3之變化形態的剖視 第9圖係本發明實施型態4之半導體裝置的剖 第1 0圖係本發明實施型態5之半導體裝置的名 第Π圖係本發明實施型態6之半導體裝置的音 314659
第視圖。 12圖係 13圖係 本發明實施型態6之變化形態的剖視圖。 本發明實施型態7之半導體裝置構造的俯 視圖
第15 第16 第17 第U 第19 視圖D 7之半導體裝置構造的剖 圖倍…、 ’、况月本發明實施型態7的效果之剖視圖。 τ、說明本發明實施型態7的效果之剖視圖。 圖你說明本發明實施型態7的效果之剖視圖。 圖心表不本貫施型態8之基本概念的斜視圖。 圖係本發明實施型態8之半導體裝置構造的剖
第 視圖D 20 圖係本發明實施型態 之半導體裝置構造的斜 第21 圖係本發明實施型態 之變化形態的剖視圖。 1 P、主谐 +冷體基板 3 〜 〜8b η埋入式雜質區域 11半導體； /1 〇 ! 7卜 盾 4、31、32 Ρ、質區域 1 2a至二式雜質區域 8、1 8層間絕緣膜 、 〜e 分離絕緣膜 1 4金屬配線 及極雷纟 ’ l9a ° 16源極電極 a、1 Qk b 閘極電極群 519a 、 619a 、 319b 、 419b 、 519b 36 、 46 、 3iq 〇l9a 、 419ε 6 19b Ρβ , 間極電極 314659 28 200409336 41 、 42 、 45a 、 45b 、 62 、 451 、 452 n+雜質區域 43 P P丼 50 、 200 、 201 、 202 、 203 、 含浮動電極） 207、211、212 > 213 電極（包 6 1 P雜質區域 120 模塑樹脂 101至105 絕緣層 205、206、208、209導電性插塞 500 半導體基板 502 P+層 504、512 N +層 503 、 513 閘極 501 N P丼 511 P 阱 6 01 區域 701、702、703 電場 A MOS電晶體 B RESURF分離區域 C、E邏輯電路 D 南電位島 QN、QP MOS 電晶體 C1、C2、C3、C4、C11、C12、C13 靜電電容 GND 低電位 a 、β 仰角 HV 高電位 29 314659

Claims (1)

  1. 200409336 拾、申請專利範圍： h 一種半導體基板，其特徵在具備： 半導體基板；設置於上述半導體基板上的絕緣層 延伸於上述絕緣層上，且施加有第】電位的第】電極 與周圍絕緣而設置的第2電極；施加有比上述第】電
    位低的第2電位，且與上述第2電極靜電結合之第3 電極； ^上返第1電極係與延伸的方向垂直，而上述第2 極係相對於上述第丨電極具有位於上述半導體基板 之柄反側的剖面。 罝 2 ·如申請專利範圍第1項之半導體裝 3兒極可與上述第丨電極配置於同一層。 3· Γ:請專利範圍第1項之半導體裂置，其中，上述第 兒極可與上述第2電極配置於同一層。 4 ·如申请專利範圍第3 第4電極，上、十、/¥月且衣置，其中，又具備 位於上述〜…、 J面中’相對於上述第2電極 接。 ^極的相反側’且與上述第3電極相連 • 〇申清專利節Ifl笛1 s 乾圍弟1項之半導體裝 興周圍絕緣而設置的第…… /、中又具備 且日J弟4電極，亚且 帝 透過上述第4 +代^ 迚弟兒極係 6_如申請專利“、上述第2電極靜電結合。 繁4 + 乾圍弟1項之半導體裝置，其中，又具借 毛極，其係與上述第丨電極 八 上述第2電極相連接。 配置灰同一層，且與 314659 30 7·如申請專利範圍帛i項之半 第4電極，其俜 /豆衣置，其中，又具傷 不方、上述剖面中，相 位於上述第2電極的相反側，述弟1電極 結合。 一上述弟3電極靜電 8·如申請專利範圍第7 楚貝之牛導體裝置，盆中，又目 弟5琶極，其係施加有上述第2 了 具備 極配置於同—層。 且與上述第4電 9·如申請專利範圍第7項之歸 盥周圍妒螃； 、 ^ 衣置，其中，又I傜 圍、、、巴緣而設置的第5電極 〃、備 過上述第5電極|上 处弟J笔極係逯 1〇·如申請專利範圍第工項/極靜電結合。 „ 弟項之半導體裝置，其巾，又^ 弟4電極，1得於 -、備 位於上述第2雷極的 、乐1兒極 接。 電極相連 η ·如申請專利範圍第j項之半導體 CM〇§電晶體，其#沪著+ : /、，又具備 卜 '术楚〗千 知〜者上述絕緣層擴展的方向而盎 上处弟1 %極分離地 、 電位動作。 …於上述第1電位的 1 一如申β專利钝圍第i項之半導體裝置，並中，又且 M〇S電晶體，其係相 〃、備 7力、上述、吧緣層而配置於上述第 ，咖相反側，且賦予上述第I電位而動作。 13.如申請專利範圍第12項之半導體裝置，其中，又 RE^URF分離區域’其係相對於上述絕緣層而配置上 述第2電極的相反側，且將上述則電晶體予以分離。 314659 31 200409336 14.如申請專利範圍第13項之半 第1電極延伸的方向，上述第 1 5 .如申請專利範圍第1 4項之半 第1電極延伸的方向，上述第 電結合的複數個電極。 導體裝置，其中，於上述 2電極具有複數個空隙。 導體裝置，其中，於上述 ;2電極可分割成相互靜 314659
TW092112292A 2002-11-28 2003-05-06 Semiconductor device TWI239625B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002345724A JP3846796B2 (ja) 2002-11-28 2002-11-28 半導体装置

Publications (2)

Publication Number Publication Date
TW200409336A true TW200409336A (en) 2004-06-01
TWI239625B TWI239625B (en) 2005-09-11

Family

ID=32322033

Family Applications (1)

Application Number Title Priority Date Filing Date
TW092112292A TWI239625B (en) 2002-11-28 2003-05-06 Semiconductor device

Country Status (6)

Country Link
US (1) US6844613B2 (zh)
JP (1) JP3846796B2 (zh)
KR (2) KR100573945B1 (zh)
CN (1) CN100377349C (zh)
DE (1) DE10335118B4 (zh)
TW (1) TWI239625B (zh)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7566333B2 (en) * 2003-08-11 2009-07-28 Electromedical Associates Llc Electrosurgical device with floating-potential electrode and methods of using the same
US7563261B2 (en) * 2003-08-11 2009-07-21 Electromedical Associates Llc Electrosurgical device with floating-potential electrodes
US7557373B2 (en) * 2004-03-30 2009-07-07 Toshiba Matsushita Display Technology Co., Ltd. Thin-film transistor substrate including pixel regions where gate electrode lines are arrayed on an insulating substrate, and display therewith
US8357154B2 (en) * 2004-07-20 2013-01-22 Microline Surgical, Inc. Multielectrode electrosurgical instrument
US20060255434A1 (en) * 2005-05-12 2006-11-16 Yinon Degani Shielding noisy conductors in integrated passive devices
WO2008044580A1 (en) * 2006-09-28 2008-04-17 Fujifilm Corporation Solid-state image sensor
US7821053B2 (en) * 2006-11-15 2010-10-26 International Business Machines Corporation Tunable capacitor
US9070791B2 (en) * 2006-11-15 2015-06-30 International Business Machines Corporation Tunable capacitor
KR100826410B1 (ko) * 2006-12-29 2008-04-29 삼성전기주식회사 캐패시터 및 이를 이용한 캐패시터 내장형 다층 기판 구조
JP4973238B2 (ja) 2007-02-28 2012-07-11 三菱電機株式会社 半導体装置
JP5195186B2 (ja) * 2008-09-05 2013-05-08 三菱電機株式会社 半導体装置の製造方法
US9011426B2 (en) 2010-04-22 2015-04-21 Electromedical Associates, Llc Flexible electrosurgical ablation and aspiration electrode with beveled active surface
US9643255B2 (en) 2010-04-22 2017-05-09 Electromedical Associates, Llc Flexible electrosurgical ablation and aspiration electrode with beveled active surface
US8992521B2 (en) 2010-04-22 2015-03-31 Electromedical Associates, Llc Flexible electrosurgical ablation and aspiration electrode with beveled active surface
CA2797967A1 (en) 2010-05-11 2011-11-17 Electromedical Associates Llc Brazed electrosurgical device
JP5914209B2 (ja) * 2012-06-25 2016-05-11 旭化成エレクトロニクス株式会社 半導体装置
US9888954B2 (en) 2012-08-10 2018-02-13 Cook Medical Technologies Llc Plasma resection electrode
US9786613B2 (en) 2014-08-07 2017-10-10 Qualcomm Incorporated EMI shield for high frequency layer transferred devices
CN106449605B (zh) * 2015-08-12 2018-12-21 中芯国际集成电路制造(上海)有限公司 Mim电容结构
CN106723582A (zh) * 2016-12-13 2017-05-31 北京智芯微电子科技有限公司 一种带有电场分布显示的智能安全帽

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA1131801A (en) * 1978-01-18 1982-09-14 Johannes A. Appels Semiconductor device
JPS61168253A (ja) * 1985-01-19 1986-07-29 Sharp Corp 高耐圧ｍｏｓ電界効果半導体装置
JPH0547767A (ja) * 1991-08-19 1993-02-26 Yamaha Corp 集積回路装置の配線構造
JPH0547787A (ja) 1991-08-21 1993-02-26 Nec Corp 半導体装置
JP2739004B2 (ja) * 1992-01-16 1998-04-08 三菱電機株式会社 半導体装置
DE69215858T2 (de) * 1992-04-17 1997-05-15 Sgs Thomson Microelectronics Junction-isoliertes, hochspannungsintegriertes MOS-Bauelement
JP3283984B2 (ja) * 1993-12-28 2002-05-20 株式会社東芝 半導体集積回路装置
JP2912184B2 (ja) 1995-03-30 1999-06-28 日本電気株式会社 半導体装置
JP3563877B2 (ja) 1996-06-21 2004-09-08 三菱電機株式会社 半導体装置
EP1382992B1 (en) * 1996-10-22 2012-11-14 Seiko Epson Corporation Reflective liquid crystal panel substrate
JPH11204733A (ja) 1998-01-14 1999-07-30 Toshiba Corp 半導体装置
US6307252B1 (en) * 1999-03-05 2001-10-23 Agere Systems Guardian Corp. On-chip shielding of signals
JP3398693B2 (ja) * 1999-08-24 2003-04-21 エヌイーシーマイクロシステム株式会社 半導体記憶装置

Also Published As

Publication number Publication date
CN1505145A (zh) 2004-06-16
KR20040047526A (ko) 2004-06-05
US6844613B2 (en) 2005-01-18
JP2004179496A (ja) 2004-06-24
TWI239625B (en) 2005-09-11
DE10335118B4 (de) 2012-11-08
JP3846796B2 (ja) 2006-11-15
DE10335118A1 (de) 2004-06-17
KR20060019634A (ko) 2006-03-03
US20040104455A1 (en) 2004-06-03
CN100377349C (zh) 2008-03-26
KR100666517B1 (ko) 2007-01-11
KR100573945B1 (ko) 2006-04-26

Similar Documents

Publication Publication Date Title
TW200409336A (en) Semiconductor device
CN105244195B (zh) 用于保护开关的方法和装置以及包括该保护装置的mems开关
TWI260085B (en) Electrostatic discharge protection circuit
TWI357156B (en) A semiconductor structure
US20070075341A1 (en) Semiconductor decoupling capacitor
TWI336946B (en) Esd protection circuit
CN105390491B (zh) 一种具有源端内嵌叉指nmos的ldmos‑scr器件
TW200531275A (en) Semiconductor device
TWI270191B (en) Electro static discharge protection circuit
TW200816474A (en) Symmetric blocking transient voltage suppressor (TVS) using bipolar transistor base snatch
JP2010016177A (ja) 静電気放電保護素子
CN105529317A (zh) 嵌入式封装装置
CN100470803C (zh) 一种增大静电电流有效流通面积的esd防护电路
US6046476A (en) SOI input protection circuit
CN104269440B (zh) 堆栈式n型晶体管以及静电保护电路
WO2004055868A3 (en) Integrated circuit modification using well implants
CN108257952A (zh) Mos电容与mom电容并联的版图结构
CN101584045B (zh) 静电放电保护器件以及用于保护半导体器件不受静电放电事件损害的方法
CN101262011B (zh) 场效应晶体管、器件结构及其制造方法
CN201041806Y (zh) 一种增大静电电流有效流通面积的esd防护器件
CN103531629B (zh) 用于mos晶体管的设备和方法
TW396505B (en) Dielectric separate type semiconductor device
TW200950059A (en) Semiconductor device
CN108172565A (zh) 一种mom电容及集成电路
TW452975B (en) Operable floating gate contact for SOI

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees