TW200305992A - Semiconductor device and its manufacturing method, circuit board and electronic machine - Google Patents

Semiconductor device and its manufacturing method, circuit board and electronic machine Download PDF

Info

Publication number
TW200305992A
TW200305992A TW092106052A TW92106052A TW200305992A TW 200305992 A TW200305992 A TW 200305992A TW 092106052 A TW092106052 A TW 092106052A TW 92106052 A TW92106052 A TW 92106052A TW 200305992 A TW200305992 A TW 200305992A
Authority
TW
Taiwan
Prior art keywords
semiconductor device
semiconductor substrate
conductive portion
insulating layer
semiconductor
Prior art date
Application number
TW092106052A
Other languages
English (en)
Other versions
TW594972B (en
Inventor
Ikuya Miyazawa
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Publication of TW200305992A publication Critical patent/TW200305992A/zh
Application granted granted Critical
Publication of TW594972B publication Critical patent/TW594972B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01018—Argon [Ar]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0495—5th Group
    • H01L2924/04953—TaN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

200305992 (1) 玖、發明說明 【發明所屬之技術領域】 本發明係有關半導體裝置及其製造方法、電路基板以 及電子機器。 【先前技術】 有開發著三維性之安裝形態的半導體裝置。又爲了能 達成三維性安裝，要形成貫穿電極於半導體晶片乃所周知 · 。雖以難於產生氧化之材料來形成貫穿電極前端部時，可 增進電性的連接性，但僅使前端部由與其他部分爲另一材 料來形成之事極爲困難。又難於氧化之材料爲高價位，因 而以如此的材料來形成貫穿電極並非爲現實性。 【發明內容】 本發明係要解決習知（先前）之問題者，其目的係擬 擴大条擇貫穿電極材料的界限（餘地）而發明者。 鲁 (ϊ)有關本發明之半導體裝置的製造方法係包括 有： 鬌 (a ) 對於形成有積體電路之半導體基板，從第i面 形成凹部； C b )配設絕緣層於前述凹部內面； (c ) 配設第1導電部於前述絕緣層之內側； C d ) 以與則述第1導電部爲相異材料來形成第2導 電部於在於前述絕緣層內側且在前述第i導電部上；及 -5- (2) (2)200305992 (e )從與前述半導體基板之前述第1面爲相反側的 第2面予以露出前述第丨導電部，之各製程（過程）。 依據本發明，因令會露出之第丨導電部由與第2導電部 爲相異材料所形成，因而，能以鑑於露出而會產生影響或 成本等來選擇第1及第2的導電部材料。 (2 )於本半導體裝置的製造方法，前述（e )製程 (過程）也可包括硏磨前述半導體基板之前述第2面的過 程。 (3) 於本半導體裝置的製造方法，在前述（e)製 程也可蝕刻前述第2面，以令前述第1導電部成爲突出。 (4) 於本半導體裝置的製造方法，第1導電部也可 作成爲較前述第2導電部難於產生氧化。 (5 ) 於本半導體裝置的製造方法，也可作成爲以 Au來形成即述第1導電部’而以Cu來形成前述第2導電部 之至少中心部。 (6) 於本半導體裝置的製造方法，也可在前述（c )製程，以噴墨方式來塡充用於形成前述第1導電部用之 材料於前述凹部。 (7) 於本半導體裝置的製造方法，前述半導體基 板係半導體晶圓’形成有複數之前述積體電路且成對應於 各前述積體電路來形成前述凹部，也可更包括有用於切斷 前述半導體基板之過程。 (8 )於本半導體裝置的製造方法，用於切斷前述 半導體基板之過程也包括有用於沿著前述半導體基板的％ -6- (3) (3)200305992 斷線來形成溝用之過程，及從齡 μ _ 怪汉侦_述第2面去除前述溝底部 ，以令前述溝成爲縫隙的過程。 C 9 ) 於本半導體裝置的_ &卡、/土 ^ ^ ^ _ Α姐方法，也可由切削來 形成前述溝。 (10) 於本半導體裝置的製造方法，也可由蝕刻來 形成前述溝。 (11) 於本半導體裝置的製造方法，也可在前述（a )過程，以與即述凹部同樣之製程（處理步驟）來形成前 述溝。 (12) 於本半導體裝置的製造方法，也可形成前述 溝成爲較前述凹部更深，而由硏磨前述半導體基板之前述 第2面來去除前述溝底部。 (13) 於本半導體裝置的製造方法，也可在前述（ b )過程來配設前述絕緣層於前述溝內。 (14) 於本半導體裝置的製造方法，前述（e)過程 也可包括有： (e!) 由對於前述半導體基板之蝕刻量會成爲大於 對於前述絕緣層的鈾刻量之性質的第1蝕刻劑來蝕刻前述 半導體基板之前述第2面，以令前述第1導電部成爲由前述 絕緣層被覆蓋之狀態來使之使突出的過程；及 (e2 ) 由不會形成殘留物於前述第1導電部之狀態而 至少可蝕刻前述絕緣層的性質之第2蝕刻劑來蝕刻前述 絕緣層中之至少形成於前述凹部的前述底面之部分’以露 出前述第1導電部的過程， -7 - (4) (4)200305992 且也可在前述過程（ei) ’會形成於前述溝底部的前 述絕緣層從前述第2面突出，並在前述（e2 )過程，由前 述第2蝕刻劑來蝕刻形成於則述溝底部之前述絕,緣層i。 (15) 於本半導體裝置的製造方法，也可令去除前 述溝底部之過程，以露出前述半導體基板的材料於前述溝 內之狀態來進行。 (16) 於本半導體裝置的製造方法，前述（e)過程 也可包括有z (ei ) 由對於前述半導體基板之蝕刻量會成爲大於 對於前述絕緣層的蝕刻量之性質的第1鈾刻劑來鈾刻前 述半導體基板之前述第2面，以令前述第1導電部成爲由前 述絕緣層被覆蓋之狀態來使之突出的過程；及 (e2 ) 由不會形成殘留物於前述第1導電部之狀態而 至少可蝕刻前述絕緣層的性質之第2蝕刻劑來蝕刻前述 絕緣層中之至少形成於前述凹部的前述底面之部分，以露 出前述第1導電部的過程， 且在前述（e!)過程，也可由第1蝕刻劑來鈾刻以前 述半導體基板之一部分所構成而形成之前述溝底部來加以 去除。 (17) 於本半導體裝置的製造方法，用於切斷前述 半導體基板之過程，也可由黏貼前述半導體基板的前述第 1面於保持板來進行切斷，以令所切斷之複數半導體晶片 使之不會脫落。 C 18 ) 於本半導體的製造方法，也可令前述溝僅形 -8- (5) (5)200305992 成於劃分具有前述複數之積體電路的複數半導體晶片用的 區域。 (19) 有關本發明之半導體裝置的製造方法，係包 括疊層由上述方法所製造之複數之半導體裝置，而藉由前 述導電部來意圖電性連接。 (20) 有關本發明之半導體裝置，係由上述方法來 製造所形成者。 (21) 有關本發明之半導體裝置，係具備有：具有 成電性連接於積體電路的電極於第1面，且形成有曾穿孔 的半導體基板；配設於前述貫穿孔內面之絕緣層；及在前 述絕緣層內側，朝前述半導體基板厚度方向疊層的第1及 第2的導電部， 而前述第1及第2之導電部係以相異材料所形成，且前 述桌1導電部係形成從與前述半導體基板的前述第1面爲相 反側之第2面露出。 依據本發明，會露出之第1導電部乃由與第2導電部爲 不同材料所形成者，因此，可鑑於（考量）由露出而會產 生之影響或成本來選擇第1及第2的導電部之材料。 (22 ) 於本半導體裝置，也可令前述第1導電部從 前述第2面突出。 (23 ) 於本半導體裝置，前述第1導電部也可爲較 前述第2導電部難於氧化。 (24 ) 於本半導體裝置，也可成爲前述第1導電部 係以Au所形成，而前述第2導電部之至少中心部係由C u所 -9- 200305992 C6) 形成^ (25) 有關本發明之半導體裝置，具有上述之複數 半導體裝置’而前述複數的半導體係以疊層且藉由前述導 電部來意圖電性連接所形成者。 (26) 有關本發明的電路基板，係以組裝上述半導 體裝置所形成者。 (27) 有關本發明的電子機器，係具有上述半導體 裝置。 [實施方式】 以下，將參照圖式來說明本發明之實施形態。 (第1實施形態） 圖1 A〜圖4B係用於說明有關適用本發明的第丨實施形 態之半導體裝置的製造方法用的圖。於本實施形態，將使 用半導體基板10。圖1A所示之半導體基板1〇雖爲半導體 晶圓’但也可爲半導體晶片。而在半導體基板1 〇，至少形 成有一個（在半導體晶圓爲複數個，而在半導體晶片爲一 個）積體電路（例如具有電晶體或記憶體的電路）1 2。於 半導體基板1 2，形成有複數之電極（例如凸部，襯墊）1 4 。電極1 4係成電性連接於積體電路〗2。各電極丨4也可由鋁 來形成。電極1 4的表面形狀雖未特別予以限定，通常爲矩 形者爲多。半導體基板10爲半導體晶圓時，將會形成2個 以上（1組）之電極1 4。 -10- 200305992 C7) 在半導體基板10，形成有一層或一層以上之層數的鈍 化膜16、18。鈍化膜16、18可由例如Si02、SiN，聚醯亞 胺樹脂來形成。在於圖1 A所示之例子，形成有電極1 4， 及連接積體電路12與電極14用的配線（未圖示）。又另外 之鈍化膜1 8係以躲開電極1 4表面的至少一部分來形成。 鈍化膜1 8也可在形成覆蓋電極1 4表面後，以蝕刻其一部 分來露出電極1 4之一部分。對於蝕刻，可適用乾式蝕刻及 濕式蝕刻的任何之一。也可在蝕刻鈍化膜1 8時，蝕刻電極 14 表面。 於本實施形態，將在半導體基板10，從其第1面20形 成凹部22 (參照圖1C)。第1面20係形成有電極14之面。 凹部2 2係迴避（躲避）積體電路1 2之元件及配線來形成。 也可如圖1B，形成貫穿孔24於電極14。對於形成貫穿孔24 ，也可適用蝕刻（乾式蝕刻或濕式蝕刻）。鈾刻也可在由 平板印刷術過程來形成圖型形成抗蝕劑（未圖示）之後， 方予以實施。當形成有鈍化膜1 6於電極1 4下面時，也要對 於鈍化膜1 6形成貫穿孔26 (參照圖1 C )。倘若鈾刻電極1 4 時，會在鈍化膜1 6停止蝕刻時，也可更換使用於蝕刻電極 1 4的蝕刻劑爲另一種蝕刻劑來形成貫穿孔26。該時，也可 再度由平版印刷術過程來形成圖型形成之抗蝕劑（未圖示 )° 如圖1 C所示，對於半導體基板形成凹部22，以令與貫 穿孔（及貫穿孔26)形成連通。亦可合倂貫穿孔24(及貫 穿孔26 )和凹部22來稱呼爲凹部。對於形成凹部22，也可 -11 - (8) (8)200305992 適用蝕刻（乾式蝕刻或濕式蝕刻）。蝕刻可在由平版印刷 術過程來形成圖型形成的抗蝕劑（未圖示）後才進行。或 者’也可使用雷射（例如C02雷射，YAG雷射等）來形成 凹部22。雷射也可適用於形成貫穿孔24' 26。也可由一種 類之蝕刻劑或雷射來成連續地實施凹部22及貫穿孔24、26 之形成。 如圖2 A所示，予以形成絕緣層2 8於凹部2 2內面。絕 緣層可爲氧化膜，例如半導體基板10之基材（母材）爲Si 時，絕緣層28可爲Si02，也可爲SiN。絕緣層28係要形成 於凹部2 2的內壁面上。絕緣層2 8也可形成於凹部2 2之底面 。但絕緣層2 8並不能形成爲埋設凹部2 2，亦即，由絕緣層 28來形成凹部。絕緣層28也可形成於鈍化膜16之貫穿孔26 的內壁面。絕緣層2 8也可形成於鈍化膜1 8上。 絕緣層2 8也可形成於電極1 4之貫穿孔2 4的內壁面。絕 緣層2 8需要以迴避電極1 4之一部分（例如其上面）來形成 。也可形成絕緣層2 8覆蓋著電極1 4表面整體，並蝕刻其 一部分（乾式蝕刻或濕式蝕刻）來露出電極1 4的一部分。 鈾刻也可在由平版印刷術過程來形成圖型形成之抗蝕齊彳（ 未圖示）後才實施。 如圖2 B所示，配設第1導電部3 〇於絕緣層2 8的內側。 第1導電部3 0係由例如Au來形成。第1導電部3 〇也可爲較 將後述之第2導電部32難於氧化的材料。第}導電部3〇也可 僅配設於凹部2 2 (或以絕緣層28所形成之凹部）底部。第 1導電部3 〇也可由噴墨方式來塡充其材料（例如含有構成 -12- (9) 200305992 由於介居有絕緣 因而，會遮斷兩 第1導電部3 0用材料的溶劑）於凹部2 2 層28於凹部22內面和第1導電部3〇之間 者的電性連接。 接者，配设第2導電部3 2 (參照圖3 A )於絕緣層2 8內 側之第1導電部3 0上。第i及第2的導電部3 〇、3 2係成電性 連接著，也可形成爲緊密地黏著。第2導電部3 2係由與第i 導電部3 0爲相異材料（例如c u或w等）來形成。也可如圖 2C所示，予以形成第2導電部32的外層部33後，予以形成 如圖3 A所示之其中心部3 4。中心部3 4可由Cu、W、摻雜多 晶砂（例如低溫多晶砂）的任何之一來形成。外層部3 3也 可至少包括有障（壁）層。障層係用於防止中心部34或將 說明之種（籽晶）層的材料擴散於半導體基板1 〇 (例如S i )之情事用者。障層也可由與中心部34爲相異材料（例如 TiW、TiN、TaN)來形成。當由電解電鍍來形成中心部34 時，外層部3 3也可包含著種層。種層係在形成障層後才予 以形成。種（籽晶）層係由與中心部34同樣材料（例如Cu )來形成。再者，第2導電部32也可由無電解電鍍或噴墨 方式來形成。 再者，第1導電部3 0係如上述可在形成絕緣層2 8之後 且在形成外層部3 3之前來形成，但也可予以形成絕緣層2 8 和外層部3 3 (參照圖1 6 A )，然後’才形成第1導電部3 〇
(參照圖16B )。 如圖2C及圖3 A所示，當外層部33也形成於鈍化膜U 上時，將以如圖3B所示 ，予以蝕刻外層部3 3之鈍化膜1 8上 -13- (10) (10)200305992 部分。而在形成外層部3 3後，予以形成中心部3 4，就可配 設第2導電部32。第2導電部32之一部分會位於半導體基板 1 0的凹部22內。由於絕緣層2 8會介居於凹部2 2內面和第2 導電部3 2之間，因而可遮斷兩者的電性連接。第2導電部 3 2係與電極14成電性連接。例如也可令第2導電部32形成 接觸於從電極1 4之絕緣層2 8露出的露出部。第2導電部3 2 之一部分也可位於鈍化膜18上。第2導電部32也可僅配設 於電極14的區域內。第2導電部32也可成爲至少突出於凹 部2 2上方。例如第2導電部3 2也可從鈍化膜形成突出著。 再者，作爲變形例，也可令外層部3 3留在（殘留）於 鈍化膜1 8上之狀態下來形成中心部3 4。該狀態時，由於與 中心部34成連續的層也會形成於鈍化膜IS上，因而該層要 蝕刻。 如圖3C所示，亦可配設焊料層36於第2導電部32上， 焊料層3 6係以例如焊錫所形成，也可由軟焊料及硬焊料之 任何之一來形成。焊料層3 6也可由抗蝕劑覆蓋第2導電部 3 2以外之區域來形成。由以上之過程（製程），可由第2 導電部32或對於其添加焊料層36來形成凸出（Bump)。 在本實施形態係如圖4 A所示，將從半導體基板1 〇之 第2面（與第1面20爲相反側的面）38露出第1導電部30。 例如也可由機械性硏磨及化學性硏磨之至少其中的一方法 來切削半導體基板1 0之第2面3 8。該時也可切削第1導電部 3 〇的一部分。 也可如圖4 B所示，予以鈾刻第2面3 8，以令第1導電部 -14 - (11) (11)200305992 30成爲突出。而蝕刻也可使用SF6或CF4或Cl2之氣體。蝕 刻也可使用乾式蝕刻裝置來進行。當第1導電部3 0以Au所 形成時，由於難於附著蝕刻氣體的構成分子於露出面，且 難於產生氧化，因此，對於電性連接極合適。 再者，圖4 A〜圖4 B中之至少一製程，也可配設例如由 樹脂層或樹脂帶所形成的加強構件於半導體基板1 〇的第1 面2 0側來進行。 由以上之製程而可令第1導電部30從半導體基板10的 第2面38突出。而所突出的第1導電部30，將成爲突起電極 。至於第1及第2之導電部30、32，也成爲第1及第2的面20 、3 8之貫穿電極。依據本實施形態乃由與第2導電部3 2爲 相異材料來形成露出的第！導電部3 〇，因此，可考量由露 出而產生之影響或成本等來選擇第1及第2的導電部30、32 之材料。 如圖5所示，當半導體基板1 〇爲晶圓時，也可由以對 應於各個積體電路1 2 (參照圖1 A )來形成凹部22，而切 斷例如（Dicing :切成小片）半導體基板10。至於有關切 斷，也可使用切斷器（例如Dicer :切片器）40或雷射（ 例如C02雷射、YAG雷射等）。 由以上之製程而可製造半導體裝置。半導體裝置係具 有成電性連接於積體電路12的電極14於第1面20，且具有 形成貫穿孔24所形成之半導體基板。半導體裝置係具有配 設於貫穿孔24內面的絕緣層28。半導體裝置乃具有朝半導 體基板10之厚度方向疊層的第1及第2的導電部30、32。其 -15- (12) (12)200305992 他之結構係由上述的製造方法而可獲得之內容。 又如圖6所示，也可由疊層由上述方法所製造之複數 的半導體裝置，並藉由第1導電部3 0來意圖各個的電性連 接。本實施形態係在實施如此之三維組裝時，極具有效果 性。圖6所示的半導體裝置具有複數的半導體基板1 0。位 於在第1面20之最外側（在圖6爲最下面側）的半導體基板 1 0乃具有外部端子（例如焊球）42。外部端子42係配設於 形成在樹脂層（例如應力緩和層）44上之配線46上。配線 46係在第1面20側被連接於第2導電部32。 於圖7顯示有組裝了以疊層複數的半導體晶片所形 成之半導體裝置1的電路基板1 000。而複數之半導體晶片 係由上述之第1導電部3 0而成電性連接著。作爲具有上述 之半導體裝置的電子機器，在圖8係顯示有筆記型個人電 腦2000，而在圖9則顯示有攜帶電話（大哥大）3〇〇〇。 (第2實施形態） 圖10A〜圖10C係第2實施形態，用於說明圖4A〜圖4B所 示過程之變形例用的圖。於本實施形態係如圖1 〇 A所示’ 由例如機械性硏磨、硏削及化學性硏磨、硏削中之至少其 中的一方法來切削半導體基板10的第2面（與第1面爲相反 側之面）38。該過程係切削直至形成於凹部22的絕緣層2S 會露出之前爲止。再者，也可省略圖10A所示的過程而進 行其次之圖10B所示的過程。 如圖10B所示，予以蝕刻半導體基板10之第2面3 8直至 -16- (13) (13)200305992 露出絕緣層2 8爲止。又蝕刻半導體基板i 〇之第2面3 8能形 成第1導電部3 〇被絕緣層2 8覆蓋著狀態來突出。而蝕刻係 由具有對於半導體基板（例如以S丨作爲母材）i 〇的蝕刻量 會大於對於絕緣層（例如以Si〇2所形成）28之蝕刻量的性 質之蝕刻劑的第1蝕刻劑來進行。第1蝕刻劑也可爲sf6 或CF4或Ch氣體。蝕刻也可使用乾式鈾刻裝置來進行。 或者，第1蝕刻劑也可爲氟酸及硝酸之混合液或氟酸、硝 酸及醋酸的混合液。 如圖10C所示，至少蝕刻形成於絕緣層28凹部22底 面之部分，以露出第1導電部3〇。也可僅露出第1導電部30 前端面，而第1導電部3 0的外周面被絕緣層2 8覆蓋著。也 可蝕刻第1導電部3 0之外層部3 3 (例如障層）。蝕刻也可 由具有至少能蝕刻絕緣層28成爲不會形成殘留物於第1導 電部30的性質之第2蝕刻劑來進行。第2蝕刻液也可使用不 會與第1導電部3〇材料產生反應（或反應爲低）者。第2蝕 刻劑也可爲Ar、CF4之混合氣體或〇2、CF4的混合氣體。 或由第2鈾刻劑所進行之鈾刻也可爲對於半導體基板10的 蝕刻速度較慢於由第1蝕刻劑所實施之蝕刻。依據此一實 施例，因在令第1導電部3〇從絕緣層28露出時，並不會殘 留（留下）殘留物於第1導電部，因此，可形成高品質的 貫穿電極。 C第3實施形態） 圖11Α〜圖11C係說明有關適用了本發明之第3實施形 -17- (14) (14)200305992 態的半導體裝置之製造方法用的圖。於本實施形態，將形 成溝100於半導體基板10 (詳言之係其第}面20 )。溝1〇〇 係沿著半導體基板1 〇的切斷線來形成。溝1 〇〇可由切削來 形成，也可由蝕刻來形成。溝1 0 0也可由形成圖1 c所示之 凹部22的過程，且以與凹部22同一處理過程（例如同時） 來形成。也可配設絕緣層2 8於溝1 〇 〇內。溝1 〇 〇深度也可與 凹部22大致成爲同一深度，也可較凹部22深，也可較凹部 22淺。 而後，實施在第2實施形態所說明之圖10A〜圖10C所 示之製程。圖1 1 A〜圖1 1C係各顯示進行圖1〇A〜圖10C的製 程時之溝1 00附近的構造圖。例如以進行圖1 〇 A所示之製 程來硏磨半導體基板10的第2面38直至絕緣層28之前爲止 (參照圖1 1 A )。又進行圖1 0B所示的製程來形成如圖1 1 B 所示，從第2面3 8突出形成於溝100底部之絕緣層28。 而進行圖10C所示的製程來形成如圖1 1C所示，由第2 蝕刻劑來鈾刻去除形成於溝1 〇〇底部之絕緣層28。以如此 地從第2面去除溝100底部，以令溝1〇〇成爲縫隙102。亦即 ，會使半導體基板10形成沿著溝100被切斷。 依據本實施形態，能簡單地切斷半導體基板1 0。又最 後之切斷半導體基板1 〇係由第2蝕刻劑所進行’因此’難 於形成碎屑。再者，於本實施形態，因形成了絕緣層2 8於 溝1 0 0內，由而半導體晶片會具有絕緣層2 8於側面。因此 ，該半導體晶片難於產生邊緣短路。至於其他內容則相當 於在第1及第2的實施形態所說明之內容。 -18- (15) (15)200305992 (第4實施形態） 圖12A〜圖12B係說明有關適用了本發明之第4實施形 態的半導體裝置之製造方法用的圖。於本實施形態係如圖 12 A所示，將用於去除溝100底部用之製程，以露出半導 體基板1 〇材料於溝1 00內的狀態所進行者。例如也可在進 行形成圖2A所示之絕緣層28於凹部22內的過程後，方予 以形成溝1 〇 〇 ;或者也可配設抗蝕劑等於溝1 0 0內，以令絕 緣層2 8不會附著。也可予以去除進入於溝1 〇 〇內的絕緣層 2 8。除此之外的內容係相當於在第3實施形態所說明之內 容。 於本實施形態，係進行在第2實施形態所說明的圖1 0B 之製程（過程）後，由第1蝕刻劑來蝕刻去除由半導體基 板的一部分所構成之溝1 0 0底部。以如此地時，就會如圖 12B所示，能從第2面去除溝100底部，致使溝100形成爲縫 隙1 0 2。亦即，可沿著溝i 〇 〇來切斷半導體基板〗〇。其他內 容則相當於在第1、第2及第3之實施形態所說明的內容。 (第5實施形態） 圖1 3 A〜圖1 3係說明有關適用了本發明之第5實施形態 的半導體裝置之製造方法用的圖。於本實施形態，係如圖 1 3 A所示’予以形成溝n 〇成爲較凹部2 2更深者。較凹部 22更深的溝11 0係以利用蝕刻的性質（廣度愈廣潤愈能實 施深的涂度之性質），就可容易地形成。 -19- (16) (16)200305992 而如圖13B所示，由硏磨半導體基板10之第2面38(參 照使用圖4 A之說明）來去除溝π 〇底部。以如此地來從第 2面去除溝1 1 〇底部時，就會使溝1 1 〇成爲縫隙1 1 2。亦即， 會沿著溝11 0來切斷半導體基板〗〇。其他的內容則相當於 在第1、第2、第3及第4之實施形態所說明之內容。又在本 實施形態，係以形成有絕緣層2 8於溝1 1 0內的狀態來切斷 半導體基板，但也可在露出半導體基板1 0之材料的狀態下 來進行切斷半導體基板10。 (第6實施形態） 圖1 4係說明有關適用了本發明之第6實施形態的半導 體裝置之製造方法用的圖。本實施形態之內容也可適用於 第3至第5的任一實施形態。於本實施形態係僅在劃分具有 複數之積體電路1 2 (參照圖1 A )的複數半導體晶片用之 區域予以形成溝120者。構成爲如此時，半導體基板10的 不需要部分（例如外周圍端部），並不會散開，以致可防 止破損將成爲製成品之半導體晶片。 (第7實施形態） 圖1 5係說明有關適用了本發明之第7實施形態的半導 體裝置之製造方法用的圖。於本實施形態，係令切斷半導 體基板之過程以黏貼半導體基板10的第1面20於保持板130 來進行者。保持板1 3 0可爲黏帶或黏著片。依據如此時， 即使予以切斷半導體基板1 〇，也不會令複數之半導體晶片 -20- (17) (17)200305992 脫落。本實施形態的內容均可適用於第丨至第6之任一實施 形態。 本發明係並不僅限定於上述的實施形態而已，而可實 施種種之變形者。例如本發明乃包括有與在實施形態所說 明之結構形成實質性的同一結構（例如，功能、方法及結 果爲同一的結構、或目的及結果爲同一之結構）者。又本 發明乃包括有換置在實施形態所說明之結構的非本質性部 分之結構者。又本發明包括有與在實施形態所說明的結構 可發揮同一作用效果或達成同一目的之結構者。又本發明 包括有附加公知技術於在實施形態所說明的結構者。 【圖式簡單說明】 圖1 A〜圖1C係說明有關適用了本發明之第1實施形態 的半導體裝置製造方法用之圖。 圖2 A〜圖2C係說明有關適用了本發明之第1實施形態 的半導體裝置製造方法用之圖。 圖3 A〜圖3 C係說明有關適用了本發明之第1實施形態 的半導體裝置製造方法用之圖。 圖4 A〜圖4B係說明有關適用了本發明之第1實施形態 的半導體裝置製造方法用之圖。 圖5係說明有關適用了本發明之第1實施形態的半導體 裝置製造方法用之圖。 圖6係說明有關適用了本發明之第1實施形態的半導體 裝置製造方法用之圖。 -21 - (18) 200305992 圖7係顯示有關本發明第1實施形態之電路基板的圖。 圖8係顯示有關本發明第1實施形態之電子機器的圖。 圖9係顯示有關本發明第1實施形態之電子機器的圖。 圖10A〜圖10C係說明有關適用了本發明之第2實施形 態的半導體裝置製造方法用之圖。 圖1 1 A〜圖1 1 C係說明有關適用了本發明之第3實施形 態的半導體裝置製造方法用之圖。 圖12A〜圖12B係說明有關適用了本發明之第4實施形 態的半導體裝置製造方法用之圖。 圖1 3 A〜圖1 3 B係說明有關適用了本發明之第5實施形 態的半導體裝置製造方法用之圖。 圖1 4係說明有關適用了本發明之第6實施形態的半導 體裝置製造方法用之圖。 圖1 5係說明有關適用了本發明之第7實施形態的半導 體裝置製造方法用之圖。 圖16A〜圖16B係說明有關適用了本發明之第1實施形 態的半導體裝置製造方法之變形例用的圖。 【符號說明】 半導體基板 積體電路 第1面 凹部 28 絕緣層 -22- 200305992 (19) 3 0 第1導電部 3 2 第2導電部 3 3 外層部 34 中心部 3 8 第2面

Claims (1)

  1. (1) (1)200305992 拾、申請專利範圍 1 . 一種半導體裝置的製造方法，包括有下述製程： (a )對於形成有積體電路之半導體基板，從第1面 形成凹部； (b )配設絕緣層於前述凹部內面； (c ) 配設第1導電部於前述絕緣層之內側； (d ) 以與前述第1導電部爲相異材料來形成第2導 電部於前述絕緣層內側且在前述第1導電部上；及 (e ) 從與前述半導體基板之前述第1面爲相反側白勺 第2面予以露出前述第1導電部。 2 如申請專利範圍第1項之半導體裝置的製造方法， 其中前述（e)製程，包括硏磨前述半導體基板的前述第2 面之製程。 3 如申請專利範圍第1項之半導體裝置的製造方法， 其中在前述（e)製程’予以蝕刻前述第2面來使前述第1 導電部突出。 4 如申請專利範圍第1項之半導體裝置的製造方法， 其中前述第1導電部是較前述第2導電部更難產生氧化。 5如申請專利範圍第4項之半導體裝置的製造方法， 其中以Au來形成前述第1導電部’而以Cu來形成前述第2 導電部之至少中心部。 6 如申請專利範圍第1、2、3、4或5項之半導體裝置 的製造方法，其中在前述（C)製程’以噴墨方式來塡充 用於形成前述第1導電部的材料。 -24 - (2) (2)200305992 7 如申請專利範圍第1、2、3、4或5項之半導體裝置 的製造方法，其中前述半導體基板係半導體晶圓，形成有 複數之前述積體電路且成對應於各前述積體電路來形成前 述凹部，並更包括有用於切斷前述半導體基板用的製程。 8 如申請專利範圍第7項之半導體裝置的製造方法， 其中前述用於切斷前述半導體基板用之製程，包括有：用 於在前述第1面，沿著前述半導體基板的切斷線來形成溝 用之製程、及從即述第2面去除前述溝底部，以令前述溝 成爲縫隙。 9.如申請專利範圍第8項之半導體裝置的製造方法， 其中以切削來形成前述溝。 10·如申請專利範圍第8項之半導體裝置的製造方法 ，其中以蝕刻來形成前述溝。 11 如申請專利範圍第8項之半導體裝置的製造方法 ’其中在前述（a )製程，以與前述凹部同樣之製程來形 成前述溝。 12· $申請專利範圍第8項之半導體裝置的製造方法 ’其中前述（e )製程，包括有硏磨前述半導體基板之前 述第2面用的製程，且形成前述溝成爲較前述凹部更深， 而由硏磨前述半導體基板之前述第2面來去除前述溝的底 部。 13 如_請專利範圍第8項之半導體裝置的製造方法 ，其中在前述（b )製程，也配設前述絕緣層於前述溝內 -25- (3) 200305992 14 如申請專利範圍第1 3項之半導體裝 ，其中前述（e )製程包括有： (ei ) 由對於前述半導體基板之蝕刻 對於前述絕緣層的蝕刻量之性質的第1蝕刻 述半導體基板之前述第2面，以令前述第1導 述絕緣層被覆蓋之狀態來之使突出的製程； (e 2 ) 由不會形成殘留物於前述第1導 至少可蝕刻前述絕緣層的性質之第2蝕刻 述絕緣層中之至少形成於前述凹部的前述底 露出前述第1導電部的製程， 且也可在前述過程（ei )，將形成於前 述絕緣層從前述第2面突出，並在前述（e2 述第2蝕刻劑來蝕刻形成於前述溝底部之 其去除。 15 如申請專利範圍第8項之半導體裝 ’其中去除前述溝的底部用之製程，以露出 板的材料於前述溝內之狀態來進行。 16 如申請專利範圍第1 5項之半導體裝 ’其中前述（e)製程包括有： (e 1 ) 由對於前述半導體基板之蝕刻 對於前述絕緣層的蝕刻量之性質的第1蝕 前述半導體基板之前述第2面，以令前述第1 前述絕緣層被覆蓋之狀態來使之突出的製程 (e2 ) 由不會形成殘留物於前述第1導 置的製造方法 量會成爲大於 劑，來蝕刻前 電部成爲由前 及 電部之狀態而 劑，來蝕刻前 面之部分，以 述溝底部的前 )過程，由前 前述絕緣層將 置的製造方法 前述半導體基 置的製造方法 量會成爲大於 刻劑，來蝕刻 導電部成爲由 ;及 電部之狀態而 -26- (4) (4)200305992 至少可蝕刻前述絕緣層的性質之第2蝕刻劑，來蝕刻前 述絕緣層中之至少形成於前述凹部的前述底面之部分，以 露出前述第1導電部的製程， 且在前述（ei )製程，由第1蝕刻劑來蝕刻以前述半 導體基板之一部分所構成而形成之前述溝底部來加以去除 〇 17 如申請專利範圍第8項之半導體裝置的製造方法 ，其中前述用於切斷前述半導體基板之製程，以黏貼前述 半導體基板的前述第1面於保持板’以令所切斷之複數的 半導體晶片使之成爲不會脫落。 18 如申請專利範圍第8項之半導體裝置的製造方法 ，其中僅形成前述溝於用於劃分具有前述複數之積體電路 的複數半導體晶片用的區域。 19 一種半導體裝置的製造方法，包括有：藉由包括 (a) 對於形成有積體電路之半導體基板，從第1面 形成凹部； (b ) 配設絕緣層於前述凹部內面； (c ) 配設第1導電部於前述絕緣層之內側； (d ) 以與前述第1導電部爲相異材料來形成第2導 電部於在於前述絕緣層內側且在前述第1導電部上；及 (e ) 從與前述半導體基板之前述第1面爲相反側面 的第2面予以露出前述第1導電部之方法來製造複數的半導 體裝置，以及 -27- (5) (5)200305992 疊層前述複數之半導體裝置，並通過前述導電部來進 行電性連接者。 2 0 —種半導體裝置，具備有：具有電性連接於積 體電路的電極於第1面，且形成有貫穿孔的半導體基板； 配設於前述貫穿孔內面之絕緣層；及在前述絕緣層內側， 朝前述半導體基板厚度方向疊層的第1及第2的導電部， 而前述第1及第2之導電部係以相異材料所形成，且前 述第1導電部係形成從與前述半導體基板的前述第1面爲相 反側之第2面露出。 2 1 如申請專利範圍第20項之半導體裝置，其中前述 第1導電部係從前述第2面突出所形成者。 22 如申請專利範圍第20或21項之半導體裝置，其中 前述第1導電部係較前述第2導電部更難產生氧化者。 23.如申請專利範圍第22項之半導體裝置，其中前述 第1導電部係由Au所形成，且前述第2導電部的至少中心 部係由Cu所形成者。 2 4 一種半導體裝置，具有複數的半導體裝置，而半 導體裝置具備有：具有電性連接於積體電路的電極於第1 面，且形成有貫穿孔的半導體基板；配設於前述貫穿孔內 面之絕緣層；及在前述絕緣層內側，朝前述半導體基板厚 度方向疊層的第1及第2之導電部，而前述第1及第2之導電 部係以相異材料所形成，且前述第1導電部，形成從與前 述半導體基板的前述第1面爲相反側之第2面露出’ 而前述複數的半導體裝置，係被疊層且通過前述導電 -28- (6) (6)200305992 部來達成電性連接。 25 一種電路基板，是安裝有半導體裝置的電路基板 ’該半導體裝置具備有：具有電性連接於積體電路的電極 於第1面’且形成有貫穿孔的半導體基板；配設於前述貫 穿孔內面之絕緣層；及在前述絕緣層內側，朝前述半導體 基板厚度方向疊層的第1及第2之導電部，而前述第1及第2 的導電部係以相異材料所形成，且前述第1導電部，係形 成從與前述半導體基板之前述第1面爲相反側之第2面露出 〇 26 —種電路基板，是安裝有半導體裝置的電路基板 ，上述半導體裝置具有複數的半導體裝置，而半導體裝置 具備有：具有電性連接於積體電路的電極於第1面，且形 成有貫穿孔之半導體基板；配設於前述貫穿孔內面的絕緣 層；及在前述絕緣層內側，朝前述半導體基板厚度方向疊 層之第1及第2的導電部，而前述第1及第2之導電部係以相 異材料所形成，且前述第1導電部，係形成從與前述半導 體基板的前述第1面爲相反側之第2面露出， 前述複數的半導體裝置被疊層且通過前述導電部來達 成電性連接。 27 一種電子機器，是具有半導體裝置的電子機器， 該半導體裝置具備有：具有電性連接於積體電路的電極於 第1面，且形成有貫穿孔之半導體基板；配設於前述貫穿 孔內面的絕緣層；及在前述絕緣層內側，朝前述半導體基 板厚度方向疊層之第1及第2的導電部，而前述第1及第2之 -29- (7) (7)200305992 導電部係以相異材料所形成，且前述第1導電部，係形成 從與前述半導體基板的前述第1面爲相反側之第2面露出。 28 一種電子機器，是具有半導體裝置的電子機器， S亥半導體裝置具有複數的半導體裝置，上述半導體裝置具 備有：具有電性連接於積體電路的電極於第1面，且形成 有貫穿孔之半導體基板；配設於前述貫穿孔內面的絕緣層 ;及在前述絕緣層內側，朝前述半導體基板厚度方向疊層 之第1及第2的導電部，而前述第1及第2之導電部係以相異 材料所形成，且前述第1導電部，係形成從與前述半導體 _板的前述第1面爲相反側之第2面露出， 前述複數的半導體裝置被疊層且通過前述導電部來達 成電性連接。 -30 -
TW092106052A 2002-03-19 2003-03-19 Semiconductor device and its manufacturing method, circuit board and electronic machine TW594972B (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002076307 2002-03-19
JP2003007276 2003-01-15

Publications (2)

Publication Number Publication Date
TW200305992A true TW200305992A (en) 2003-11-01
TW594972B TW594972B (en) 2004-06-21

Family

ID=28043774

Family Applications (1)

Application Number Title Priority Date Filing Date
TW092106052A TW594972B (en) 2002-03-19 2003-03-19 Semiconductor device and its manufacturing method, circuit board and electronic machine

Country Status (8)

Country Link
US (1) US6841849B2 (zh)
EP (1) EP1391923B1 (zh)
JP (1) JP4129643B2 (zh)
KR (1) KR100512817B1 (zh)
CN (1) CN1279605C (zh)
AT (1) ATE557419T1 (zh)
TW (1) TW594972B (zh)
WO (1) WO2003079430A1 (zh)

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6809421B1 (en) 1996-12-02 2004-10-26 Kabushiki Kaisha Toshiba Multichip semiconductor device, chip therefor and method of formation thereof
JP4110390B2 (ja) 2002-03-19 2008-07-02 セイコーエプソン株式会社 半導体装置の製造方法
JP4081666B2 (ja) * 2002-09-24 2008-04-30 セイコーエプソン株式会社 半導体装置及びその製造方法、回路基板並びに電子機器
JP2004297019A (ja) * 2003-03-28 2004-10-21 Seiko Epson Corp 半導体装置、回路基板及び電子機器
JP3646719B2 (ja) * 2003-06-19 2005-05-11 セイコーエプソン株式会社 半導体装置及びその製造方法、回路基板並びに電子機器
JP3646720B2 (ja) * 2003-06-19 2005-05-11 セイコーエプソン株式会社 半導体装置及びその製造方法、回路基板並びに電子機器
DE10342559B3 (de) * 2003-09-15 2005-04-14 Infineon Technologies Ag Randstruktur eines Leistungshalbleiterbauelementes und ihr Herstellungsverfahren
US8084866B2 (en) 2003-12-10 2011-12-27 Micron Technology, Inc. Microelectronic devices and methods for filling vias in microelectronic devices
JP4706180B2 (ja) * 2003-12-22 2011-06-22 セイコーエプソン株式会社 半導体装置の製造方法
JP3698160B2 (ja) * 2004-01-09 2005-09-21 セイコーエプソン株式会社 半導体装置の製造方法
US20050247894A1 (en) 2004-05-05 2005-11-10 Watkins Charles M Systems and methods for forming apertures in microfeature workpieces
JP2005353682A (ja) * 2004-06-08 2005-12-22 Seiko Epson Corp 回路素子の製造方法、電子素子の製造方法、回路基板、電子機器、および電気光学装置
US7232754B2 (en) 2004-06-29 2007-06-19 Micron Technology, Inc. Microelectronic devices and methods for forming interconnects in microelectronic devices
US7083425B2 (en) 2004-08-27 2006-08-01 Micron Technology, Inc. Slanted vias for electrical circuits on circuit boards and other substrates
US7300857B2 (en) 2004-09-02 2007-11-27 Micron Technology, Inc. Through-wafer interconnects for photoimager and memory wafers
TWI250834B (en) * 2004-11-03 2006-03-01 Phoenix Prec Technology Corp Method for fabricating electrical connections of circuit board
JP4170313B2 (ja) * 2005-05-24 2008-10-22 シャープ株式会社 半導体装置の製造方法
US7795134B2 (en) 2005-06-28 2010-09-14 Micron Technology, Inc. Conductive interconnect structures and formation methods using supercritical fluids
US7622377B2 (en) * 2005-09-01 2009-11-24 Micron Technology, Inc. Microfeature workpiece substrates having through-substrate vias, and associated methods of formation
US7863187B2 (en) * 2005-09-01 2011-01-04 Micron Technology, Inc. Microfeature workpieces and methods for forming interconnects in microfeature workpieces
US7262134B2 (en) 2005-09-01 2007-08-28 Micron Technology, Inc. Microfeature workpieces and methods for forming interconnects in microfeature workpieces
TWI287273B (en) * 2006-01-25 2007-09-21 Advanced Semiconductor Eng Three dimensional package and method of making the same
TWI293499B (en) 2006-01-25 2008-02-11 Advanced Semiconductor Eng Three dimensional package and method of making the same
KR101478810B1 (ko) 2006-07-28 2015-01-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 축전 장치
US7629249B2 (en) 2006-08-28 2009-12-08 Micron Technology, Inc. Microfeature workpieces having conductive interconnect structures formed by chemically reactive processes, and associated systems and methods
US7902643B2 (en) 2006-08-31 2011-03-08 Micron Technology, Inc. Microfeature workpieces having interconnects and conductive backplanes, and associated systems and methods
JP2008166652A (ja) * 2007-01-05 2008-07-17 Nippon Telegr & Teleph Corp <Ntt> 半導体装置の製造方法
JP4265668B2 (ja) * 2007-03-08 2009-05-20 ソニー株式会社 回路基板の製造方法および回路基板
JP4534096B2 (ja) * 2007-04-12 2010-09-01 ローム株式会社 半導体チップおよびその製造方法、ならびに半導体装置
SG150410A1 (en) 2007-08-31 2009-03-30 Micron Technology Inc Partitioned through-layer via and associated systems and methods
US7884015B2 (en) 2007-12-06 2011-02-08 Micron Technology, Inc. Methods for forming interconnects in microelectronic workpieces and microelectronic workpieces formed using such methods
IT1391239B1 (it) * 2008-08-08 2011-12-01 Milano Politecnico Metodo per la formazione di bump in substrati con through via
KR101215648B1 (ko) * 2011-02-11 2012-12-26 에스케이하이닉스 주식회사 반도체 칩 및 그 제조방법
US20150262911A1 (en) * 2014-03-14 2015-09-17 International Business Machines Corporation Tsv with end cap, method and 3d integrated circuit

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US117705A (en) * 1871-08-01 Improvement in machines for removing runners from strawberry vines
JPS607149A (ja) * 1983-06-24 1985-01-14 Nec Corp 半導体装置の製造方法
JPS607148A (ja) * 1983-06-24 1985-01-14 Nec Corp 半導体装置の製造方法
JPH0215652A (ja) * 1988-07-01 1990-01-19 Mitsubishi Electric Corp 半導体装置及びその製造方法
US4978639A (en) * 1989-01-10 1990-12-18 Avantek, Inc. Method for the simultaneous formation of via-holes and wraparound plating on semiconductor chips
DE4314907C1 (de) * 1993-05-05 1994-08-25 Siemens Ag Verfahren zur Herstellung von vertikal miteinander elektrisch leitend kontaktierten Halbleiterbauelementen
KR100377033B1 (ko) * 1996-10-29 2003-03-26 트러시 테크날러지스 엘엘시 Ｉｃ 및 그 제조방법
JP3184493B2 (ja) * 1997-10-01 2001-07-09 松下電子工業株式会社 電子装置の製造方法
JP3792954B2 (ja) * 1999-08-10 2006-07-05 株式会社東芝 半導体装置の製造方法
US6322903B1 (en) 1999-12-06 2001-11-27 Tru-Si Technologies, Inc. Package of integrated circuits and vertical integration
JP3778256B2 (ja) * 2000-02-28 2006-05-24 セイコーエプソン株式会社 半導体装置及びその製造方法、回路基板並びに電子機器
JP2001326325A (ja) * 2000-05-16 2001-11-22 Seiko Epson Corp 半導体装置及びその製造方法

Also Published As

Publication number Publication date
TW594972B (en) 2004-06-21
US20040155330A1 (en) 2004-08-12
KR100512817B1 (ko) 2005-09-06
CN1279605C (zh) 2006-10-11
EP1391923A4 (en) 2005-06-15
ATE557419T1 (de) 2012-05-15
JP4129643B2 (ja) 2008-08-06
EP1391923A1 (en) 2004-02-25
JPWO2003079430A1 (ja) 2005-07-21
WO2003079430A1 (en) 2003-09-25
CN1533604A (zh) 2004-09-29
EP1391923B1 (en) 2012-05-09
US6841849B2 (en) 2005-01-11
KR20040012897A (ko) 2004-02-11

Similar Documents

Publication Publication Date Title
TW594972B (en) Semiconductor device and its manufacturing method, circuit board and electronic machine
JP4110390B2 (ja) 半導体装置の製造方法
JP3918935B2 (ja) 半導体装置の製造方法
KR100641696B1 (ko) 반도체 장치 제조방법
TW200425464A (en) Semiconductor chip, semiconductor wafer, semiconductor device, and the manufacturing method for the same
TW200425463A (en) Manufacturing method for semiconductor device
JP3690407B2 (ja) 半導体装置の製造方法
JP3891292B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2004342990A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2006165112A (ja) 貫通電極形成方法およびそれを用いる半導体装置の製造方法、ならびに該方法によって得られる半導体装置
JP3523815B2 (ja) 半導体装置
JP2006049557A (ja) 半導体装置
JP2004221350A (ja) 半導体チップ、半導体ウエハ、半導体装置及びその製造方法、回路基板並びに電子機器
JP2004221351A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP4182340B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2004335948A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP4127095B2 (ja) 半導体装置の製造方法
TWI780985B (zh) 半導體結構及其製造方法
JP2005302931A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器

Legal Events

Date Code Title Description
MK4A Expiration of patent term of an invention patent