TW200303006A - Reference voltage generation circuit, display drive circuit, display device and reference voltage generation method - Google Patents

Reference voltage generation circuit, display drive circuit, display device and reference voltage generation method Download PDF

Info

Publication number
TW200303006A
TW200303006A TW092100800A TW92100800A TW200303006A TW 200303006 A TW200303006 A TW 200303006A TW 092100800 A TW092100800 A TW 092100800A TW 92100800 A TW92100800 A TW 92100800A TW 200303006 A TW200303006 A TW 200303006A
Authority
TW
Taiwan
Prior art keywords
circuit
reference voltage
resistance
ladder
driving
Prior art date
Application number
TW092100800A
Other languages
English (en)
Other versions
TWI229309B (en
Inventor
Morita Akira
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Publication of TW200303006A publication Critical patent/TW200303006A/zh
Application granted granted Critical
Publication of TWI229309B publication Critical patent/TWI229309B/zh

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3614—Control of polarity reversal in general
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0248—Precharge or discharge of column electrodes before or after applying exact column voltages
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0251—Precharge or discharge of pixel before applying new pixel voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/04—Partial updating of the display screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0271—Adjustment of the gradation levels within the range of the gradation scale, e.g. by redistribution or clipping
    • G09G2320/0276—Adjustment of the gradation levels within the range of the gradation scale, e.g. by redistribution or clipping for the purpose of adaptation to the characteristics of a display device, i.e. gamma correction
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2011—Display of intermediate tones by amplitude modulation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G09G3/3241—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element the current through the light-emitting element being set using a data current provided by the data driver, e.g. by using a two-transistor current mirror
    • G09G3/325—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element the current through the light-emitting element being set using a data current provided by the data driver, e.g. by using a two-transistor current mirror the data current flowing through the driving transistor during a setting phase, e.g. by using a switch for connecting the driving transistor to the data driver
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3696—Generation of voltages supplied to electrode drivers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/02—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the way in which colour is displayed
    • G09G5/06—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the way in which colour is displayed using colour palettes, e.g. look-up tables

Description

200303006 (1) 玖、發明說明 【發明所屬之技術領域】 本發明係有關基準電壓產生電路、顯示驅動電路、顯 示裝置及基準電壓產生方法。 代表液晶裝置等之電光學裝置的顯示裝置乃要求著小 型化且明晰化。其中，尤其液晶裝置係會實現低消耗電力 ’且裝載於攜帶型之電子機器（設備）爲多。例如作爲攜帶 電話機的顯示部來裝載時，會要求依據多梯度化之色調豐 富之圖像顯示。 【先前技術】 一般用於進行圖像顯示之影像（圖像）信號乃響應於顯 不裝置的顯不特性會進彳了 7* (伽馬）校正。該τ*校正係由飞 校正電路（廣義爲基準電壓產生電路）所實施。以液晶裝置 爲例時，7校正電路係依據用於顯示梯度用的梯度資料來 生成響應於像素之透射率的電壓。 而如此之r校正電路可由梯形電阻所構成。該時，構 成梯形電阻之各電阻電路的兩端電壓，將作爲對應（符合） 於梯度値之多値的基準電壓來輸出。 然而，例如爲了防止液晶的劣化，會進行以所賦予之 週期倒轉所施加於液晶的電壓極性用之極性倒轉驅動。且 由於顯示特性並非爲對稱，以致每一倒轉極性就需要予以 校正爲最適當之基準電壓。爲此，當以極性倒轉週期成交 替地施加電源電壓時，所插入之梯形電阻並無法充分地確 保充放電時間，使得必需令梯形電阻的電阻比作成爲小。 -5- (2) (2)200303006 由而流於梯形電阻之變流變爲大，以致會招致消耗電力增 大。 【發明內容】 本發明係鑑於如上述之技術性課題而發明者，其目的 係擬提供一種即使進行極性倒轉驅動之狀況時，也可減低 消耗電流的基準電壓產生電路，顯示驅動電路，顯示裝置 及基準電壓產生方法。 爲了解決上述課題，本發明係會產生用於生成依據梯度 資料實施T校正之梯度値用的多値之基準電壓的基準電壓產 生電路，包括有，正極性用梯形電阻電路包括有：串聯複數 之電阻電路的第1梯形電阻電路；插入於供予第1電源電壓之 第1電源線和前述第1梯形電阻電路一端之間的第1開關電路 ;插入於供予第2電源電壓之第2電源線和前述第1梯形電阻 電路另一端之間的第2開關電路；及各插入於由構成前述第1 梯形電阻電路之各電阻電路形成電阻分割的第1〜第i(i爲2以 上之整數）之分割節點，和第1〜第i的基準電壓輸出節點之間 的第1〜第i的基準電壓輸出開關電路；及負極性用梯形電阻 電路，包括有：串聯複數之電阻電路的第2梯形電阻電路； 插入於前述第1電源線和前述第2梯形電阻電路一端之間的第 3開關電路；插入於前述第2電源線和前述第2梯形電阻電路 另一端之間的第4開關電路·，及各插入於由構成前述第2梯形 電阻電路之各電阻電路形成電阻分割的第（i+ 1)〜第2i之分割 節點，和第1〜第i的基準電壓輸出節點之間的第（i+Ι)〜第2i的 基準電壓輸出開關電路，而前述第1及第2之開關電路及前述 -6- (3) (3)200303006 第1〜第i的基準電壓輸出開關電路係依據第1開關控制信號來 控制，前述第3及第4之開關電路及前述第（i+l)〜第2i的基準 電壓輸出開關電路則依據第2開關控制信號來控制。 至於電阻電路可由例如1個或複數之電阻元件所構成， 倘若電阻電路由複數之電阻元件所構成時，也可連接各電阻 元件爲串聯或並聯。又也可構成爲配設與各電阻元件連接成 串聯之開關元件，以令該電阻電路的電阻値能控制成可變。 又在接通各開關電路時，意味著該開關電路兩端成電性 連接。而在斷路各開關電路時，則意味著成電性斷路（切斷） 該開關電路兩端。 於本發明，乃構成爲配設正極性用梯形電阻電路和負極 性用梯形電路於將供予第1及第2之電源電壓的第1及第2之電 源線間，以令各兩端和第1及第2的電源線能成電性連接（接 通）或切斷（斷路），且可令各分割節點和各基準電壓輸出節 點成電性連接或切斷。由而以控制成僅在要產生基準電壓期 間才會流電流於梯形電阻電路，就能削減電流的消耗。 又有關本發明之基準電壓產生電路，當由極性倒轉驅動 方式以所賦予之極性倒轉週期重複地進行所要輸出之電壓的 極性倒轉時，也可構成爲前述第1及第2之開關電路和前述第 1〜第i的基準電壓輸出開關電路可由前述第1開關控制信號來 作成在於正極性驅動期間成爲接通，而在負極性之驅動期間 則成爲斷路，至於前述第3及第4的開關電路和前述第（i+l)〜 第2i之基準電壓輸出開關電路則由前述第2開關控制信號來 控制成在於正極性驅動期間成爲斷路，而在負極性之驅動期 (4) (4)200303006 間則成爲接通。 在此，所謂極性倒轉驅動係指予以倒轉要施加於顯示元 件（例如液晶）兩端之電壓極性來驅動者。 依據本發明，因並不需要配合於極性倒轉驅動之極性倒 轉週期時序（定時）而成交替地切換第1及第2之電源電壓來供 予第1及第2的電源線，因而，可縮短各分割節點的充電時間 。因此，可增大梯形電阻電路之電阻値，其結果，電流即使 流於梯形電阻電路也可令消耗電流成爲小。 又有關本發明之基準電壓產生電路，前述第1及第2的第 2的開關控制信號也可使用對於信號電極進行驅動控制之輸 出促成（enable)信號，和顯示掃描週期時序（定時）的閂鎖脈 衝信號，及用於規定要重複地實施極性倒轉之由極性倒轉驅 動方式所輸出之電壓的時序用之極性倒轉信號來生成。 依據本發明因由會使用於信號驅動用之輸出促成信號和 閂鎖脈衝信號及極性倒轉信號來生成第1及第2的開關控制信 號，因而會成爲不配設附加電路下，能抑制流於梯形電阻電 路之消耗電流。 又有關本發明之基準電壓產生電路，也可構成爲當在由 用於對於以複數信號電極作爲單位之每一區段（block)予以 設定對應於各區段的信號電極之顯示屏的顯示線路成爲顯示 狀態或非顯示狀態用之部分區段選擇資料來設定全部區段爲 非顯示狀態時’將由前述第1及第2的開關控制信號來使前述 第1〜第4之開關電路及前述第1〜第2i的基準電壓輸出開關電 路成爲斷路。 -8- (5) (5)200303006 於本發明乃構成爲在所分配之信號電極數（目）作爲1個 區段，且對於每一區段由部分區段選擇資料來進行設定部分 顯示區域及部分非顯示區域時，會在對於信號電極不實施依 據梯度資料之驅動電壓輸出時，由第1及第2的開關控制信號 來使各開關電路成爲斷路。亦即，當由部分區段選擇資料來 設定全部區段成爲部分非顯示區域時，將以斷路（切斷）各開 關電路而能成爲抑制流於梯形電阻電路的消耗電流。 又本發明係會產生用於生成依據梯度資料來實施r校正 之梯度値用的多値之基準電壓的基準電壓產生電路，包括有 :正極性用梯形電阻電路，包括有具有串聯複數之電阻電路 於供予第1及第2的電源電壓用之第1及第2的電源線之間的第 1梯形電阻電路，及各插入於由構成前述第1梯形電阻電路的 各電阻電路形成電阻分割的第1〜第i(i爲2以上之整數）之分割 節點，和第1及第i的基準電壓輸出節點之間的第1〜第i的基 準電壓輸出開關電路；及負極性用梯形電阻電路，包括有具 有串聯複數之電阻電路於前述第1及第2的電源線之間的第2 梯形電阻電路，及各插入於由構成前述第2梯形電阻電路的 各電阻電路形成電阻分割的第（i+Ι)〜第2i之分割節點，和第 1〜第i的基準電壓輸出節點之間的第（i+Ι)〜第2i之基準電壓輸 出開關電路，也可構成爲在由極性倒轉驅動方式予以重複地 實施極性倒轉以所賦予（所定）的極性倒轉週期來輸出電壓時 ，前述第1〜第i的基準電壓輸出開關電路會在正極性驅動期 間成爲接通，而在負極性驅動期間會成爲斷路，至於前述第 (i+Ι)〜第2i的基準電壓輸出開關電路則在正極性驅動期間會 (6) (6)200303006 成爲斷路，而在負極性驅動期間會成爲接通。 於本發明，因在進行負極性驅動期間時，予以配設具有 正極性用之電阻比，負極性用之電阻比，且能以固定了第1 及第2的電源電壓來供應，因而，可響應於不會成爲一般性 之對稱的梯度特性來正確地供應最適當的基準電壓，且可縮 短各分割節點之充電時間，因此，可增大梯形電阻電路的電 阻値，其結果，即使流動流於梯形電阻電路，也可令消耗電 流變爲小。 又本發明係有關會產生用於依據梯度資料來生成實施了 r校正之梯度値用的多値之基準電壓的基準電壓產生電路， 包括有：第1低電阻梯形電阻電路，包括有串聯複數之電阻 電路的第1梯形電阻電路，和插入於供予第1電源電壓之第1 電源線和前述第1梯形電阻電路一端之間的第1開關電路，及 插入於供予第2電源電壓之第2電源線和前述第1梯形電阻電 路另一端之間的第2開關電路，以及各插入於由構成前述第1 梯形電阻電路之各電阻電路形成電阻分割的第1〜第i(i爲2以 上的整數）之分割節點，和第1〜第i的基準電壓輸出節點之間 的第1〜第i之基準電壓輸出開關電路；第2低電阻梯形電阻電 路，包括有串聯複數之電阻電路的第2梯形電阻電路，和插 入於前述第1電源線和前述第2梯形電阻電路一端之間的第3 開關電路，及插入於前述第2電源線和前述第2梯形電阻電路 之間的第4開關電路；以及各插入於由構成前述第2梯形電阻 電路之各電阻電路形成電阻分割的第（i+Ι)〜第2i之分割節點 ’和第1〜第i的基準電壓輸出節點之間的第（i+Ι)〜第2i之基準 -10- (7) (7)200303006 電壓輸出開關電路；第1高電阻梯形電阻電路，包括有具有 串聯之複數之電阻電路，且較前述第1梯形電阻電路爲高電 阻的第3梯形電阻電路，和插入於前述第1電源線和前述第3 梯形電阻電路一端之間的第5開關電路，及插入於前述第2電 源線和前述第3梯形電阻電路另一端之間的第6開關電路，以 及各插入於由構成前述第3梯形電阻電路的各電阻電路形成 電阻分割之第（2i+l)〜第3i的分割節點，和於第1〜第i之基準 電壓輸出節點之間的第（2i+l)〜第3i之基準電壓輸出開關電路 :及第2高電阻梯形電阻電路，包括有具有串聯之複數電阻 電路，且較前述第2梯形電阻電路爲高電阻的第4梯形電阻電 路，和插入於前述第1電源線和前述第4梯形電阻電路一端之 間的第7開關電路，及插入於前述第2電源線和前述第4梯形 電阻電路另一端之間的第8開關電路，以及各插入於由構成 前述第4梯形電阻電路的各電阻電路形成電阻分割之第 (3i+l)〜第4i的分割節點，和第1〜第i之基準電壓輸出節點之 間的第（3i+l)〜第4i之基準電壓輸出開關電路，而前述第1〜第 i之開關電路和前述第1〜第i的基準電壓輸出開關電路係依據 第1開關控制信號來控制，前述第3及第4之開關電路和前述 第（i+Ι)〜第2i的基準電壓輸出開關電路係依據第2開關控制信 號來控制，前述5及第6之開關電路和前述第（2i+l)〜第3i的基 準電壓輸出開關電路係依據第3開關控制信號來控制，至於 前述第7及第8之開關電路和前述（3i+l)〜第4i的基準電壓輸出 開關電路則依據第4開關控制信號來控制。 於本發明，當要進行極性倒轉驅動時，予以配設正極性 -11 - (8) (8)200303006 用及負極性用之梯形電阻電路之同時，對於各極性用乃配設 總電阻爲高電阻及低電阻的梯形電阻電路。而且由於配設了 用於成電性連接或切斷各第1及第2之電源線間用的開關電路 ，及用於成電性連接或切斷各分割節點和基準電壓輸出節點 用的開關電路，因此，能提供會實現對應於驅動對象之顯示 屏的驅動能力之基準電壓產生電路。 又有關本發明之基準電壓產生電路，當由極性倒轉驅動 方式來重複地實施以所賦予之極性倒轉週期所輸出之電壓的 極性倒轉時，也可成爲前述第1及第2之開關電路和前述第1〜 第i(i爲2以上之整數）的基準電壓輸出開關電路係由前述第1 開關控制信號來在正極性驅動期間之所賦予的控制期間予以 成爲接通，而在負極性驅動期間之所賦予的控制期間則予以 成爲斷路，前述第3及第4之開關電路和前述第（i+Ι)〜第2i的 基準電壓輸出開關電路係由前述第2開關控制信號來在正極 性驅動期間之所賦予的控制期間予以成爲斷路，而在負極性 驅動期間之所賦予的控制期間則予以成爲接通，前述第5及 第6之開關電路和前述第（2i+l)〜第3i的基準電壓輸出開關電 路係由前述第3開關控制信號來在正極性驅動期間予以成爲 接通，而在負極性驅動期間予以成爲斷路，前述第7及第8之 開關電路和前述第（3i+l)〜第4i的基準電壓輸出開關電路係由 前述第4開關控制信號來在正極性驅動期間予以成爲接通， 而在負極性驅動期間則予以成爲斷路。 依據本發明因配合於極性倒轉驅動方式之極性倒轉週期 定時，以使用第1及第2之低電阻梯形電阻電路，及第1及第2 -12- 200303006 Ο) 的高電阻梯形電阻電路來產生基準電壓時，就不需要交替地 切換第1及第2之電源電壓，因而由伴隨削減而切換所產生的 充放電將可意圖削減消耗電流。再者，在各驅期間之所賦予 的控制期間，以（合）倂（使）用第1及第2的低電阻梯形電阻電 路及第1及第2的高電阻梯形電阻電路，而可成爲確保分割節 點之充電時間，以致驅動期間即使成爲短期間，也可因應於 該狀況。 亦即，在驅動期間，以連接第1及第2之高電阻用梯形電 阻電路於第1及第2的電源線之狀態下，在該驅動期間之所賦 予的控制期間，予以連接第1及第2之低電阻用梯形電阻電路 於第1及第2的電源線。則在於第1及第2之高電阻梯形電阻電 路，及第1及第2的低電阻梯形電阻電路，各形成連接於第1 及第2之電源線的狀態時，電流會流向於總電阻値爲低的第1 及第2之低電阻梯形電阻電路一方。因而能使用於連接第1及 第2的高電阻梯形電阻電路於第1及第2之電源線用的控制作 成爲簡樸化。而配設該控制期間於驅動期間的開始一方時， 因會藉由電阻値成爲低之梯形電阻電路來使各分割節點由所 賦予之電壓所驅動，因而可令由該分割節點的附加電容等所 決定之時間常數變爲小，使得可縮短其充電時間。再者，在 經過該控制時間後，可由第1及第2的高電阻用梯形電阻電路 來產生正確的基準電壓。由而，由於使用第1及第2之低電阻 梯形電阻電路，使得所增大的電流能抑制於最低限度，而可 成爲能倂立確保上述之充電時間及低消耗電力化。 又有關本發明的基準電壓產生電路，前述第1及第4之開 -13- (10) (10)200303006 關控制信號也可使用對於信號電極進行驅動控制的輸出促成 信號，和顯示掃描週期時序之閂鎖脈衝信號，及用於規定重 複實施由極性倒轉驅動方式所輸出之電壓的極性倒轉時序用 的極性倒轉信號，以及用於規定前述控制期間用的控制期間 指定信號來生成。 依據本發明，因構成爲由使用於信號驅動之輸出促成信 號和閂鎖脈衝信號及極性倒轉信號來生成第1〜第4的開關控 制信號，因而並不需要配設附加電路下，可成爲能抑制流於 梯形電阻電路的消耗電流。 又有關本發明之基準電壓產生電路，也可構成爲由對於 複數之信號電極作瑪單位的每一區段予以設定對應於各區段 的信號之顯示屏的顯示線路成爲顯示狀態或非顯示狀態用之 部分區段選擇資料，而在全部區段乃設定成非顯示狀態時， 由前述第1〜第4的開關控制信號來使前述第1〜第8之開關電路 和前述第1〜第4i的基準電壓輸出開關電路成爲斷路。 於本發明，將所賦予的信號電極數（目）作爲1個區段， 並在對於每一區段由部分區段選擇資料來進行設定部分顯示 區域及部分非顯示區域時，倘若對於信號電極不進行依據梯 度資料的驅動電壓之輸出時，就由第1〜第4的開關控制信號 來使各開關電路成爲斷路。亦即，由部分區段選擇資料來設 定全部區段成爲部分非顯示區域時，能以斷路各開關電路來 抑制流於梯形電阻電路的電流消耗。 又本發明係會產生用於依據梯度資料來生成實施了 r校 正的梯度値用之多値的基準電壓之基準電壓產生電路，包括 -14- (11) (11)200303006 有：第1低電阻梯形電阻電路，包括有具有串聯複數之電阻 電路於供予第1及第2的電源電壓之第1及第2的電源線間之第 1梯形電阻電路，及各插入於由構成前述第1梯形電阻電路的 各電阻電路形成電阻分割的第1〜第i(i爲2以上之整數）之分割 節點’和第1〜第i的基準電壓輸出節點之間的第1〜第i之基準 電壓輸出開關電路；第2低電阻用梯形電阻電路，包括有具 有串聯複數之電阻電路於前述第1及第2的電源線之間的第2 梯形電阻電路，由構成前述第2梯形電阻電路之各電阻電路 形成電阻分割的第（i+Ι)〜第2i之分割節點，和第1及第i的基 準電壓輸出節點之間之第（i+Ι)〜第2i的基準電壓輸出開關電 路；第1高電阻用梯形電阻電路；具有串聯之複數電阻電路 ，且較前述第1梯形電阻電路爲高電阻的第3梯形電阻電路， 及各插入於由構成前述第3梯形電阻電路的各電阻電路形成 電阻分割之第（2i+l)〜第3i的分割節點，和第1〜第i之基準電 壓輸出節點之間的第（2i+l)〜第3i之基準電壓輸出開關電路； 及第2高電阻梯形電阻電路，包括有具有串聯之複數電阻電 路於前述第1及第2的電源線之間，且較前述第2梯形電阻電 路爲高電阻的第4梯形電阻電路，及各插入於由構成前述第4 梯形電阻電路的各電阻電路形成電阻分割之第（3i+l)〜第4i的 分割節點，和第1及第i之基準電壓輸出節點之間的第（3i+l)〜 第4i之基準電壓輸出開關電路，而在由極性倒轉方式重複地 實施極性倒轉且以所賦予之極性倒轉週期來輸出於信號電極 的電壓時，前述第1〜第i的基準電壓輸出開關電路會在正極 性驅動期間之所賦予的控制期間予以成爲接通，而在負極性 -15- (12) (12)200303006 驅動期間之所賦予的控制期間予以成爲斷路，前述第（i+1卜 第2i之基準電壓輸出開關電路會在正極性驅動期間的所賦予 之控制期間予以成爲斷路，而在負極性驅動期間之所賦予的 控制期間則予以成爲接通，前述第（2i+l)〜第3i的基準電壓輸 出開關電路係在正極性驅動期間予以成爲接通，而在負極性 驅動期間則予以成爲斷路，前述第（3i+l)〜第4i的基準電壓輸 出開關電路係在正極性驅動期間予以成爲接通，而在負極性 驅動期間則予以形成斷路。 依據本發明因配合於極性倒轉驅動方式之極性倒轉週期 定時，且使用第1及第2之低電阻梯形電阻電路，及第1及第2 的高電阻用梯形電阻電路來產生基準電壓，就不需要實施成 交替地切換第1及第2之電源電壓，因而可由削減伴隨切換所 產生之各節點的充放點而可意圖削減消耗電流。再者，在各 驅動期間之所賦予的控制期間，以倂用第1及第2的低電阻梯 形電阻電路及第1及第2的高電阻用梯形電阻電路而可確保分 割節點之充電時間，因而在驅動期間，即使變爲短期間也可 因應於該狀況。亦即，在驅動期間，電流會朝總電阻爲低的 第1及第2之低電阻梯形電阻電路一方流動。而在配設該控制 期間於驅動期間的開時一方法，因會產由電阻値爲低之梯形 電阻電路來使各分割節點由所賦予之電壓所驅動，因而可縮 短其充電時間。再者，在經過該控制時間後，可由第1及第2 的高電阻梯形電阻電路來產生正確的基準電壓。由而，由於 使用第1及第2之低電阻用梯形電阻電路，而所增大的電流能 抑制於最低限度，因此，可形成爲能倂立確保上述之充電時 -16- (13) (13)200303006 間及低消耗電力化。 又有關本發明之顯示驅動電路，可包括有上述之任一所 記載之基準電壓產生電路，和從由前述基準電壓產生電路所 產生的多値之基準電壓以依據梯度資料選擇電壓的電壓選擇 電路，及使用由前述電壓選擇電路所選擇的電壓來驅動信號 電極之信號電極驅動電路。 依據本發明，可意圖以響應於所賦予之顯示特性進行r 校正來用於實現梯度顯示用的顯示驅動電路之低消耗電力化 〇 又有關本發明之顯示驅動電路可包括：在於複數信號電 極作爲單位之每一區段，予以保持用於設定對應於各區段之 信號電極的顯示屏之顯示線路成爲顯示狀態或非顯示狀態用 的部分區段選擇資料的部分區段選擇暫存器；依據前述部分 區段選擇資料來產生用於驅動所對應的信號電極用之基準電 壓之申請專利範圍第4或9項所記載之基準電壓產生電路；從 由前述基準電壓產生電路所產生的多値之基準電壓，以依據 梯度資料來選擇電壓的電壓選擇電路；及使用由前述電壓選 擇電路所選擇的電壓來驅動信號電極用之信號電極驅動電路 〇 依據本發明，對於能依每一區段來設定爲部分顯示區域 及部分非顯示區域的顯示驅動電路，可倂立以響應於所賦予 之顯示特性來進行T校正的梯度顯示及低消耗電力化。 又有關本發明之顯示裝置可包括：複數之信號電極；與 前述複數信號電極成交叉之複數掃描電極、及由前述複數信 -17- (14) (14)200303006 號電極和前述複數掃描電極所特定的圖素之（像素）；驅動前 述複數信號電極用之上述所記載的顯示驅動電路；及驅動前 述複數掃描電極用之掃描電極驅動電路。 依據本發明，可提供能倂立以響應於所賦予之顯示特性 來進行r校正的梯度顯示及低消耗電力化的顯示裝置。 又有關本發明之顯示裝置，可包括：包括有複數之信號 電極、與前述複數信號電極成交叉的複數掃描電極、及由前 述複數信號電極和前述複數掃描電極所特定的圖素之顯示屏 ;驅動前述複數信號電極用之上述所記載的顯示驅動電路； 及驅動前述複數掃描電極用的掃描電極驅動電路。 依據本發明，可提供能倂立以響應於所賦予之顯示特性 來進行r校正的梯度顯示及低消耗電力化之顯示裝置。 又本發明係會產生用於依據梯度資料來生成實施了 τ校 正的梯度値用之多値的基準電壓之基準電壓產生方法，當由 極性倒轉驅動方式來重複地實施以所賦予之極性倒轉週期所 輸出之電壓的極性倒轉時，會在正極性之驅動期間，予以成 電性連接用於輸出由串聯之複數電阻電路的各電阻電路形成 電阻分割之第1〜第i(i爲2以上的整數）之分割節點電壓作爲第 1〜第i的基準電壓用之第1梯形電阻電路兩端各個和供予第1 及第2之電源電壓的第1及第2的電源線，同時予以成電性切 斷用於輸出由串聯之複數電阻電路的各電阻電路形成電阻分 割之第（i+Ι)〜第2i之分割節點電壓作爲第1〜第i的基準電壓用 之第2梯形電阻電路和前述第1及第2的電源線，而在負極性 之驅動期間則予以成電性切斷前述第1梯形電阻電路和前述 -18- (15) (15)200303006 第1及第2的電源線，同時予以成電性連接前述第2梯形電阻 電路之兩端各個和前述第1及第2的電源線。 依據本發明，將對於連接於會供予第1及第2之電源電壓 的第1及第2之電源線間的正極性用梯形電阻電路及負極性用 梯形電阻電路，予以構成爲能成電性連接或切斷各兩端和第 1及第2之電源線，因此，以固定供予第1及第2的電源線之第 1及第2的電源電壓狀態下，且僅在各別產生基準電壓之期間 ，才控制成流電流於梯形電阻電路，由而可削減電流消耗。 又本發明係會產生用於依據梯度資料來生成實施了 T校 正的梯度値用之多値的基準電壓之基準電壓產生方法，當由 極性倒轉驅動方式來重複地實施以所賦予之極性倒轉週期所 輸出之電壓的極性倒轉時，會在正極性之驅動期間所賦序的 控制期間，予以成電性連接用於輸出由串聯之複數電阻電路 的各電阻電路形成電阻分割之第1〜第i(i爲2以上的整數）之分 割節點電壓作爲第1〜第1的基準電壓用之第1梯形電阻電路兩 端各個和供予第1及第2之電源電壓的第1及第2的電源線，同 時予以成電性切斷用於輸出由串聯之複數電阻電路的各電阻 電路形成電阻分割之第（i+Ι)〜第2i的分割節點電壓作爲第1〜 第i的基準電壓用之第2梯形電阻電路兩端各個和前述第1及 第2的電源線，在於經過正極性驅動期間之前述控制期間後 ，予以斷路前述第1梯形電阻電路兩端各個和前述第1及第2 j 之電源線，而在負極性驅動期間之所賦予的控制期間則予以 成電性連接前述第2梯形電阻電路之兩端各個的第1及第2的 電源線，同時予以成電性切斷前述第1梯形電阻電路之兩端 19- (16) (16)200303006 各個和前述第1及第2的電源線，且在經過負極性驅動期間之 前述控制期間後，予以成電性切斷前述第2梯形電阻電路的 兩端各個和前述第1及第2之電源線，而在正極性的驅動期間 ，將輸出由串聯之複數電阻電路的各電阻電路形成電阻分割 之第（2i+l)〜第3i的分割節點電壓作爲第1及第i之基準電壓， 且予以成電性連接較前述第1梯形電阻電路爲高電阻的第3梯 形電阻電路之兩端各個和前述第1及第2的電源線，同時輸出 由串聯之複數電阻電路之各電阻電路形成電阻分割的第 (3i+l)〜第4i的分割節點電壓作爲第1〜第i之基準電壓，且予 以成電性切斷前述第2梯形電阻電路爲高電阻的第4梯形電阻 電路之兩端各個和前述第1及第2的電源線，而在負極性之驅 動期間，予以成電性切斷第3梯形電阻電路的兩端各個和前 述第1及第2之電源線，同時予以成電性連接前述第4梯形電 阻電路的兩端各個和前述第1及第2之電源線。 依據本發明，因配合於極性倒轉驅動方式之極性倒轉週 期定時，且使用第1〜第4之梯形電阻電路來產生基準電壓， 就不需要實施成交替地切換第1及第2之電源電壓，因而可由 削減伴隨切替所產生之各節點的充放電而可意圖消減消耗電 流。再者，在各驅動期間之所賦予的控制期間，以倂用第1〜 第4之梯形電阻電路而可確保分割節點的充電時間，因而在 驅動期，即使變爲短期間也可因應於該狀況。亦即，在驅動 期間，電流會朝總電阻爲低的第1及第2之低電阻梯形電阻電 路一方流動。而配設該控制期間於驅動期間的開始一方時， 因會藉由電阻値爲低之梯形電阻電路來使各分割節點由所賦 -20- (17) (17)200303006 予之電壓所驅動，因而可縮短其充電時間。再者，在經過該 控制時間後，將由第3及第4之梯形電阻電路來產生正確的基 準電壓。由而，由於使用第1及第2之梯形電阻電路而增大的 電流能抑制於最低限度，使得可形成爲能倂立確保上述之充 電時間及低消耗電力化。 【實施方式】 以下，將使用圖式來詳細說明有關本發明之理想實施形 態。再者，以下將說明之實施形態，並不能以不正當地來限 定申請專利範圍所記載的本發明內容者。又以下所說明之結 構的全部，並非限定爲本發明所需要之構成要件。 本實施形態之基準電壓產生電路可作爲r (伽馬）校正電 路來使用。該r校正電路係包括於顯示驅動電路。而顯示驅 動電路可使用於由施加電壓來變化光學特性的電光學裝置， 例如使用於驅動液晶裝置。 在以下，雖會說明有關適用本實施形態之基準電壓產生 電路於液晶裝置的狀態，但並非僅限定於此而已，也可適用 於其他之顯示裝置。 1.顯示裝置 將在圖1顯示適用包括有本實施形態的基準電壓產生電 路之顯示驅動電路的顯示裝置結構之槪要。 顯示裝置（狹義爲電光學裝置，顯示裝置）10係可包括顯 示屏（狹義爲液晶屏）20。 -21 - (18) (18)200303006 顯示屏（顯示面板）2〇係形成於例玻璃基板上。在該玻璃 基板上，配置有朝Y方向排列複數且朝X方向展延之掃描電 極（閘極線）G^GWN爲2以上之自然數），及朝X方向排列複 數且朝Y方向展延的信號電極（源極線）Si 〜Sm(M爲2以上之自 然數）。又，對應於掃描電極Gn(lSnSN，η爲自然數） 和信號電極S m ( 1 $ m g Μ，m爲自然數）的交叉點來配設 圖素區域（圖素），且配置有薄膜電晶體（以下簡稱爲 TFT)22nmM該圖素（像素）區域。 TFT22nm之閘極（電極）係連接於掃描電極Gn。TFT22nm2 源極（電極）係連接於信號電極Sm。TFT22nm$汲極係連接於 液晶電容（廣義爲液晶元件）24nm之圖素電極26nm。 在液晶電容24nm，與成相對向於圖素電極26^的對向電 極28nm之間封入有液晶，而形成可響應於該等電極間的施加 電壓來變化圖素之透射率。在對向電極2 8nm，供有對向電極 電壓Vcom。 顯示裝置10可包括信號驅動IC30。而作爲信號驅動IC30 可使用本實施形態的顯示驅動電路。信號驅動IC30係依據圖 像資料來依序驅動顯示屏20之信號電極Gi〜GM。 顯示裝置10可包括掃描驅動IC32。掃描驅動IC32會在一 垂直掃描期間內，依序驅動顯示屏20的掃描電極G^Gn。 顯示裝置10可包括電源電路34。電源電路34會生成驅動 信號電極所需要之電壓來供予信號驅動IC30。又電源電路34 會生成驅動掃描電極所需要之電壓來供予掃描驅動IC32。再 者，電源電路34可生成對向電極電壓Vcom。 -22- (19) (19)200303006 顯示裝置10可包括共用電極驅動電路36。共用電極驅動 電路36係供予由電源電路34所生成之對向電極電壓V com， 並輸出該對向電極電壓Vcom至顯示屏20的對向電極。 顯示裝置10可包括信號控制電路38。控制電路38會依照 由未圖示之中央處理裝（以下簡稱爲CPU)等之主電腦所設定 的內容來控制信號驅動IC30，掃描驅動IC32，電源電路34。 例如，信號控制電路38會對於信號驅動IC30及掃描驅動IC32 進行供應設定動作模態，在內部所生成之垂直同步信號或水 平同步信號，而對電源電路則進行控制極性倒轉轉定時（時 序）。 再者，在圖1，雖以包括有電源電路34，共用電極驅動 電路36或信號控制電路38於顯示裝置10來構成，但也可構成 爲配設該等中之至少一個於顯示裝置1 0外部的構造。或也可 構成爲包含有主電腦於顯示裝置10。 又在圖1中，也可作成爲具有信號驅動IC30之功能的顯 示驅動電路，及具有掃描驅動IC32之功能的掃描電極驅動電 路中的至少1個予以形成於形成有顯示屏20之玻璃基板上。 在於如此結構的顯示裝置10，信號驅動IC30乃爲了進行 依據梯度資料之梯度顯示，形成爲會輸出對應於該梯度資料 之電壓於信號電極。信號驅動IC30因令輸出於信號電極的電 壓依據梯度資料來進行r校正，因此，信號驅動IC30包括有 會進行r校正的基準電壓產生電路（狹義爲r校正電極）。 一般，顯示屏20係隨著依據其構造或所使用之液晶材料 而具有相異之梯度特性。亦即，應施加於液晶的電壓和圖素 23- (20) (20)200303006 之透射率的關係並未成爲一定。爲此，爲了生成響應於梯度 資料所要施加於液晶的最適當的電壓，而由基準電壓產生電 壓來進行r校正。 爲使依據梯度資料所輸出之電壓成最適當化，在r校正 ’將會校正由梯形電阻所生成的多値之電壓。該時，會決 定構成梯形電阻的電阻電路之電阻比成爲可生成從顯示屏 20之製造廠家等所指定的電壓。
2.信號驅動1C 將在圖2顯示適用包括本實施形態之基準電壓產生電路 的顯示驅動電路之信號驅動IC30的功能方塊圖。 信號驅動IC30係包括有：輸入閂鎖電路40 ;移位暫存器 42 ;線路閂鎖電路44 ;閂鎖電路46 ;部分區段選捧暫存器4.8 ;基準電壓產生電路（狹義爲r校正電路）50 ; DAC(數位-類 比轉換器，廣義爲電壓選擇電路）52 ·,輸出控制電路54 ;電 壓輸出電路（廣義爲信號電極驅動電路）56。 輸入閂鎖電路40係依據定時信號CLK來閂鎖（鎖定）從圖1 所示之信號控制電路38所供予的例如由各爲6位元之RGB信 號所形成的梯度資料。定時信號CLK係從信號控制電路3 8供 應。 而在輸入閂鎖電路40所鎖定之梯度資料，將在移位暫存 器42，依據定時信號依序來移位。而在移位暫存器42依序移 位所輸入的梯度資料，會取入於線路閂鎖電路44。 而所取進於線路閂鎖電路44之梯度資料，將以閂鎖脈衝 -24- (21) (21)200303006 信號LP之定時（時序）來鎖定於閂鎖電路46。閂鎖脈衝LP係以 水平掃描週期時序來輸入。 部分區段選擇暫存器48會保持部分區段選擇資料。部分 區段選擇資料係由未圖示之主電腦藉由輸入閂鎖電路40來設 定。當信號驅動IC30所驅動的複數信號電極以例如24輸出（ 一圖素當由R，G，B之3點所形成時，爲8個圖素份量）作爲 一區段時，部分區段選擇資料係以區段單位來設定對應於信 號電極之顯示線成爲顯示狀態或非顯示狀態用的資料。 將在圖3A以模式顯示以區段單位來驅動信號電極用的 信號驅動IC30，而在圖3B顯示部分區段選擇暫存器48的槪要 〇 信號驅動IC30係如圖3A所示，以對應於驅動對象之顯 示屏的信號電極來朝長邊方向排列信號電極驅動電路。信號 電極驅動電路係包括於圖2所示之電壓輸出電路56。圖3B所 示之部分區段選擇暫存器48係使K輸出份量的信號電極驅動 電路以例如24輸出作爲一區段來保持用於成區段單位設定對 應於信號電極之顯示線路成爲顯示狀態或非顯示狀態用之部 分區段選擇資料。在此，信號電極驅動電路係分割成區段 B0〜Bj(j爲1以上之正整數），而部分區段選擇資料48，將從輸 入閂鎖電路40輸入對應於各區段之部分區段選擇資料 BLK0一PART〜BLKj_PART。當部分區段選擇資料BLKz一PART( 0$ j，z爲整數）爲例如「1」時，對應於區段Bz信號電極 的線路會設定成顯示狀態。而部分區段選擇資料BLKz_PART 爲例如「0」時，對應於區段Bz信號電極的顯示線路會設定 -25- (22) (22)200303006 成非顯示狀態。 信號驅動IC30會對於設定成顯示狀態之區段的信號電極 輸出對應於梯度資料之驅動電壓。又對於設定成非顯示狀態 之區段的信號電極會輸出例如所賦予之驅動電壓，但不會進 行對應於梯度資料的顯示。例如設定對應於區段B0〜BxO， Bxl〜Bj之信號電極的顯示線路予以設定成非顯示狀態，而設 定對應於區段BxO >〜Bx厂（xCT =x0+l，xl / =X1 + 1)之信號 電極的顯示線爲顯示狀態時，將設成部分非顯示區域58A、 5 8B和部分顯示區域60，而可對於顯示屏20進行如圖4所示之 縱（向）帶的部分顯示。 於圖2，基準電壓產生電路50，將以使用決定爲驅動對 象之顯示屏的梯度表現能成爲最適當化之梯形電阻的電阻比 來輸出在於在高電位側之電源電壓（第1電源電壓）V0( = VDD) 和低電位側之電源電壓（第2電源電壓）VSS之間予以電阻分割 的分割節點所產生的多値的V0〜VY(Y爲自然數）。 在圖5，將顯示說明T校正之原理用的圖。 在此，將以模式顯示表示對於液晶之施加電壓的圖素透 射率之變化的梯圖特性圖。倘若圖素之透射率以0%〜100%( 或100%〜0%)來表示時，一般在施加電壓於液晶的施加電壓 愈成爲小或愈成爲大，透射率的變化會成爲小。又在液晶之 施加電位爲中間附近的區域，透射率之變化會變爲大。 爲此，進行如與上述透射率變化相反之變化的r校正， 就可實現依據施加電壓來變化成線性的被τ校正之透射率。 因此，可生成會實現依據數位資料的梯度資料來形成爲最適 -26- (23) (23)200303006 當化透射率的基準電壓Vr。亦即，只要實現梯形電阻之電 阻比成爲能生成如此之基準電壓即可。 在圖2之基準電壓產生電路50所生成的多値之基準電壓 V0〜VY，將供予DAC52。 而D A C 5 2係依據從問鎖電路4 6所供應之梯度資料來選擇 多値的基準電壓V0〜VY中之任一電壓，並輸出至電壓輸出電 路（廣義爲信號電極驅動電路）56。 輸出控制電路係使用對於信號電極實施驅動控制用的輸 出促成信號 XOE ， 部分區段選擇資料 BLKO —PART〜BLKj_PART來進行電壓輸出路56的輸出控制。 而電壓輸出電路56，將依照由輸出控制電路54所實施之 控制而進行例如阻抗轉換，並驅動所對應之信號電極。 以如此，信號驅動IC30係對於每一信號電極，以使用依 據梯度資料從多値之基準電壓中所選擇的電壓而進行阻抗轉 換來輸出。 至於基準電壓產生電路50係成爲可依據輸出促成信號 XOE，表示水平掃描週期定時（廣義爲掃描週期定時）之閂鎖 脈衝信號LP，部分區段選擇資料BLK0_PART〜BLKj_PART中 之至少一個來控制流於梯形電阻的電流。由而，僅在進行 依據所產生之基準電壓的梯度顯示期間能成爲流電流於梯 形電阻，使得可意圖低消耗電力化。 接著，詳細說明，有關基準電壓產生電路50。 3.基準基準電壓產生電路 -27- (24) (24)200303006 將在圖6顯示基準電壓產生電路50之原理性結構。 基準電壓產生電路50係包括有成串聯之複數電阻電路的 梯形電阻電路70。用於構成梯形電阻電路70之各電阻電路 可由1個或複數之電阻元件來構成。又各電阻電路也可構成 爲連接例如1個或複數之電阻元件和1個或複數之開關元件成 爲串聯或並聯來使電阻値成爲可變。 由梯形電阻電路70之各電阻電路予以電阻分割的第1〜 第i(i爲2以上之整數）之分割節點ND!〜NDi的電壓，將作爲多 値之第1〜第i的基準電壓VI〜Vi來輸出於第1〜第i之基準電壓 輸出節點。而在DAC52，將供應第1〜第i的基準電壓VI〜Vi及 基準電壓V0，VY( = VSS” 基準電壓產生電路50包括有第1及第2的開關電路（SW1 ，SW2)72，74。第1開關電路72，將插入於梯形電阻電路70 一端和會供予高電位側之電源電壓（第1電源電壓）V0的第1電 源線之間。第2開關電路74，將插入於梯形電阻電路70另一 端和會供予低電位側之電源電壓（第2電源電壓）VSS的第2電 源線之間。而第1開關電路72係依據第1開關控制信號cut 1來 控制成通-斷（ON-OFF)。第2開關電路則依據第2開關控制信 號cnt2來控制成通-斷。如此之第1及第2的開關電路72、74可 由例如M0S電晶體來構成。第1及第2之開關控制信號cntl， cnt2可構成爲依據同一之所賦予的控制信號來生成，也可構 成爲作爲另外之控制信號來生成。 如此結構之基準電壓產生電路50係例如在使用從梯形 電阻電路70所輸出的第1〜第i之基準電壓VI〜Vi不驅動期間（ -28- (25) (25)200303006 依據第1〜第i之基準電壓所賦予的驅動期間），將由第1及第2 的開關控制信號（在於由同一開關控制信號來控制第1及第2 之開關電路72，74時，係第1或第2的開關控制信號）來控制 第1及第2之開關電路72，74成爲斷路，就可抑制流於梯形電 阻電路70的電流消耗。 3.1第1結構例 將在圖7顯示第1結構例的基準電壓產生電路之結構槪要 〇 第1結構例之基準電壓產生電路100係包括有梯形電阻 電路102。。梯形電阻電路102包括有成串聯之電阻電路（狹 義爲電阻元件）R。〜R!，而從以電阻電路電阻分割的第1〜 第i的第1〜第i之分割節點ND!〜NDi會輸出第1〜第i的基準電壓 Vi。 於圖7，將作爲供予顯示64(個）梯度所需要之基準電壓 V0〜V63至DAC。其中之基準電壓VI〜V62，將從基準電壓產 生電路100之梯形電阻電路102輸出。亦即，梯形電阻電路 102乃包括有串聯的電阻元件R〇〜R62，而從以電阻元件R。〜R62 電阻分割之分割節點ND^NDo輸出之第1〜第62的基準電壓 VI〜V62。再者，電阻元件R〇〜R62之電阻値係形成能實現例如 依照圖5所示之梯度特性所決定的電阻比。 第1開關電路（SW 1)104係插入於構成梯形電阻電路102的 電阻元件R。一端和第1電源線之間。第2開關電路（SW2)106係 插入於構成梯形電阻電路102的電阻元件r62—端和第2電源 -29- (26) (26)200303006 線之間。第1及第2的開關電路104、106係由開關控制信號 cnt所控制。在此，作爲當開關控制信號cnt之邏輯位準爲厂 L」時，會使第1及第2的開關電路104、106成爲斷路而使兩 端成電性之切斷，而在開關控制信號cnt的邏輯位準爲^ Η」 ，第1及第2之開關電路104、105會成爲接通而成電性連接兩 端。 開關控制信號cut係依據輸出促成信號ΧΟΕ，和閂鎖脈 衝信號LP ，及各區段之部分區段選擇資料 BLKCLPART 〜BLKj_PART所生成。 當輸出促成信號XOE爲邏輯位準「H」時，由輸出控制 電路54所控制之電壓輸出電路56會使對於信號電極的輸出成 爲高阻抗狀態。而在輸出促成信號XOE爲邏輯位準「L」時 ，由輸出控制電路54所控制之電壓輸出電路56，將輸出所賦 予之驅動電壓至信號電極。因此，輸出促成信號XOE爲邏輯 位準「H」時，並不會使用第1〜第62之基準電壓VI〜V62來驅 動。爲此，在該期間，以切斷會流於梯形電阻電路1〇2的電 流，就可實施r校正之梯度顯示的同時，可抑制流於梯形 電阻電路的電流成爲最低限度。 閂鎖脈衝信號LP係例如要規定一水平掃描週期定時用 之fg號’會隔者所賦予之水平掃描期間邏輯位準會成爲r Η 」的信號。信號驅動IC30係以該閂鎖脈衝信號LP的後緣（拖 後緣）爲基準來進fj驅動信號電極。因此，問鎖脈衝信號L p 之邏輯位準爲「H」時，並不會使用第1〜第62的基準電壓 VI〜V62來驅動。爲此，在該期間，以切斷會流於梯形電阻 -30- (27) (27)200303006 電路102的電流，就可實施r校正之梯度顯示的同時，可抑 制流於梯形電阻電路的電流成爲最低限度。 部分區段選擇資料BLK0_PART〜BLKj_PART係以所賦予 之信號電極數（目）作爲單位的一區段單位來用於設定對應於 該區段之信號電極的顯示線路成爲顯示狀態或非顯示狀態用 之資料。亦即，對應於設定成非顯示狀態區段的信號電極之 顯示線路係成爲非顯示區域，而該信號電極並不會使用第1〜 第62的基準電壓VI〜V62來驅動。由而，當由部分區段選擇 資料BLK0_PART〜BLKj_PART來設定對應於全部區段之信號 電極的顯示線路成爲非顯示狀態時[所有之 BLKO —PART〜BLKj_PART爲「〇」（邏輯位準爲「L」時]，以 切斷流於梯形電阻電路102的電流，就可進行了 r校正之梯 度顯示，同時可抑制流於梯形電阻電路的電流成爲最低限 度。 將在圖8顯示在第1結構例的基準電壓產生電路1 00之控 制時序（定時）的一例子。 在此，將顯示對應於用於倒轉由極性倒轉信號POL所規 定之液晶（廣義爲顯示元件）的施加電壓極性用之週期的控制 時序例。 如上述，可使用輸出促成信號XOE，閂鎖脈衝信號LP及 部分區段選擇資料BLK0_PART〜BLKj—PART來生成開關控制 信號cnt。而可依據p開關控制信號cnt來進行通-斷控制第1 及第i開關電路104、106。當思及信號驅動IC30乃以閂鎖脈 衝信號的後緣爲基準來驅動信號電極時，僅有在開關控制信 -31 - (28) (28)200303006 號c n t之邏輯位準爲「Η」的期間，會成爲流電流於梯形電 阻電路1 02，因此，可抑制消耗電流於最小限度。 3.2第2結構例 將在圖9顯示在第2結構例的基準電壓產生電路之結構槪 要。 但對於與第1結構例的基準電壓產生電路爲同一部分’ 將附上同一符號並適當地省略其說明。 在第2結構例之基準電壓產生電路1 20與第1結構例的基 準電壓產生電路100具有相異之處，係插入第1〜第i之基準電 壓輸出開關VSW1〜VSWi各個於第1〜第i的分割節點ND^NDi 及輸出第丨〜第i之基準電壓VI〜Vi用的第1〜第i之基準電壓輸 出節點VND^VNDi間之處。第1〜第i的基準電壓輸出開關 VSW1〜VSWi係由進行通-斷控制第1及第2之開關電路104， 106用的開關控制信號cnt(廣義爲第1或第2之開關控制信號） 來實施通-斷控制。 於圖9，將假定會供應顯示64梯度所需要之基準電壓 V0〜V63於DAC。其中之基準電壓VI〜V62，將會從基準電壓 產生電路的梯形電阻電路輸出。亦即，第2結構例之基準電 壓產生電路120與第1結構例的基準電壓產生電路1〇〇具有不 同之處，係插入有第1〜第62的基準電壓輸出開關 VSW1〜VSW62各個於第1〜第62之分割節點NDi〜ND62及輸出第 1〜第62的基準電壓VI〜V62用之基準電壓輸出節點 VND1〜VND2間之處。而第1〜第62的基準電壓輸出開關 -32- (29) (29)200303006 VSW1〜VSW62係由實施通-斷控制第1及第2之開關電路104 ’ 106用的開關控制信號cnt來進行通-斷控制。 例如思及在圖7所示之第1結構例，第卜第62的分割節點 ND!〜ND62之電壓形成爲本來的基準電壓VI〜V62之狀況下’ 第1及第2的開關電路104，106形成斷路之狀況。則該時’第 1〜第62的基準電壓輸出節點VND!〜VND62之電壓，將藉由構 成梯形電阻電路102的電阻元件R〇〜Rw流電流而產生變化。 因此，當第1及第2之開關電路104、106成爲接通時，就需要 充電直至再度成爲所期盼之基準電壓爲止。 爲此，以如圖9所示，予以配設第1〜第62的基準電壓輸 出開關VSW1〜VSW62時，當第1及第2之開關電路104，106成 爲斷路狀態，就可令第1〜第62的基準電壓輸出節點 ν·〜ν，2與第1〜第62之分割節點ND^NDw成電性分離（斷 路），使得可迴避如上述之現象。爲此，只要構成爲與實施 通-斷控制第1及第2的開關電路104，106同樣來實施通-斷控 制第1〜第62的基準電壓輸出開關VSW1〜VSW62就可達成其功 效0 3.3第3結構例 將適用基準電壓產生電路之信號驅動IC30會依據梯度資 料來驅動顯示屏20的信號電極。而在對應於顯示屏2〇之信號 電極和掃描電極的交叉點所配設之圖素（像素）區域，藉由 TFT來配設有液晶元件。又對於封入於該液晶元件的圖素電 極和對向電極之間的液晶，爲了防止劣化乃有需要以所賦予 -33- (30) (30)200303006 之時序來成交替地倒轉液晶的施加電壓極性。 因此，對於產生對應於梯度特性之基準電壓用的基準電 壓產生電路，在於進行每一極性倒轉時，也需要切換（轉換） 依據同一之梯度資料來輸出於信號電極的電壓。爲此，實施 有成交替地切換基準電壓產生電路之第1及第2之電源電壓。 然而，在進行每一極性倒轉時，因需要所賦予之基準電壓來 驅動電阻分割之各分割節點，以致會成爲頻繁地進行充放電 ，使得具有所謂會增大消耗電流的問題。 爲此，信號驅動IC30之基準電壓產生電路200乃具有正 極性用梯形電阻電路及負極性用梯形電阻電路。 將在圖10顯示第3結構例的基準電壓產生電路200之結構 槪要。 第3結構例的基準電壓產生電路200係具有正極性用梯形 電阻電路210及負極性用梯形電阻電路220。正極性用梯形電 阻電路210，將生成在極性倒轉信號POL之邏輯位準爲「H」 時的正極性之極性倒轉週期所使用的基準電壓V 1〜Vi。負極 性用梯形電阻電路220係生成在極性倒轉信號POL之邏輯位 準爲「L」時的負極性之極性倒轉週期所使用的基準電壓 VI〜Vi。而以配設如此之2個梯形電阻電路且依照所賦予之 極性倒轉時序來切換在各極性的基準電壓並予以輸出時，就 可產生對應於一般並不會成對稱特性之梯度特性的最適當之 基準電壓，同時也並不需要進行切換高電位側及低電位側的 電源電壓。 更具體地言時，正極性用梯形電阻電路21 0及負極性用 -34- (31) (31)200303006 梯形電阻電路220係各別形成與圖9所示之第2結構例的基準 電壓產生電路1 20大致同樣之結構。但各個開關電路，將成 爲以使用極性倒轉信號POL來實施通-斷控制。再者，高電 位側及低電位側之電源電壓（第1及第2的電源電壓）則無關於 液晶之施加電壓極性會成爲固定。 正極性用梯形電阻電路210具有各電阻電路以正極性用 的電阻所串聯之第1梯形電阻電路212。第1梯形電阻電路212 一端係藉由第1開關電路（SW1)2 14來與供應第1電源電壓的第 1電源線相連接。而第1梯形電阻電路212另一端則藉由第2開 關電路（SW2)21 6來與供應第2電源電壓的第2電源線相連接。 將插入第1〜第i之基準電壓輸出開關電路VSW卜VSWi於 由構成第1梯形電阻電路212的各電阻電路R〇〜Ri電阻分割之 第1〜第i的分割節點NDi〜NDi及第1〜第i之基準電壓輸出節點 VND^VNDi之間。 第1及第2的開關電路SW1，SW2和第1〜第i之基準電壓輸 出開關電路VSW1〜VSWi，將由開關控制信號cntll (廣義爲第 1開關信號）來實施通-斷控制。開關控制信號cntll係如圖9所 示由所生成之開關控制信號cnt及極性倒轉信號POL的邏輯乘 積運算來生成。亦即，第1及第2之開關電路SW1，SW2和第 1〜第i的基準電壓輸出開關電路VSW! 〜VSW!，當在極性倒轉 信號POL之邏輯位準爲「H」時，將依照開關控制信號cnt來 實施通-斷（0N-0FF)控制。 負極性用梯形電阻電路220具有各電阻電路以負極性用 的電阻所串聯之第2梯形電阻電路222。第2梯形電阻電路222 -35- (32) (32)200303006 一端係藉由第1電源線和第3開關電路（SW3)224來連接。第2 梯形電阻電路222另一端則藉由第2電源線和第4開關電路 (SW4)226來連接。 將插入第（i+Ι)〜第2i之基準電壓輸出開關電路 VSW(i+l)〜VSW2i於由構成第2梯形電阻電路222各電阻電路 R、，Ri + 1〜R2i電阻分割之第（i+Ι)〜第2i的分割節點NDi + 1〜ND2i 和第1〜第i之基準電壓輸出節點VNDi-VNDi之間。 第3及第4的開關電路SW3、SW4和第（i+Ι)〜第2i之基準電 壓輸出開關電路VSW(i+l)〜VSW2i，將由開關控制信號cntl2( 廣義爲第2開關控制信號來實施通-斷控制。開關控制信號 cntl 2係如圖9所示由所生成之開關控制信號cut及極性倒轉信 號POL的邏輯乘積運算來生成。亦即，第3第4之開關電路 SW3、SW4和第（i+Ι)〜第2i的基準電壓輸出開關電路 VSW(i+l)〜VSW2i，當在極性倒轉信號POL之邏輯位準爲「L 」時，將依照開關控制信號cnt來實施通-斷控制。 而由如此之2個梯形電阻電路所生成之第1〜第i的基準電 壓VI〜Vi及基準電壓VO、VY，將輸出至DAC。 接著，說明有關以使用由如此之基準電壓產生電路所生 成的多値基準電壓來驅動信號電極用之電路結構。 將在圖1 1顯示DAC52和電壓輸出電路56之具體性的結構 例。 在此，僅顯示每一輸出的結構而已。 DAC52可由ROM解碼電路來實現。DAC52係依據（q+l) 位元之梯度資料來選擇基準電壓V0、VY及第1〜第i的基準電 -36- (33) (33)200303006 壓V1〜Vi中之任一個而作爲選擇電壓Vs來輸出至電壓輸出電 路56 〇 而電壓輸出電路5 6係通常響應於設定爲驅動模態或部分 驅動模態中之任一模態而形成驅動所對應的信號電極。 首先，將說明有關DAC52，對於DAC52，將會輸入 (q+Ι)位元之梯度資料Dq〜D〇，及（q+Ι)位元的倒轉梯度資料 XDq〜XD〇 〇倒轉梯度資料XDq〜XD〇係倒轉梯度資料Dq〜D〇的 位元者。在此，將假定梯度資料及倒轉梯度資料XDq〜XD〇之 各個爲梯度資料及倒轉梯度資料的最上位位元者。 將在DAC52，依據梯度資料來選擇由基準電壓產生電路 所生成的多値基準電壓V0〜Vi，VY中之任何一個。 例如圖10所示之基準電壓產生電路200假設會產生基準 電壓V0〜V63者。又使用正極性用梯形電阻電路210所生成的 基準電壓，將作爲V0 >〜V63 —。更具體地言時，將第1及第 2之電源電壓作爲VO / ，V63 > ，而第1〜第i的分割節點 ND^NDi之電壓作爲VI/〜V62>。 再者，使用負極性用梯形電阻電路220所生成的電壓， 將作爲V63〃〜V63〃 。更具體地言時，第1及第2之電源電壓 作爲V63〃 ，V0〃 ，而第（i+Ι)〜第2i的分割節點NDi + 1〜ND2i之 電壓作爲V62〃〜Vl〃 。 亦就是具有如下之關係式。 VO W63" =V0.........(1) VI W62" =V1.........(2) (34) (34)200303006 V2，=V61 " =V2.........(3) V61 ^ =V2r/ =V61.........(4) V62 一 =V1=V62.........(5) V63 / =V0" =V63.........(6) 當在極性倒轉信號POL之邏輯位準爲「H」時，將假定 爲會對應於6(q = 5)位元之梯度資料D5〜Do「000010」（=2)來選 擇由正極性用梯形電阻電路210所生成之基準電壓V2 / ( = V2) 者。該時，在其次的極性倒轉時序（定時），極性倒轉信號 POL之邏輯位準爲「L」時，就使用倒轉梯度資料D5〜D〇的倒 轉梯度資料XD5~XD〇來選擇基準電壓。亦即，倒轉梯度資料 XD 5〜XD〇會成爲「111101」（ = 61)，而可選擇由負極性用梯形 電阻電路220所生成的基準電壓V61 〃 。因此，將在正極性 及負極性，可形成如（3)式所示，均可輸出第2之基準電壓V2 ，由而並不需要頻繁地重複基準電壓輸出節點的充放電。 而以如此地由DAC52所選擇之選擇電壓Vs，將會輸入於 電壓輸出電路56。 電壓輸出電路56乃包括有開關電路SWA〜SWD，及運算 放大器OPAMP。蓮算放大器OPAMP之輸出，將藉由開關電 路SWD來連接於信號電極輸出節點。而該信號電極輸出節點 係連接於運算放大器OPAMP的倒轉輸入端子。該信號電極 輸出節點且藉由開關電路SWC來連接於運算放大器OPAMP的 非倒轉輸入端子。又在該信號電極輸出節點，將藉由開關電 路SWB來連接倒轉極性倒轉信號P〇L用之反相電路的輸出。 -38- (35) (35)200303006 再者，該信號電極輸出節點乃藉由開關電路SWA來連接響應 於由極性倒轉信號POL所規定之驅動期間的極性所選擇之梯 度資料最上位位元用的信號線。 開關電路SWA係由開關控制信號ca來實施通-斷控制。 開關電路SWB係由開關控制信號cb來實施通-斷控制。開關 電路SWC係由開關控制信號cc來實施通-斷控制。開關電路 SWD係由開關控制信號Cd來實施通-斷控制。 如此之電壓輸出電路56係在通常驅動模態時，將依據選 擇電壓Vs且使用運算放大器〇P AMP來驅動信號電極。又電 壓輸出電路56會在部驅動模態時，以使用極性倒轉信號POL 來驅動，或使用梯度資料之最上位位元來進行8個顏色的顯 7|\ ° 將在圖12A顯示在上述各模態時開關電路SWA〜SWD之開 關狀態。而在圖12B係顯示開關控制信號ca〜cd的生成電路的 一例子。 通常在驅動模態時，會在運算放大器驅動期間，由運算 放大器〇PAMP來驅動信號電器輸出節點，而在電阻輸出驅 動期間則予以偏壓運算放大器OP AMP而由DAC52所輸出之選 擇電壓V s予以維持原狀來輸出。爲此，以維持開關電路成 斷路狀態下，會在運算放大器驅動期間，予以接通開關電路 SWD，斷路開關電路SWC，而在電阻輸出期間，予以斷路開 關電路SWD，接通開關電路SWC。 將在圖1 3顯75電壓輸出電路5 6的通常驅動模態之動作時 序的一例子。 -39- (36) (36)200303006 開關電路SWC、SWD，將由控制信號DrvCnt來控制。由 未圖示之控制信號產生電路所生成的控制信號DrvCnt會在由 閂鎖脈衝信號LP所規定之選擇期間（驅動期間）t的前半期間（ 驅動期間的開始所賦予期間）t 1及後半期間t2會使邏輯位準產 生變化。當在前半期間tl，控制信號DrvCnt之邏輯位準成爲 「L」時，會成爲開關電路SWD接通，而開關電路SWC成爲 斷路。又在後半期間t2，控制信號DrvCnt之邏輯位準成爲「 H」時，會成爲開關電路SWD斷路，開關電路SWC接通’因 此，將在選擇期間，於前半期間11可由連接電壓輸出（器）之 運算放大器OPAMP而阻抗轉換來驅動信號電極’而在後半 期間t2，將使用從DAC52所輸出之選擇電壓Vs來驅動信號電 極。 以如此地驅動時，將會在需要充電液晶電容或配線電容 的前半期間tl，會由具有高驅動能力之電壓輸出（器）連接之 運算放大器OPAMP來成高速地上升驅動電壓Vout，而在不需 要高驅動能力之後半期間t2，就可由DAC52來輸出驅動電壓 。因此，可抑制電流消耗爲大之運算放大器OPAMP的動作 期間於最小限度，而可意圖低消耗化之同時，可迴避所謂由 線路數量之增大而使選擇期間成爲短，致使充電期間不足夠 的情事。 因而，一圖素若由R、G、B信號所形成者時，可令一圖 素進行23之梯度表示。亦即，在部分顯示區域予以顯示所期 盼之動態圖像或靜態圖像之同時，將作爲其背景所設定的部 分非顯示區域的顯示彩色可成爲富於彩色之圖像顯示。 -40- (37) (37)200303006 再者，在於圖12A所示之部分驅動模態的POL驅動時， 以使用極性倒轉信號POL來施加對應於極性之電壓時，就可 進行黑色顯示或白色顯示。爲此，以維持開關電路SWC，
SWD成斷路下，予以接通開關電路SWB，斷路開關電路SWA 〇 該時，將在部分顯示區域，進行輸出所期盼之動態圖像 或靜態圖像之同時，進行其背景色顯示黑色或白色，以實現 可舒適觀看之圖像顯示。而且會成爲不會施加DC成分於非 顯示部分的液晶，使得可防止液晶產生劣化。 用於控制如此之電壓輸出電路56用的各種控制信號，可 由如圖12B所示的電路所形成。8色顯示模態信號8CM0D之 邏輯位準爲「H」時，將表示部分驅動模態的8色顯示。是 否要進行8色顯示，將例如由未圖示之主電腦來設定。在 POL驅動模態信號P0LM0D的邏輯位準爲「H」時，將表示部 分驅動模態的POL驅動。是否要進行POL驅動，將例如由未 圖示之主電腦來設定。 以如此，開關控制信號ca〜cd可使用各種信號8CM0D， P0LM0D，DrvCnt來生成。再者，當在對應於電壓輸出路56 所要驅動的信號電極的顯示線路屬於設定爲非顯示狀態之區 段時，才進行8色顯示或POL驅動，而在屬於設定爲顯示狀 態之區段時，會形成由對應於該區段Bz之部分區段選擇資 料BLKz-PART所遮蔽而進行通常驅動。 再者，電壓輸出電路56乃形成爲可由輸出促成信號X0E 來使其輸出成爲高阻抗狀態。因而，各種信號可由輸出促成 -41 - (38) (38)200303006 信號XOE所遮蔽。亦即，當輸出促成信號XOE之邏輯位準爲 「Η」時，開關控制信號ca〜cd會控制各控制對象的開關電路 成爲斷路。 再者，在第3結構例雖構成予以配設第1〜第4之開關電路 於第1及第2的梯形電阻電路212，222及第1及第2的電源線之 間，但也可構成爲省略該等的結構。該時，因會成爲不需要 由極性倒轉驅動來交替地切換第1及第2之電源電壓，因而並 不需要確保各分割節點的充電時間，使得可作成爲增大梯 形電阻電路之電阻値來使電流變爲小。 3.4第4結構例 第4結構例的基準電壓產生電路係對於各正極性及負極 性，更具備有總電阻爲高電阻及低電阻之梯形電阻電路。 將在圖14顯示第4結構例的基準電壓產生電路300之結構 槪要。 亦即，具有總電阻爲例如20k Ω，而用於液晶之施加電 壓爲正極性的正極性用低電阻梯形電阻電路（廣義爲第1低電 阻梯形電阻電路）3 10及總電阻爲同樣之例如201Ω，而用於液 晶之施加電壓爲負極性的負極性用低電阻梯形電阻電路（廣 義爲第2低電阻梯形電阻電路）320。又具有總電阻爲例如90 k Ω，而用於液晶之施加電壓爲正極性的正極性用高電阻梯 形電阻電路（廣義爲第1高電阻梯形電阻電路）330及總電阻爲 同樣之例如90k Ω，而用於液晶之施加電壓爲負極性的負極 性用高電阻梯形電阻電路（廣義爲第2高電阻梯形電阻電路 -42- (39) (39)200303006 )340。 正極性用低電阻梯形電阻電路3 1 0，正極性用高電阻梯 形電阻電路330係形成在圖10所示之正極性用梯形電阻電路 2 10爲同樣的結構。負極性用低電阻梯形電阻電路320，負極 性用高電阻梯形電阻電路340係形成與圖10所示之負極性用 梯形電阻電路爲同樣的結構。但各個開關電路係形成使用開 關控制信號cnt 11，cnt 12，及計數器（定時器）計數信號 (廣義爲控制期間指定信號）TL 1 ，TL 2來實施通-斷控制 。再者，無關於液晶之施加電壓極性，高電位側及低電位側 的電源電壓（第1及第2的電源電壓）則予以作成固定。 正極性用低電阻梯形電阻電路3 10係具有總電阻爲例如 2〇k Ω，且各電阻電路以正極性用電阻比來串聯之第1梯形電 阻電路312。第1梯形電阻電路312—端係藉由第1開關電路 (SW 1)3 14來與供應第1電源電壓的第1電源線連接。而第1梯 形電阻電路3 1 2另一端則藉由第2開關電路（SW2)3 1 6來與供應 第2電源電壓的第2電源線連接。 而插入第丨〜第i之基準電壓輸出開關電路VSW1〜VSWi於 由構成第1梯形電阻電路312用的各電阻電路R〇〜L實施電阻 分割之第1〜第i的分割節點ND^-NDi及第1〜第i的基準電壓輸 出節點VNDi〜VNDi之間。 第1及第2之開關電路SW1，SW2，第1〜第i的基準電壓輸 出開關電路VSW1〜VSW2係由開關控制信號cntPL(廣義爲第1 開關控制信號）來實施通-斷控制。開關控制信號cntPL係使 用如圖10所示來所生成之開關信號cnt 11及計數窃3十數遍 -43- (40) (40)200303006 TL1，TL2來生成。亦即，計數器計數信號TL1的邏輯位準爲 「H」，且計數器計數信號TL2之邏輯位準爲「L」時，將依 照開關控制信號cut 11來實施通-斷控制。 負極性用低電阻梯形電阻電路320係具有總電阻爲例如 20k Ω，且各電阻電路以負極性用電阻比來串聯之第2梯形電 阻電路322。第2梯形電阻電路322—端係藉由第3開關電路 (SW3)324來與供應第1電源電壓的第1電源線連接。而第2梯 形電阻電路322另一端則藉由開關電路（SW4)326來與供應第2 電源電壓的第2電源線連接。 而插入第（i+Ι)〜第2i之基準電壓輸出開關電路 VSW(i+l)〜VSW2i於由構成第2梯形電阻電路322用的各電阻 電路R〇> ，Ri + 1〜R2i實施電阻分割之第（i+Ι)〜第2i的分割節點 勵“〜仰^及第卜第册基準電壓輸出節點乂仙卜乂勵之間。 第3及第4之開關電路SW3，SW4，第（i+Ι)〜第2i的基準電
I 壓輸出開關電路VSW(i+l)〜VSW2i係由開關控制信號cntML( 廣義爲第2開關控制信號）來實施通-斷控制。開關控制信號 cntML係使用如圖10所示來所生成之開關控制信號cnt 12及 計數器計數信號TL1，TL2來生成。亦即，計數器計數信號 TL1的邏輯位準爲「H」，且計數器計數信號TL2之邏輯位準 爲「L」時，將依照開關控制信號cnt 12來實施通-斷控制。 正極性用高電阻梯形電阻電路330係具有總電阻爲例如 90kQ，且各電阻電路以正極性用電阻比來串聯之第3梯形電 阻電路332。第3梯形電阻電路3 3 2 —端係藉由第5開關電路 (SW5)3 34來與供應第1電源電壓的第1電源線連接。而第3梯 -44- (41) (41)200303006 形電阻電路3 32另一端則藉由開關電路（SW6) 336來與供應第2 電源電壓的第2電源線連接。 而插入第（2i+l)〜第3i之基準電壓輸出開關電路 VSW(2i+l)〜VSW3i於由構成第3梯形電阻電路332用的各電阻 電路R〇〃 ，+ 1〜實施電阻分割之第（2i+l)〜第3i的分割節 點ND2i + 1〜ND3i及第1〜第i的基準電壓輸出節點VND^VNDi之間 〇 第5及第6之開關電路SW5，SW6，第（2i+l)〜第3i的基準 電壓輸出開關電路VSW(2i+l)〜VSW3i係由開關控制信號 cntPH(廣義爲第3開關控制信號）來實施通-斷控制。開關控制 信號cntPH係使用如圖所示來所生成之開關控制信號cnt及計 數器計數信號TL1，TL2來生成。亦即，計數器計數信號TL1 的邏輯位準「L」，且計數器計數信號TL2之邏輯位準爲「Η 」時，將依照開關控制信號cntll來實施通-斷控制。 負極性用高電阻梯形電阻電路340係具有總電阻爲例如 90kQ，且各電阻電路以負極性用電阻比來串聯之第4梯形電 阻電路342。第4梯形電阻電路342 —端係藉由第7開關電路 (SW7)344來與供應第1電源電壓的第1電源線連接。而第4梯 形電阻電路342另一端則藉由開關電路（SW8)346來與供應第2 電源電壓的第2電源線連接。 而插入第（3i+l)〜第4i之基準電壓輸出開關電路 VSW(3i+l)〜VSW4i於由構成第4梯形電阻電路342用的各電阻 電路R， ，R3i + 1〜R4i實施電阻分割之第（3i+l)〜第4i的分割節 點ND3i + 1〜ND4i及第1〜第i的基準電壓輸出節點VND!〜VNDi之間 -45- (42) (42)200303006 第7及第8之開關電路SW7，SW8，第（3i+l)〜第4i的基準 電壓輸出開關電路VSW(3i+l)〜VSW4i係由開關控制信號 cntMH(廣義爲第4開關控制信號）來實施通-斷控制。開關控 制信號cntMH係使用如圖10所示來所生成之開關控制信號 cut 12及計數器計數信號TL1，TL2來生成。亦即，計數器計 數信號TL1的邏輯位準「L」，且計數器計數信號TL2之邏輯 位準爲「Η」時，將依照開關控制信號cnt 12來實施通-斷控 制。 將在圖15顯示圖14所示之基準電壓產生電路300的控制 時序（定時）之一例子。 在此係顯示對於第1基準電壓VI，以正極性進行極性倒 轉驅動的狀態時之控制時序。 包括有基準電壓產生電路300之信號驅動1C係以用於規 定水平掃描週期時序用的閂鎖脈衝信號LP後緣（拖後緣）爲基 準來開始驅動。而在該驅動期間，在基準電壓產生電路300 ，將使用正極性用高電阻梯形電阻電路330及負極性用高電 阻梯形電阻電路340。又在該驅動期之開始（初始）的控制期 間，也同時使用正極性用低電阻梯形電阻電路3 10及負極性 用低電阻梯形電阻電路320。亦即，在該控制期間內乃形成 使用著正極性用高電阻梯形電阻電路330，負極性用高電阻 梯形電阻電路340，正極性用低電阻梯形電阻電路3 10及負極 性用低電阻梯度電阻電路320。 以如此，在該控制期間，因電流會流於低電阻梯形電阻 -46- (43) (43)200303006 電路，因而並不需要控制高電阻梯形電阻電路。 又該控制期間係如圖1 5所7^由控制信號D r v C n t所規定。 亦即如圖13所示，形成由電壓輸出電路56來進行運算放大器 驅動後，將進行電阻輸出驅動。 以如此，在第4結構例係使用低電阻梯形電阻電路進行 運算放大器驅動後，才進行電阻輸出驅動，而後由高電阻梯 形電阻電路來生成基準電壓VI。以如此來進行時，雖在進 行運算放大器驅動後以高電阻梯形電阻電路來進行電阻輸出 驅動時，在於要使分割節點提高成第1基準電壓V 1也許會產 生無法確保充分的充電時間，但在進行運算放大器驅動後， 以進行由低電阻梯形電阻電路來進行電阻輸出驅動，就可確 保該充電時間。而再在其後，以使用高電阻梯形電阻電路來 產生基準電壓，就能使流於梯形電阻電路之電流成爲小，使 得可意圖低消耗電力化。 再者，在第4結構例，雖構成配設第1〜第8之開關電路 SW1〜SW8於第1〜第4的梯形電阻電路312，322，3 32，342和 第1及第2的電源線之間，但也可省略該結構。該時，因不需 要由極性倒轉驅動來成交替地切換第1及第2之電源電壓，因 而不需要確保各分割節點的充電時間，由而可增大梯形電阻 電路之電阻値而可令電流成爲小。 4.其他 以上，雖以具備使用TFT之液晶屏的液晶裝置爲例來說 明，但並不限定於該情形而已。也可構成爲令在基準電壓產 -47- (44) (44)200303006 生電路5〇所生成之基準電壓，由所賦予之電流轉換電路來轉 換成電流來供應於電流驅動型之元件。構成如此時，也可適 用於例如用於顯示驅動包括有以對應於由信號電極及掃描電 極所特定之圖素所配設的有機EL元件之有機EL屏（面板）用的 信號驅動1C。尤其在有機EL屏並不進行極性倒轉驅動時， 就可使用第1及第2的結構例之基準電壓產生電路。 將在圖1 6顯示在由如此之信號驅動1C所驅動的有機EL 屏之2個電晶體方式的圖素電路之一例子。 有機EL屏具有：驅動TFT800·;開關TFT810_ ;保持電 容器820_ ;及有機LED830_。驅動TFT80〇nm係由p型電晶體 所構成。 驅動TFT81〇nm和有機LED83〇nm係成串聯於電源線。 開關TFT810_係插入於驅動TFT80〇nm之閘極電極和信號 電極Sm之間。開關TFT81〇nn^9閘極電機係連接於掃描電極Gn 保持電路器82〇nm係插入於驅動TFT80〇nm之閘極電極和電 容線（路）之間。 於如此之有機EL元件，當驅動了掃描電極Gn而使開關 TFT81〇nm接通時，會寫入信號電極Sm之電壓於保持電容器 820_之同時，會施加於驅動TFT800_的閘極電極。而驅動 TFT800nm之閘極電壓Vs係由信號電極Sm的電壓而決定，使得 流於驅動TFT80〇nm之電流也會決定。驅動TFT80〇nm和有機 LED830nmH成串聯，因而流於驅動TFT80〇nn^9電流會形成維 持該狀態來流於有機LED830nn^電流。 -48- (45) (45)200303006 因此，由保持電容器820^來保持對應於信號電極^電 壓的閘極電壓Vgs，將在例如一圖框（幀）期間中，會流對應 於閘極電壓Vgs之電流於有機LED83〇nm，使得會在該圖框實 現持續發光的圖素。 將在圖17 A顯示在使用信號驅動1C所驅動之有機EL屏的 4個電晶體方式的圖素電路之一例子。而在圖17B顯示該圖 素電路的顯示控制時序之一例子。 甚至如此之狀態，有機EL屏也具有：驅動TFT90〇nm ;開 關TFT91〇nm;保持電容器920_;及有機LED93〇nm。 而與圖16所示之2個電晶體方式的圖素電路有相異之處 ，係以替代定電壓而構成爲藉由作爲開關元件的p型 TFT94〇nm來供應來自定電流源950_之定電流Idate給予圖素之 處，及藉由作爲開關元件的P型TFT96〇nm來連接保持電容器 920_及驅動TFT900nn^電源線之處。 於如此之有機EL元件，首先，由閘極電壓Vgp來斷路P 型TFT960_以切斷電源線，而由閘極電壓Vsel來接通p型 TFT94〇nm和開關TFT91〇nm ’而流來自疋電流源9 5 0 n m之疋電流 Idata於驅動 TFT900nni。 而直至流於驅動TFT900·之電流成爲穩定爲止之期間， 會在保持電容器920_對應於定電流Idata的電壓。 接著，由閘極電壓Vsel來斷路p型TFT94〇nm和開關 TFT91〇nm，且由閘極電壓Vgp來接通p型TFT960-，以令電源 線和驅動TFT90〇nm及有機LED93〇nm成電性連接。該時，由保 持於保持電容器920^之電壓來供應與定電流Idata大致同等 -49 - (46) (46)200303006 ，或對應於其之大小的電流至有機LED930_。 在於如此之有機EL元件，可構成爲例如掃描電極作胃 要施加閘極電壓Vsel用之電極，而信號電極作爲資料線（路） 〇 有機LED可作成爲配設發光層於透明陽極（ITO)上部， 且再在該上部配設金屬陰極，也可作成爲在金屬陽極上部予 以配設發光層，光透射性陰極、透明密封（保護）層，亦即， 不會限定於該元件構造而已者。 因以如上述來構成用於顯示驅動包括有以上所說明之有 機EL元件的有機EL屏用的信號驅動1C，因而對於有機EL屏 可提供一種成廣汎地被使用的信號驅動1C。 再者，本發明並非僅限定於上述實施形態而已，只要在 於本發明的要旨範圍內可實施種種之變形實施形態。例如， 也可適用於電漿顯示裝置。 再者，本發明並非限定於上述實施形態的電阻電路及開 關電路之結構者。作爲電阻電路可串聯或並聯一個或複數個 的電阻元件來構成。或也可構爲以串聯或並聯電阻元件一個 或複數個之開關電路來構成電阻値爲可變。又作爲開關電路 可由例如MOS電晶體所構成。 【圖式簡單說明】 圖1係顯示適用包括有基準電壓產生電路之顯示驅動電 路之顯示裝置槪要結構的結構圖。 圖2係適用包括有基準電壓產生電路之顯示驅動電路的 -50- (47) (47)200303006 信號驅動1C之功能方塊圖。 圖3 A係以區段單位來驅動信號電極之信號驅動1C的模 式圖。圖3B係顯示部分區域選擇暫存器之槪要的說明圖。 圖4係以模式顯示縱向帶部分顯之說明圖。 圖5係用於說明r (伽馬）校正原理用之說明圖。 圖6係顯示基準電壓產生電路的原理性結構之結構圖。 圖7係顯示在第1結構例之基準電壓產生電路的結構槪要 之結構圖。 圖8係顯示第1結構例的基準電壓產生電路之控制時序的 一例子之時序圖。 圖9係顯示在第2結構例之基準電壓產生電路的結構槪要 之結構圖。 圖10係顯示在第3結構例之基準電壓產生電路的結構槪 要之結構圖。 圖11係顯示DAC和電壓輸出電路的具體性結構例之結構 圖。 圖1 2係顯示在各模態下之開關電路的開關狀態之說明圖 ，圖1 2B係顯示開關控制信號之生成電路的一例子之電路圖 〇 圖1 3係顯示在電壓輸出電路之通常驅動模態的動作時序 之一例子的時序圖。 圖14係顯示在第4結構例之基準電壓產生電路的結構槪 要之結構圖。 圖1 5係顯示在第4結構例之基準電壓產生電路之控制時 -51 - (48) (48)200303006 序的一例子之時序圖。 圖16係顯示在有機EL屏之2個電晶體方式的圖素電路之 一例子的結構圖。 圖17 A係顯示在有機EL屏的4個電晶體方式之圖素電路 的電路結構圖。圖17B係顯示圖素電路之顯示控制時序的一 例子之時序圖。 主要元件對照 10 顯示裝置 20 顯示屏（顯示面板） 22mm TFT 24nm 液晶容量 2 6 n m 圖素電極 2 8 Π m 對向電極 30 信號驅動1C 32 掃描驅動1C 34 電源電壓 36 共用電極驅動電路 38 信號控制電路 40 輸入閂鎖（鎖定）電路 42 移位暫存器 44 線（路）閂鎖電路 46 閂鎖電路 48 部分區段選擇暫存器 -52- (49)200303006 50 ， 100 ， 120 ， 200，300 基準電壓產生電路 52 DAC(電壓選擇電路） 54 輸出控制電路 56 電壓輸出電路 58A ， 58B 部分非顯不區域 60 部分顯示區域 70 ， 102 梯形電阻電路 72 ， 104 ， 214 ， 314 第1開關電路（SW1) 74 ， 106 ， 216 ， 316 第2開關電路（SW2) 210 正極性用梯形電阻電路 212 ， 312 第1梯形電阻電路 220 負極性用梯形電阻電路 222 ， 322 第2梯形電阻電路 224 ， 324 第3開關電路（SW3) 226 ， 326 第4開關電路（SW4) 310 正極性用低電阻梯形電阻電路（第 1低電阻梯形電阻電路） 320 負極性用低電阻梯形電阻電路（第 2低電阻梯形電阻電路） 330 正極性用高電阻梯形電阻電路（第 1尚電阻梯形電阻電路） 332 第3梯形電阻電路 334 第5開關電路（SW5) 336 第6開關電路（SW6) -53- (50)200303006 340 342 344 346 B0 〜Bj BLKO_PART 〜BLKj_PART N D i〜N D 4丨 VND^VNDi VSW1 〜VSW(4i) 負極性用高電阻梯形電阻電路（第 2高電阻梯形電阻電路） 第4梯形電阻電路 第7開關電路（SW7) 第8開關電路（SW8) 區段 部分區段選擇資料 第1〜第4i的分割節點 第1〜第i的基準電壓輸出節點 第1〜第i的基準電壓輸出開關電路
-54-

Claims (1)

  1. (1) (1)200303006 拾、申請專利範圍 1· 一種基準電壓產生電路，係會產生用於生成依據梯度 資料實施r (伽馬）校正之梯度値用的多値之基準電壓的基準 產生電路，其特徵爲：包括有， 正極性用梯形電阻電路，包括有：串聯複數之電阻電路 ;插入於供予第1電源電壓之第1電源線和前述第1梯形電阻 電路一端之間的第1開關電路；插入於供予第2電源電壓之第 2電源線和前述第1梯形電阻電路另一端之間的第2開關電路 ;及各插入於由構成前述第1梯形電阻電路之各電阻電路形 成電阻分割的第1〜第i(i爲2以上之整數）之分割節點，和第1〜 第i的基準電壓輸出節點之間的第1〜第i的基準電壓輸出開關 電路之正極性用梯形電阻電路；及 負極性用梯形電阻電路，包括有：串聯複數之電阻電路 的第2梯形電阻電路；插入於前述第1電源線和前述第2梯形 電阻電路一端之間的第3開關電路；插入於前述第2電源線和 前述第2梯形電阻電路另一端之間的第4開關電路；及各插入 於由構成前述第2梯形電阻電路之各電阻電路形成電阻分括 的第（i+Ι)〜第2i之分割節點，和第1〜第i的基準電壓輸出節點 之間的第（i+Ι)〜第2i的基準電壓輸出開關電路’ 而前述第1及第2之開關電路及卽述弟1〜弟i的基準電壓 輸出開關電路係依據第1開關控制信號來控制’前述第3及第 4之開關電路及前述第（i+Ι)〜第2i的基準電壓輸出開關電路則 依據第2開關控制信號來控制。 2.如申請專利範圍第1項之基準電壓產生電路，其中當 -55- (2) (2)200303006 由極性倒轉驅動方式以所賦予（所定）之極性倒轉週期重複進 行所要輸出之電壓的極性倒轉時’也可構成爲前述第1及第2 之開關電路和前述第1〜第i的基準電壓輸出開關電路可由前 述第1開關控制信號來作成在於正極性驅動期間成爲接通， 而在負極性之驅動期間則成爲斷路，至於前述第3及第4的開 關電路和前述第（i+Ι)〜第2i之基準電壓輸出開關電路則由前 述第2開關控制信號來控制成在於正極性驅動期間成爲斷路 ，而在負極性之驅動期間則成爲接通。 3. 如申請專利範圍第2項之基準電壓產生電路，其中前 述第1及第2的開關控制信號係以使用對於信號電極進行驅動 控制之輸出促成（enable)信號，和顯示掃描週期時序（定時） 的閂鎖脈衝信號，及用於規定要重複地實施極性倒轉之由極 性倒轉驅動方式所輸出電壓的時序用之極性倒轉信號來生成 〇 4. 如申請專利範圍第第1項之基準電壓產生電路，其中 當由用於對於以複數信號電極作爲單位之每一區段（block) 予以設定對應於各區段的信號電極之顯示屏的顯示線路成爲 顯示狀態或非顯示狀態用之部分區段選擇資料來設定全部區 段爲非顯示狀態時，將由前述第1及第2的開關控制信號來使 前述第1〜第4之開關電路及前述第1〜第2i的基準電壓輸出開 關電路成爲斷路。 5 . —種基準電壓產生電路，係會產生用於依據梯度資料 來生成實施了 r校正之梯度値用的多値基準電壓的基準電壓 產生電路，其特徵爲：包括有： -56- (3) (3)200303006 正極性用梯形電阻電路，包括有具有串聯複數之電阻電 路於供予第1及第2的電源電壓用的第1及第2之電源線之間的 第1梯形電阻電路，及各插入於由構成前述第1梯形電阻電路 的各電阻電路形成電阻分割的第1〜第i(i爲2以上之整數之分 割節點，和第1及第i的基準電壓輸出節點之間的第1〜第i的 基準電壓輸出開關電路；及 負極性用梯形電阻電路，包括有具有串聯複數之電阻電 路於前述第1及第2的電源線之間的第2梯形電路，及各插入 於由構成前述第2梯形電阻電路的各電阻電路形成電阻分割 的第（i+Ι)〜第2i之基準電壓輸出開關電路， 而在由極性倒轉驅動方式予以重複地實施極性倒轉以所 賦予（所定）的極性倒轉週期來輸出電壓時，前述第1〜第i的 基準電壓輸出開關電路會在正極性驅動期間成爲接通，而在 負極性驅動期間會成爲斷路，至於前述第（i+Ι)〜第2i的基準 電壓輸出開關電路則在正極性驅動期間會成爲斷路，而在負 極性驅動期間會成爲接通。 6.—種基準電壓產生電路，係會產生用於依據梯度資料 來生成實施了 r校正之梯度値用的多値之基準電壓的基準電 壓產生電路，其特徵爲：包括有： 第1低電阻梯形電阻電路，包括有串聯複數之電阻電路 的第1梯形電阻電路，和插入於供予第1電源電壓之第1電源 線和前述第1梯形電阻電路一端之間的第1開關電路’及插入 於供予第2電源電壓之第2電源線和前述第1梯形電阻電路另 一端之間的第2開關電路，以及各插入於由構成前述第1梯形 -57- (4) (4)200303006 電阻電路之各電阻電路形成電阻分割的第1〜第i(i爲2以上的 整數）之分割節點，和第1〜第i之基準電壓輸出開關電路； 第2低電阻梯形電阻電路，包括有串聯複數之電阻電路 的第2梯形電阻電路，和插入於前述第1電源線和前述第2梯 形電阻電路一端之間的第3開關電路，及插入於前述第2電源 線和前述第2梯形電阻電路之間的第4開關電路；以及各插入 於由構成前述第2梯形電阻電路之各電阻電路形成電阻分割 的第（i+Ι)〜第2i之分割節點，和第1〜第i的基準電壓輸出節點 之間的第（i+Ι)〜第2i之基準電壓輸出開關電路； 第1高電阻梯形電阻電路，包括有具有串聯之複數之電 阻電路，且較前述第1梯形電阻電路爲高電阻的第3梯形電阻 電路，和插入於前述第1電源線和前述第3梯形電阻電路一端 之間的第5開關電路，及插入於前述第2電源線和前述第3梯 形電阻電路另一端之間的第6開關電路，以及各插入於由構 成前述第3梯形電阻電路的各電阻電路形成電阻分割之第 (2i+l)〜第3i的分割節點，和於第1〜第i之基準電壓輸出節點 之間的第（2i+l)〜第3i之基準電壓輸出開關電路；及 第2高電阻梯形電阻電路，包括有具有串聯之複數電阻 電路，且較前述第2梯形電阻電路爲高電阻的第4梯形電阻電 路，和插入於前述第1電源線和前述第4梯形電阻電路一端之 間的第7開關電路，及插入於前述第2電源線和前述第4梯形 電阻電路另一端之間的第8開關電路，以及各插入於由構成 前述第4梯形電阻電路的各電阻電路形成電阻分割之第 (3i+l)〜第4i的分割節點，和第1〜第i之基準電壓輸出節點之 -58- (5) (5)200303006 間的第（3i+l)〜第4i之基準電壓輸出開關電路， 而前述第1〜第i之開關電路和前述第1〜第i的基準電壓輸 出開關電路係依據第1開關控制信號來控制，前述第3及第4 之開關電路和前述第（i+ 1)〜第2i的基準電壓輸出開關電路係 依據第2開關控制信號來控制，前述5及第6之開關電路和前 述第（2i+l)〜第3i的基準電壓輸出開關電路係依據第3開關控 制信號來控制，至於前述第7及第8之開關電路和前述（3i+l)〜 第4i的基準電壓輸出開關電路則依據第4開關控制信號來控 7.如申請專利範圍第6項之基準電壓產生電路，其中當 由極性倒轉驅動方式來重複地實施以所賦予之極性倒轉週期 所輸出之電壓的極性倒轉時，前述第1及第2之開關電路和前 述第1〜第i的基準電壓輸出開關電路係由前述第1開關控制信 號來在正極性驅動期間之所賦予的控制期間予以成爲接通， 而在負極性驅動期間之所賦予的控制期間則予以成爲斷路， 前述第3及第4之開關電路和前述第（i+Ι)〜第2i的基準電壓輸 出開關電路係由前述第2開關控制信號來在正極性驅動期間 之所賦予的控制期間予以成爲斷路，而在負極性驅動期間之 所賦予的控制期間則予以成爲接通，前述第5及第6之開關電 路和前述第（2i+l)〜第3i的基準電壓輸出開關電路係由前述第 i 3開關控制信號來在正極性驅動期間予以成爲接通，而在負 極性驅動期間予以成爲斷路，前述第7及第8之開關電路和前 述第（3i+l)〜第4i基準電壓輸出開關電路係由前述第4開關控 制信號來在正極性驅動期間予以成爲接通，而在負極性驅動 -59- (6) (6)200303006 期間則予以成爲斷路。 8·如申請專利範圍第7項之基準電壓產生電路，其中前 述第1〜第4的開關控制信號使用對於信號電極進行驅動控制 的輸出促成信號，和顯示掃描週期時序之閂鎖脈衝信號，及 用於規定重複實施由極性倒轉運動方式所輸出之電壓的極性 倒轉時序用的極性倒轉信號，以及用於規定前述控制期間用 的控制期間指定信號來實施。 9. 如申請專利範圍第6項之基準電壓產生電路，其中由 對於複數之信號電極作爲單位的每一區段予以設定對應於各 區段的信號之顯示屏的顯示線路成爲顯示狀態或非顯示狀態 用之部分區段選擇資料，而在全部區段乃設定成爲非顯示狀 態時，由前述第1〜第4的開關控制信號來使前述第1〜第8之開 關電路及前述第1〜第4i的基準電壓輸出開關電路成爲斷路。 10. —種基準電壓產生電路，係會產生用於生成依據梯 度資料來生成實施校正之梯度値用之多値的基準電壓之 基準電壓產生電路，其特徵有：包括有： 第1低電阻梯形電阻電路，包括有具有串聯複數之電阻 電路於供予第1及第2的電源電壓用之第1及第2的電源線間之 第1梯形電阻電路，及各插入於由構成前述第1梯形電阻電路 的各電阻電路形成電阻分割的第1〜第i(i爲2以上之整數）之分 割節點，和第1〜第i的基準電壓輸出節點之間的第1〜第i之基 準電壓輸出開關電路； 第2低電阻梯形電阻電路，包括有具有串聯複數之電 阻電路於前述第1及第2的電源線間的第2梯形電阻電路’由 60- (7) (7)200303006 構成前述第2梯形電阻電路之各電阻電路形成電阻分割的第 (i+Ι)〜第2i之分割節點，和第1〜第i的基準電壓輸出節點之間 的第（i+Ι)〜第2i的基準電壓輸出開關電路； 第1高電阻梯形電阻電路，包括有具有串聯之複數之電 阻電路，且較前述第1梯形電阻電路爲高電阻的第3梯形電阻 電路，以及各插入於由構成前述第3梯形電阻電路的各電阻 電路形成電阻分割之第（2i+l)〜第3i的分割節點，和於第1〜第 i之基準電壓輸出節點之間的第（2i+l)〜第3i之基準電壓輸出 開關電路；及 第2高電阻梯形電阻電路，包括有具有串聯之複數電阻 電路於前述第1及第2的電源線之間，且較前述第2梯形電阻 電路爲高電阻的第4梯形電阻電路，及各插入於由構成前述 第4梯形電阻電路的各電阻電路形成電阻分割之第（3i+l)〜第 4i的分割節點，和第1〜第i之基準電壓輸出節點之間的第 (3i+l)〜第4i之基準電壓輸出開關電路， 而在由極性倒轉方式重複地實施極性倒轉且以所賦予之 極性倒轉週期來輸出於信號電極的電壓時，前述第1〜第i的 基準電壓輸出開關電路會在正極性驅動期間間之所賦予的控 制期間予以成爲接通，而在負極性驅動期間之所賦予的控制 期間予以成爲斷路，前述第（i+Ι)〜第2i之基準電壓輸出開關 電路會在正極性驅動期間的所賦予之控制期間予以成爲斷路 ，而在負極性驅動期間之所賦予的控制期間則予以成爲接通 ，前述第（2i+l)〜第3i的基準電壓輸出開關電路係在正極性驅 動期間予以成爲接通，而在負極性驅動期間則予以成爲斷路 -61 - (8) (8)200303006 ’前述第（3i+l)〜第4i的基準電壓輸出開關電路係在正極性驅 動期間予以成爲接通，而在負極性驅動期間則予以形成斷路 〇 11. 一種顯示驅動電路，其特徵爲包括有：如申請專利 範圍第1項所記載之基準電壓產生電路；從由前述基準電壓 產生電路所產生的多値之基準電壓以依據梯度資料來選擇電 壓的電壓選擇電路；及使用由前述電壓選擇電路所選擇的電 壓來驅動信號電極之信號電極驅動電路。 12·—種顯示驅動電路，其特徵爲包括有：如申請專利 範圍第5項所記載之基準電壓產生電路，·從由前述基準電壓 產生電路所產生的多値之基準電壓以依據梯度資料選擇電壓 的電壓選擇電路；及使用由前述電壓選擇電路所選擇的電壓 來驅動信號電極之信號電極驅動電路。 1 3 · —種顯示驅動電路，其特徵爲包括有：如申請專利 範圍第6項所記載之基準電壓產生電路；從由前述基準電壓 產生電路所產生的多値之基準電壓以依據梯度資料來選擇電 壓的電壓選擇電路；及使用由前述電壓選擇電路所選擇的電 壓來驅動信號電極用之信號電極驅動電路。 14· 一種顯示驅動電路，其特徵爲包括有：如申請專利 範圍第10項所記載之基準電壓產生電路；從由前述基準電壓 產生電路所產生的多値之基準電壓以依據梯度資料選擇電壓 的電壓選擇電路，及使用由前述電壓選擇電路所選擇的電壓 來驅動信號電極之信號電極驅動電路。 15·—種顯示驅動電路，其特徵爲包括有··在於複數信 -62- 200303006 Ο) 號電極作爲單位之每一區段，予以保持用於設定對應於各區 段之信號電極的顯示屏之顯示線路成爲顯示狀態或非顯示狀 態用的部分區段選擇資料之部分區段選擇暫存器；依據前述 部分區段選擇資料來產生用於驅動所對應的信號電極用之基 準電壓之如申請專利範圍第4項所記載之基準電壓產生電路 ;從由前述基準電壓產生電路所產生的多値之基準電壓，以 依據梯度資料來選擇電壓的電壓選擇電路；及使用由前述電 壓選擇電路所選擇的電壓來驅動信號電極用之信號電極驅動 電路。 16. —種顯示裝置，其特徵爲包括有：複數之信號電極 ;與前述複數信號電極成交叉之複數掃描電極、及由前述複 數信號電極和前述複數掃描電極所特定的圖素（像素）；驅動 前述複數信號電極用之如申請專利範圍第11項所記載的顯示 驅動電路；及驅動前述複數掃描電極用之掃描電極驅動電路 〇 17. —種顯示裝置，其特徵爲包括有：包括複數之信號 電極和與前述複數信號電極成交叉之複數掃描電極及由前述 複數信號電極和前述複數掃描電極所特定的圖素之顯示屏； 用於驅動前述複數信號電極用的如申請專利範圍第1 1項所記 載之顯示驅動電路；及用於驅動前述複數掃描電極用的掃描 電極驅動電路。 18. —種基準電壓產生方法，係會產生用於依據梯度資 料來生成實施了 r校正的梯度値用之多値的基準電壓之基準 電壓產生方法，其特徵爲： -63- (10) (10)200303006 當由極性倒轉驅動方式來重複地實施以所賦予之極性倒 轉週期所輸出之電壓的極性倒轉時，會在正極性之驅動期間 ，予以成電性連接用於輸出由串聯之複數電阻電路的各電阻 電路形成電阻分割之第1〜第i(i爲2以上的整數）之分割節點電 壓作爲第丨〜第i的基準電壓用之第1梯形電阻電路兩端各個和 供予第1及第2之電源電壓的第1及第2的電源線，同時予以成 電性切斷用於輸出由串聯之複數電阻電路的各電阻電路形成 電阻分割之第（i+Ι)〜第2i之分割節點電壓作爲第1〜第i的基準 電壓用之第2梯形電阻電路和前述第1及第2的電源線，而在 負極性之驅動期間則予以成電性切斷前述第1梯形電阻電路 和前述第1及第2的電源線，同時予以成電性連接前述第2梯 形電阻電路之兩端各個和前述第1及第2的電源線。 19. 一種基準電壓產生方法，係會產生用於依據梯度資 料來生成實施了 r校正的梯度値用之多値的基準電壓之基準 電壓產生方法，其特徵爲： 當由極性倒轉驅動方式來重複地實施以所賦予之極性倒 轉週期所輸出之電壓的極性倒轉時，會在正極性之驅動期間 ，所賦予的控制期間，予以成電性連接用於輸出由串聯之複 數電阻電路的各電阻電路形成電阻分割之第1〜第i(i爲2以上 的整數）之分割節點電壓作爲第1〜第i的基準電壓用之第1梯 形電阻電路兩端各個和供予第1及第2之電源電壓的第1及第2 的電源線，同時予以成電性切斷用於輸出由串聯之複數電阻 電路的各電阻電路形成電阻分割之第（i+Ι)〜第2i之分割節點 電壓作爲第1〜第i的基準電壓用之第2梯形電阻電路兩端各個 -64- (11) (11)200303006 和前述第1及第2的電源線，在於經過正極性驅動期間之前述 控制期間後，予以斷路前述第1梯形電阻電路兩端各個和前 述第1及第2之電源線，而在負極性之驅動期間之所賦予的控 制期間則予以成電性連接前述第2梯形電阻電路之兩端各個 和前述第1及第2的電源線，同時予以成電性切斷前述第1梯 形電阻電路之兩端各個和前述第1及第2的電源線，且在經過 負極性驅動期間之前述控制期間後，予以成電性切斷前述第 2梯形電阻電路的兩端各個和前述第1及第2之電源線，而在 正極性的驅動期間，將輸出由串聯之複數電阻電路的各電阻 電路形成電阻分割之第（2i+l)〜第3i的分割節點電壓作爲第1 及第i之基準電壓，且予以成電性連接較前述第1梯形電阻電 路爲高電阻的第3梯形電阻電路之兩端各個和前述第1及第2 的電源線，同時輸出由串聯之複數電阻電路之各電阻電路形 成電阻分割的第（3i+l)〜第4i的分割節點電壓作爲第1〜第i之 基準電壓，且予以成電性切斷前述第2梯形電阻電路爲高電 阻的第4梯形電阻電路兩端各個和前述第1及第2的電源線， 而在負極性之驅動期間，予以成電性切斷第3梯形電阻電路 的兩端各個和前述第1及第2之電源線，同時予以成電性連接 前述第4梯形電阻電路的兩端各個和前述第丨及第2之電源線 -65-
TW092100800A 2002-02-08 2003-01-15 Reference voltage generation circuit, display drive circuit, display device and reference voltage generation method TWI229309B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002032680A JP3807322B2 (ja) 2002-02-08 2002-02-08 基準電圧発生回路、表示駆動回路、表示装置及び基準電圧発生方法

Publications (2)

Publication Number Publication Date
TW200303006A true TW200303006A (en) 2003-08-16
TWI229309B TWI229309B (en) 2005-03-11

Family

ID=27606545

Family Applications (1)

Application Number Title Priority Date Filing Date
TW092100800A TWI229309B (en) 2002-02-08 2003-01-15 Reference voltage generation circuit, display drive circuit, display device and reference voltage generation method

Country Status (8)

Country Link
US (1) US7106321B2 (zh)
EP (3) EP1553554A3 (zh)
JP (1) JP3807322B2 (zh)
KR (1) KR100524443B1 (zh)
CN (1) CN1232938C (zh)
AT (1) ATE337600T1 (zh)
DE (1) DE60307691T2 (zh)
TW (1) TWI229309B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI679628B (zh) * 2018-10-25 2019-12-11 友達光電股份有限公司 顯示裝置及其發光區塊的驅動方法

Families Citing this family (67)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3704003B2 (ja) * 1999-08-16 2005-10-05 株式会社東芝 無線基地局装置、無線端末装置及び情報通信方法
KR100798309B1 (ko) * 2001-06-22 2008-01-28 엘지.필립스 엘시디 주식회사 액티브 매트릭스 유기 엘이디 구동회로
JP3807321B2 (ja) * 2002-02-08 2006-08-09 セイコーエプソン株式会社 基準電圧発生回路、表示駆動回路、表示装置及び基準電圧発生方法
US7245284B2 (en) * 2003-04-28 2007-07-17 Matsushita Electric Industrial Co., Ltd. Liquid crystal display panel driving apparatus and liquid crystal display apparatus
JP4381027B2 (ja) * 2003-05-02 2009-12-09 パナソニック株式会社 半導体装置
TW591595B (en) * 2003-05-23 2004-06-11 Toppoly Optoelectronics Corp LCD driving circuit
JP2005037746A (ja) * 2003-07-16 2005-02-10 Mitsubishi Electric Corp 画像表示装置
JP3879716B2 (ja) * 2003-07-18 2007-02-14 セイコーエプソン株式会社 表示ドライバ、表示装置及び駆動方法
JP3671973B2 (ja) * 2003-07-18 2005-07-13 セイコーエプソン株式会社 表示ドライバ、表示装置及び駆動方法
EP1690247A4 (en) * 2003-11-14 2008-11-19 Uni Pixel Displays Inc SINGLE MATRIX ADDRESSING IN A DISPLAY
JP2005189820A (ja) * 2003-12-04 2005-07-14 Sharp Corp 液晶表示装置及びその駆動方法
KR100580554B1 (ko) * 2003-12-30 2006-05-16 엘지.필립스 엘시디 주식회사 일렉트로-루미네센스 표시장치 및 그 구동방법
JP3922261B2 (ja) * 2004-03-08 2007-05-30 セイコーエプソン株式会社 データドライバ及び表示装置
JP4179194B2 (ja) * 2004-03-08 2008-11-12 セイコーエプソン株式会社 データドライバ、表示装置及びデータドライバの制御方法
CN100392720C (zh) * 2004-07-02 2008-06-04 恩益禧电子股份有限公司 灰度电压选择电路和选择方法、液晶显示器和驱动电路
JP4082398B2 (ja) * 2004-09-07 2008-04-30 セイコーエプソン株式会社 ソースドライバ、電気光学装置、電子機器及び駆動方法
JP4367308B2 (ja) 2004-10-08 2009-11-18 セイコーエプソン株式会社 表示ドライバ、電気光学装置、電子機器及びガンマ補正方法
TW200614143A (en) * 2004-10-19 2006-05-01 Ind Tech Res Inst Pixel equivalent circuit and method for improving the hold type of pixels
US7940286B2 (en) * 2004-11-24 2011-05-10 Chimei Innolux Corporation Display having controllable gray scale circuit
JP4093231B2 (ja) * 2004-12-21 2008-06-04 セイコーエプソン株式会社 電源回路、表示ドライバ、電気光学装置、電子機器及び電源回路の制御方法
JP4525343B2 (ja) * 2004-12-28 2010-08-18 カシオ計算機株式会社 表示駆動装置、表示装置及び表示駆動装置の駆動制御方法
JP2006227272A (ja) * 2005-02-17 2006-08-31 Seiko Epson Corp 基準電圧発生回路、表示ドライバ、電気光学装置及び電子機器
JP4442455B2 (ja) * 2005-02-17 2010-03-31 セイコーエプソン株式会社 基準電圧選択回路、基準電圧発生回路、表示ドライバ、電気光学装置及び電子機器
JP2006243232A (ja) * 2005-03-02 2006-09-14 Seiko Epson Corp 基準電圧発生回路、表示ドライバ、電気光学装置及び電子機器
JP4810840B2 (ja) * 2005-03-02 2011-11-09 セイコーエプソン株式会社 基準電圧発生回路、表示ドライバ、電気光学装置及び電子機器
KR100696691B1 (ko) * 2005-04-13 2007-03-20 삼성에스디아이 주식회사 유기 발광 표시 장치
KR100696693B1 (ko) * 2005-04-13 2007-03-20 삼성에스디아이 주식회사 유기 발광 표시 장치
JP4379416B2 (ja) * 2005-04-26 2009-12-09 エプソンイメージングデバイス株式会社 Ｌｅｄ駆動回路、照明装置および電気光学装置
US7330066B2 (en) * 2005-05-25 2008-02-12 Himax Technologies Limited Reference voltage generation circuit that generates gamma voltages for liquid crystal displays
JP4348318B2 (ja) 2005-06-07 2009-10-21 シャープ株式会社 階調表示基準電圧発生回路および液晶駆動装置
KR20060131390A (ko) * 2005-06-16 2006-12-20 삼성전자주식회사 표시 장치, 표시 장치의 구동 장치 및 집적 회로
JP4648779B2 (ja) * 2005-07-07 2011-03-09 Ｏｋｉセミコンダクタ株式会社 ディジタル・アナログ変換器
TW200707385A (en) * 2005-07-15 2007-02-16 Seiko Epson Corp Electronic device, method of driving the same, electro-optical device, and electronic apparatus
JP2007058158A (ja) * 2005-07-26 2007-03-08 Sanyo Epson Imaging Devices Corp 電気光学装置、電気光学装置の駆動方法、および電子機器
KR101167315B1 (ko) * 2005-08-02 2012-07-19 엘지디스플레이 주식회사 액정표시장치 및 그 구동방법
KR20070024342A (ko) * 2005-08-25 2007-03-02 엘지.필립스 엘시디 주식회사 데이터전압 생성회로 및 생성방법
US7675352B2 (en) 2005-09-07 2010-03-09 Tpo Displays Corp. Systems and methods for generating reference voltages
EP1763015A1 (en) * 2005-09-08 2007-03-14 Toppoly Optoelectronics Corp. Systems and methods for generating reference voltages
JP2007086153A (ja) * 2005-09-20 2007-04-05 Seiko Epson Corp 駆動回路、電気光学装置及び電子機器
KR101219044B1 (ko) * 2006-01-20 2013-01-09 삼성디스플레이 주식회사 구동 장치, 표시 장치 및 그의 구동 방법
US7379004B2 (en) * 2006-01-27 2008-05-27 Hannstar Display Corp. Driving circuit and method for increasing effective bits of source drivers
TWI342534B (en) * 2006-07-21 2011-05-21 Chimei Innolux Corp Gamma voltage output circuit and liquid crystal display device using the same
JP4773928B2 (ja) 2006-11-16 2011-09-14 セイコーエプソン株式会社 ソースドライバ、電気光学装置及び電子機器
TWI356374B (en) * 2006-11-21 2012-01-11 Chimei Innolux Corp Liquid crystal display
US8427405B2 (en) * 2007-01-30 2013-04-23 Lg Display Co., Ltd. Image display device and method of driving the same
US20080309681A1 (en) * 2007-06-13 2008-12-18 Wei-Yang Ou Device and method for driving liquid crystal display panel
JP2009003243A (ja) 2007-06-22 2009-01-08 Seiko Epson Corp 基準電圧選択回路、表示ドライバ、電気光学装置及び電子機器
KR20090010398A (ko) * 2007-07-23 2009-01-30 삼성모바일디스플레이주식회사 유기 발광 표시 장치 및 이의 구동 방법
KR101422146B1 (ko) * 2007-08-08 2014-07-23 삼성디스플레이 주식회사 구동장치, 이를 갖는 액정표시장치 및 액정표시장치의구동방법
KR101589183B1 (ko) * 2008-11-18 2016-01-28 삼성디스플레이 주식회사 계조 전압 제공 장치 및 이를 이용한 표시 장치
CN101414452B (zh) * 2008-12-03 2013-11-06 苏州瀚瑞微电子有限公司 一种液晶显示驱动电路的实现方法及源极驱动电路模块
KR20100083934A (ko) * 2009-01-15 2010-07-23 삼성모바일디스플레이주식회사 데이터구동부 및 그를 이용한 유기전계발광표시장치
US8115724B2 (en) * 2009-03-30 2012-02-14 Sitronix Technology Corp. Driving circuit for display panel
US20100321370A1 (en) * 2009-06-19 2010-12-23 Himax Technologies Limited Display system and source driver thereof
BR112012008070A2 (pt) * 2009-07-29 2016-03-01 Sharp Kk dispositivo de exibição de imagem e método de exibição de imagem
JP5674594B2 (ja) * 2010-08-27 2015-02-25 株式会社半導体エネルギー研究所 半導体装置及び半導体装置の駆動方法
KR101965556B1 (ko) * 2011-06-14 2019-04-05 서울시립대학교 산학협력단 조명구동장치
TWI457907B (zh) * 2011-08-05 2014-10-21 Novatek Microelectronics Corp 顯示器的驅動裝置及其驅動方法
JP2014182345A (ja) * 2013-03-21 2014-09-29 Sony Corp 階調電圧発生回路及び表示装置
JP2014182346A (ja) 2013-03-21 2014-09-29 Sony Corp 階調電圧発生回路及び表示装置
KR101496818B1 (ko) * 2013-09-03 2015-02-27 삼성전기주식회사 센서리스 모터의 역기전력 검출장치 및 방법
CN104978936A (zh) * 2014-04-03 2015-10-14 奇景光电股份有限公司 显示装置的伽玛参考电压与伽玛电压产生电路
TWI527020B (zh) * 2015-01-07 2016-03-21 友達光電股份有限公司 伽瑪電壓產生電路以及伽瑪電壓產生方法
CN106339024B (zh) * 2015-07-08 2018-08-24 创意电子股份有限公司 电压模式信号发射器
US10354574B2 (en) * 2015-09-25 2019-07-16 Semiconductor Energy Laboratory Co., Ltd. Driver IC and electronic device
JP6733361B2 (ja) * 2016-06-28 2020-07-29 セイコーエプソン株式会社 表示装置及び電子機器
CN113470586B (zh) * 2021-05-31 2022-03-22 惠科股份有限公司 显示面板的驱动电路、驱动方法和调试方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5579491A (en) 1978-12-13 1980-06-14 Hitachi Ltd Liquid crystal display unit
JP2743683B2 (ja) 1991-04-26 1998-04-22 松下電器産業株式会社 液晶駆動装置
JP3276725B2 (ja) * 1992-10-07 2002-04-22 株式会社日立製作所 液晶表示装置
JP3324819B2 (ja) * 1993-03-03 2002-09-17 三菱電機株式会社 半導体集積回路装置
US5617091A (en) 1994-09-02 1997-04-01 Lowe, Price, Leblanc & Becker Resistance ladder, D-A converter, and A-D converter
JPH08254684A (ja) 1995-03-17 1996-10-01 Fuji Electric Co Ltd 液晶表示制御駆動回路
JP3433337B2 (ja) 1995-07-11 2003-08-04 日本テキサス・インスツルメンツ株式会社 液晶ディスプレイ用信号線駆動回路
JP3922736B2 (ja) 1995-10-18 2007-05-30 富士通株式会社 液晶表示装置
WO1997049080A1 (fr) 1996-06-20 1997-12-24 Seiko Epson Corporation Appareil d'affichage d'images
JP3464599B2 (ja) * 1997-10-06 2003-11-10 株式会社 日立ディスプレイズ 液晶表示装置
JPH11202299A (ja) 1998-01-16 1999-07-30 Mitsubishi Electric Corp 液晶ディスプレイ装置
TW521223B (en) 1999-05-17 2003-02-21 Semiconductor Energy Lab D/A conversion circuit and semiconductor device
JP4023766B2 (ja) 1999-12-15 2007-12-19 ノキア コーポレイション 移動通信端末
JP3566620B2 (ja) 2000-03-28 2004-09-15 東芝マイクロエレクトロニクス株式会社 液晶表示駆動回路
US6864873B2 (en) * 2000-04-06 2005-03-08 Fujitsu Limited Semiconductor integrated circuit for driving liquid crystal panel
JP4437378B2 (ja) * 2001-06-07 2010-03-24 株式会社日立製作所 液晶駆動装置
JP3745259B2 (ja) * 2001-09-13 2006-02-15 株式会社日立製作所 液晶表示装置およびその駆動方法
JP3758039B2 (ja) * 2002-06-10 2006-03-22 セイコーエプソン株式会社 駆動回路及び電気光学装置
JP3649211B2 (ja) * 2002-06-20 2005-05-18 セイコーエプソン株式会社 駆動回路、電気光学装置及び駆動方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI679628B (zh) * 2018-10-25 2019-12-11 友達光電股份有限公司 顯示裝置及其發光區塊的驅動方法

Also Published As

Publication number Publication date
CN1437085A (zh) 2003-08-20
EP1553554A2 (en) 2005-07-13
EP1335344A2 (en) 2003-08-13
DE60307691T2 (de) 2007-09-13
KR100524443B1 (ko) 2005-10-27
ATE337600T1 (de) 2006-09-15
JP3807322B2 (ja) 2006-08-09
KR20030067574A (ko) 2003-08-14
DE60307691D1 (de) 2006-10-05
EP1553554A3 (en) 2006-03-08
US7106321B2 (en) 2006-09-12
JP2003233357A (ja) 2003-08-22
EP1551004A2 (en) 2005-07-06
TWI229309B (en) 2005-03-11
EP1335344B1 (en) 2006-08-23
EP1335344A3 (en) 2004-04-28
EP1551004A3 (en) 2006-03-08
US20030151577A1 (en) 2003-08-14
CN1232938C (zh) 2005-12-21

Similar Documents

Publication Publication Date Title
TWI229309B (en) Reference voltage generation circuit, display drive circuit, display device and reference voltage generation method
JP3807321B2 (ja) 基準電圧発生回路、表示駆動回路、表示装置及び基準電圧発生方法
JP3661651B2 (ja) 基準電圧発生回路、表示駆動回路及び表示装置
JP3661650B2 (ja) 基準電圧発生回路、表示駆動回路及び表示装置
JP4193771B2 (ja) 階調電圧発生回路及び駆動回路
JP2010532013A (ja) 液晶表示装置、その駆動装置、デジタル／アナログ変換器、および出力電圧増幅回路
KR101182300B1 (ko) 액정표시장치의 구동회로 및 이의 구동방법
JP3800401B2 (ja) 画像表示装置及びその駆動方法
JP2004085666A (ja) 画像表示装置
JP2003036054A (ja) 表示装置
JP3969422B2 (ja) 基準電圧発生回路、表示駆動回路及び表示装置
WO2012123995A1 (ja) 階調電圧発生回路及び表示装置
US7589582B2 (en) Multi-level voltage generator
JP2014191012A (ja) 増幅回路、ソースドライバー、電気光学装置及び電子機器
JP2008170570A (ja) 表示装置
JP2006018087A (ja) 画像表示装置
JP2005221659A (ja) 電流源回路及びこれを用いた表示装置

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees