CN106339024B - 电压模式信号发射器 - Google Patents

电压模式信号发射器 Download PDF

Info

Publication number
CN106339024B
CN106339024B CN201510396948.8A CN201510396948A CN106339024B CN 106339024 B CN106339024 B CN 106339024B CN 201510396948 A CN201510396948 A CN 201510396948A CN 106339024 B CN106339024 B CN 106339024B
Authority
CN
China
Prior art keywords
signal
voltage mode
resistor
output
control unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510396948.8A
Other languages
English (en)
Other versions
CN106339024A (zh
Inventor
简廷旭
潘辰阳
蔡政宏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Global Unichip Corp
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Global Unichip Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd, Global Unichip Corp filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority to CN201510396948.8A priority Critical patent/CN106339024B/zh
Priority to US14/857,839 priority patent/US9525402B1/en
Publication of CN106339024A publication Critical patent/CN106339024A/zh
Application granted granted Critical
Publication of CN106339024B publication Critical patent/CN106339024B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K3/00Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/01Details
    • H03K3/013Modifications of generator to prevent operation by noise or interference
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00Baseband systems
    • H04L25/02Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264Arrangements for coupling to transmission lines
    • H04L25/0272Arrangements for coupling to multiple lines, e.g. for differential transmission
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00Baseband systems
    • H04L25/02Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264Arrangements for coupling to transmission lines
    • H04L25/028Arrangements specific to the transmitter end

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Dc Digital Transmission (AREA)
  • Amplifiers (AREA)

Abstract

本案揭示电压模式信号发射器。电压模式信号发射器包含一控制单元及一电阻阶梯(resistor ladder)电路。控制单元接收一第一信号并将反相的第一信号延迟一时间周期后成为一第二信号。电阻阶梯电路用以加总该第一信号或该第二信号分别乘上多个权重的信号以产生一输出信号,其中,电阻阶梯电路包含一输出端、多个第一电阻以及一第二电阻,输出端用以输出该输出信号,每一第一电阻电性耦接于输出端与控制单元之间,并接收第一信号或第二信号,第二电阻电性耦接于该输出端与一接地端之间,第一电阻的电阻值分别为2R、4R…以及2nR,第二电阻的电阻值为2nR。上述所示的电压模式信号发射器,可有效地补偿实际通道造成的信号失真(distortion)。

Description

电压模式信号发射器
技术领域
本发明是有关于一种电压模式信号发射器(voltage mode transmitter),且特别是有关于一种包含电阻阶梯(resistor ladder)电路的电压模式发射器。
背景技术
当今高速传输接口的信号发射器多以电流模式信号发射器或是电压模式信号发射器为主。参照图1A,图1A是绘示一种电流模式信号发射器110与电流模式信号接收器120的示意图。电流模式信号发射器110包含一具有电流I1的电流源(current source)111、形成一差动对的晶体管T1及晶体管T2、电阻R1以及电阻R2。电流模式信号接收器120包含电阻R3及电阻R4,其中,电阻R1~R4的电阻值均为R,R为电阻参考数值。晶体管T1、T2分别由差动信号D1及差动信号D2控制,当差动信号D1导通晶体管T1,差动信号D2关闭晶体管T2时,电流I1将流经晶体管T1,其中I1/2的电流是经由电流模式信号接收器120中的电阻R3以及通道CH1流至晶体管T1,使得电流模式信号接收器120中的电阻R3产生(R×I1)/2的压降。
另一方面,参照图1B,图1B是绘示一种电压模式信号发射器130与电压模式信号接收器140的示意图。电压模式信号发射器130包含晶体管T3、晶体管T4、晶体管T5及晶体管T6,电压模式信号接收器140包含一电阻R5,当差动信号D3、D4导通晶体管T3、T6时,电流I2会经由通道CH1流至电压模式信号接收器140中的电阻R5(电阻值为2R),并经由通道CH2流至电压模式信号发射器130的晶体管T6,使得电压模式信号接收器140中的电阻R5产生2R×I2的压降。
当电流模式信号接收器120以及电压模式信号接收器140的电阻具有相同电压降时,即(R×I1)/2=2R×I2,I1=4×I2。换句话说,为了要让电流模式信号接收器120以及电压模式信号接收器140有相同的信号强度,电压模式信号发射器130耗费较小的电流。因此,相较于电流模式信号发射器110,电压模式信号发射器130具有耗能低的优点。
另一方面,信号发射器与信号接收器之间的通道会造成传输信号的频率相关衰减(frequency-dependent attenuation),频率相关衰减将造成的符码间干扰(Inter-symbol-interference,简称ISI)。参照图2,图2是绘示一种经过通道CH1及通道CH2的输出信号Vo1、Vo2及输入信号Vi1、Vi2的示意图。以电压模式信号发射器与电压模式信号接收器为例,电压模式信号发射器130与电压模式信号接收器140之间利用通道CH1与通道CH2连接,实际上,通道CH1及通道CH2可分别近似为一低通滤波器(low pass filter)。换句话说,电压模式信号发射器130的输出信号Vo1与输出信号Vo2的高频部分在经过通道CH1、CH2之后会有较大的衰减,输出信号Vo1与Vo2中的低频部分在经过通道CH1与CH2之后会有较小的衰减。如图2所示,当电压模式信号发射器的输出信号Vo1与Vo2为方波,而经过通道CH1与CH2后,将变为电压模式信号接收器的输入信号Vi1与Vi2,其中,输入信号Vi1与Vi2的高频部分已经衰减并且造成严重的信号失真(distortion)。因此,如何避免信号的高频部分失真,实属当前研发课题之一。
发明内容
为解决上述课题,本案的一方面是有关于一种电压模式信号发射器。电压模式信号发射器包含一控制单元及一电阻阶梯电路。控制单元接收一第一信号并将反相的该第一信号延迟一时间周期后成为一第二信号;以及一电阻阶梯电路,用以加总该第一信号或第二信号分别乘上多个权重的信号以产生一输出信号,电阻阶梯电路包含一输出端、多个第一电阻以及一第二电阻。输出端用以输出输出信号。每一第一电阻电性耦接于输出端与控制单元之间,并接收第一信号或第二信号,第二电阻电性耦接于输出端与一接地端之间,其中第一电阻的电阻值分别为2R、4R…以及2nR,第二电阻的电阻值为2nR,n为大于1的正整数。
在一实施例中,控制单元还包含一反相器及一延迟单元。第一信号经过反相器与延迟单元后成为该第二信号。
在次一实施例中,控制单元还包含多个选择单元,其中每一选择单元根据一选择信号提供第一信号或第二信号至所述第一电阻中对应的其中一者。
在又一实施例中,每一选择单元可为一开关单元或一多工器(multiplexer)。
在另一实施例中,电压模式信号发射器为一单端点电压模式信号发射器,并且经由一通道将该输出信号传递至一单端点信号接收器。
本案的一方面是有关于一种电压模式信号发射器。电压模式信号发射器包含一第一控制单元、一第一电阻阶梯电路、一第二控制单元以及一第二电阻阶梯电路。第一控制单元接收一第一信号并将反相的第一信号延迟一时间周期后成为一第二信号,第一电阻阶梯电路用以加总第一信号或第二信号分别乘上多个权重的信号以产生一第一输出信号。一第二控制单元接收一第三信号并将反相的该第三信号延迟一时间周期后成为一第四信号,一第二电阻阶梯电路,用以加总该第三信号或该第四信号分别乘上多个权重的信号以产生一第二输出信号,该第二电阻阶梯电路包含一输出端、多个第一电阻以及一第二电阻。输出端用以输出第二输出信号,每一第一电阻电性耦接于输出端与控制单元之间,并接收第三信号或第四信号,第二电阻电性耦接于输出端与一接地端之间,其中第一电阻的电阻值分别为2R、4R…以及2nR,第二电阻的电阻值为2nR,n为大于1的正整数。
在一实施例中,第二控制单元还包含一反相器及一延迟单元。第三信号经过反相器与延迟单元后成为该第四信号。
在次一实施例中,第二控制单元还包含多个选择单元,其中每一选择单元根据一选择信号提供第三信号或第四信号至所述第一电阻中对应的其中一者。
在又一实施例中,每一选择单元可为一开关单元或一多工器(multiplexer)。
在另一实施例中,电压模式信号发射器为一差动电压模式信号发射器,并且经由一第一通道与一第二通道将第一输出信号与第二输出信号传递至一差动信号接收器。
综上所述,本案所提供的电压模式信号发射器除了能补偿因通道带来的高频失真,亦可使输出信号针对不同的通道作适当的调整。
附图说明
为让本发明的上述和其他目的、特征、优点与实施例能更明显易懂,所附附图的说明如下:
图1A是绘示一种电流模式信号发射器与电流模式信号接收器的示意图;
图1B是绘示一种电压模式信号发射器与电压模式信号接收器的示意图;
图2是绘示一种经过通道及通道的输出信号及输入信号的示意图;
图3A是绘示一种经由通道的输出信号及输入信号的示意图;
图3B是绘示一种经由通道的输出信号及输入信号的示意图;
图4A是依据本发明一实施例所绘示的电压模式信号发射器及电压模式信号接收器的示意图;
图4B是依据本发明一实施例所绘示的电压模式信号发射器的示意图;
图5A是依据本发明一实施例所绘示的电压模式信号发射器的电路图;
图5B是依据本发明一实施例所绘示的电压模式信号发射器的信号时序图;
图6A是依据本发明一实施例所绘示的电压模式信号发射器的电路图;
图6B是依据本发明一实施例所绘示的电压模式信号发射器的信号时序图;以及
图7是依据本发明一实施例所绘示的电压模式信号发射器与电压模式信号接收器的示意图。
具体实施方式
本发明将在本说明书中利用随附附图的参考更充分地陈述,其中随附附图绘有本发明的实施方式。然而本发明以许多不同形式实现而不应受限于本说明书陈述的实施方式。这些实施方式的提出令本说明书详尽且完整,而将充分表达本发明范围予本发明所属技术领域的通常知识者。本文中相同的参考编号意指类似的元件。
在本文中,使用第一、第二与第三等等的词汇,是用于描述各种元件。但是这些元件不应该被这些术语所限制。这些词汇只限于用来辨别单一元件、组件、区域、层与/或区块。因此,在下文中的一第一元件也可被称为第二元件,而不脱离本发明的本意。
当一元件被称为“连接”或“耦接”至另一元件时,它可以为直接连接或耦接至另一元件,又或是其中有一额外元件存在。
一并参照图3A及图3B。图3A及图3B分别绘示一种经由通道CH1、CH2的输出信号Vo3~Vo6及输入信号Vi3~Vi6的示意图,其中,输出信号Vo3~Vo6是由信号发射器所输出的信号,输入信号Vi3~Vi6为输入至信号接收器的信号,于一般有线的传输环境中,通道CH1、CH2通常具低通(low pass)的频率响应。
相较于图2所示的输出信号Vo1、Vo2,图3A的输出信号Vo3、Vo4与图3B的输出信号Vo5、Vo6的高频部分被增强,因此,当输出信号Vo3、Vo5及输出信号Vo4、Vo6分别经过通道CH1与CH2后,将产生输入信号Vi3、Vi5与输入信号Vi4、Vi6,相较于输入信号Vi1、Vi2,输入信号Vi3、Vi5与输入信号Vi4、Vi6可以保有较低的信号失真率。在一些实施例中,图3A的输出信号Vo3、Vo4具有去强化(de-emphasis)的波形特性,图3B的输出信号Vo5、Vo6具有前冲(preshoot)的波形特性。
为达成图3A及图3B所示的输出波形,一并参照图4A及图4B。图4A是依据本发明一实施例所绘示的电压模式信号发射器400及电压模式信号接收器430的示意图,电压模式信号发射器400用以产生如图3A及图3B所示的输出信号Vo3~Vo6的波形。在本实施例中,电压模式信号发射器400为单端点(single-ended)的电压模式信号发射器400,并包含电性耦接的控制单元410及电阻阶梯电路420。
控制单元410接收第一信号S1与控制信号C,而控制信号C可决定控制单元410输出至电阻阶梯电路420的信号,借以使电阻阶梯电路420产生具去强化或是前冲波形特性的输出信号Vout。而输出信号Vout再经由通道CH传递至电压模式信号接收器430,其中,电压模式信号接收器430包含一电阻R6。
一并参照图4B,图4B是依据本发明一实施例所绘示的电压模式信号发射器400的示意图。电压模式信号发射器400的控制单元410包含多个选择单元411a、411b、411c、411d及一延迟反相单元412。延迟反相单元412用以反相并延迟第一信号S1成第二信号S2,换言的,第一信号S1与第二信号S2为反相的关系且相差一时间周期。每一选择单元411a、411b、411c、411d接收第一信号S1及第二信号S2,此外,选择单元411a、411b、411c、411d更用以分别接收控制信号C1、C2、C3、C4,并根据控制信号C1、C2、C3、C4分别决定输出信号Va、Vb、Vc、Vd为第一信号S1或第二信号S2,其中,图4A的控制信号C包含控制信号C1、C2、C3、C4,且输出信号Va、Vb、Vc、Vd的电压大小亦可由元件符号Va、Vb、Vc、Vd所表示。
举例来说,当控制信号C1为一致能信号时(如控制信号C1为高电压位准),选择单元411a的输出信号Va为第一信号S1,反之,当控制信号C1为一禁能信号时(如控制信号C1为低电压位准),选择单元411a的输出信号Va为第二信号S2。在本实施例中,选择单元411a、411b、411c、411d是以多工器(multiplexer)为例,但不以此为限。
在一些实施例中,选择单元411a、411b、411c、411d亦可由多个开关单元来实现。
电阻阶梯电路420包含输出端OUT、多个第一电阻421a~421d以及一第二电阻422。输出端OUT用以输出输出信号Vout,其中,输出信号Vout的电压亦由元件符号Vout所表示。
每一第一电阻421a~421d电性耦接于该输出端OUT与控制单元410之间,并接收选择单元411a、411b、411c、411d输出的第一信号S1或第二信号S2,其中第一电阻421d、421c、421b、421a的电阻值分别为2R、4R、8R及16R。第二电阻422电性耦接于输出端OUT与接地端GND之间,其电阻值为16R。在本实施例中,第一电阻421a~421d的数目以4个为例,但不以此为限。因此,若有n个第一电阻,第一电阻的电阻值可分别为2R、4R…以及2nR,第二电阻的电阻值为2nR,其中,n为大于1的正整数。
值得注意的是,由节点a往接地端GND及选择单元411a方向的等效电阻可视为第一电阻421a与第二电阻422并联,即为8R。以节点b来说,往接地端GND及选择单元411b方向的等效电阻可视为4R,即8R与第一电阻421b并联。以节点c来说,往接地端GND及选择单元411b方向的等效电阻可视为2R,即4R与第一电阻421c并联。以节点d来说,接地端GND及选择单元411a方向的等效电阻可视为R,即2R与第一电阻421d并联,因此,电压模式信号发射器400的输出电阻为R。另一方面,通过上述的连接关系可得知输出端OUT的输出信号Vout与选择单元411a、411b、411c、411d的四个输出信号Va、Vb、Vc、Vd之间的关系为Vout=(Va+2Vb+4Vc+8Vd)/16。
在一些实施例中,R为50欧姆(ohm)。
综上所述,通过控制信号C1、C2、C3、C4的调整可有效地控制选择单元411a、411b、411c、411d的四个输出信号Va、Vb、Vc、Vd,借以使输出端OUT输出具有去强化或前冲的波形特性的输出信号Vout。
一并参照图5A与图5B,图5A是依据本发明一实施例所绘示的电压模式信号发射器500的电路图。相较于图4B的延迟反相单元412,图5A的延迟反相单元还包含反相器501及延迟单元502,反相器501用以反相第一信号S1,延迟模组用以延迟反相的第一信号S1一时间周期后成第二信号S2。选择单元411a、选择单元411c以及选择单元411d通过控制信号C1、C3、C4输出第一信号S1,选择单元411b通过控制信号C2输出第二信号S2,通过上述设定,电压模式信号发射器500产生的输出信号Vout具有去强化(de-emphasis)的波形特性。
参照图5B,图5B是依据本发明一实施例所绘示的电压模式信号发射器500的信号时序图。在本实施例中,第一信号S1的高位准可例如为电压位准Vp,第一信号S1的低位准可例如为电压位准-Vp,而反相并延迟后的第二信号S2的高位凖以及低位准亦可分别例如为电压位准Vp以及电压位准-Vp。
首先,于时间点t0~t1间,输出信号Vout的电压可由下列式子所取得。
Vout=(Va+2Vb+4Vc+8Vd)/16
=(S1+2×S2+4×S1+8×S1)/16
=(Vp+2×0+4×Vp+8×Vp)/16
=(13Vp)/16
在时间点t1~t2间,输出信号Vout的电压可由下列式子所取得。
Vout=(Va+2Vb+4Vc+8Vd)/16
=(S1+2×S2+4×S1+8×S1)/16
=((-Vp)+2×(-Vp)+4×(-Vp)+8×(-Vp))/16
=(-15Vp)/16
在时间点t2~t3间,输出信号Vout的电压可由下列式子所取得。
Vout=(Va+2Vb+4Vc+8Vd)/16
=(S1+2×S2+4×S1+8×S1)/16
=(Vp+2×Vp+4×Vp+8×Vp)/16
=(15Vp)/16
在时间点t3~t4间,输出信号Vout的电压可由下列式子所取得。
Vout=(Va+2Vb+4Vc+8Vd)/16
=(S1+2×S2+4×S1+8×S1)/16
=(Vp+2×(-Vp)+4×Vp+8×Vp)/16
=(11Vp)/16
时间点t4之后的信号变化(即时间点t4、时间点t5、时间点t6、时间点t7、时间点t8、时间点t9的信号变化)可由类似于上述的计算方式予以计算,因此不再赘述。由图5A与图5B可得知,电压模式信号发射器500可通过控制信号C1、C2、C3、C4的设定使得输出信号Vout具有去强化(de-emphasis)的波形特性。
值得注意的是,控制信号C1、C2、C3、C4的设定不以上述实施例中的设定为限。举例来说,若欲使电压模式信号发射器500产生的输出信号Vout具有更明显的去强化波形特性,可设定控制信号C1、C2、C3、C4使得选择单元411a、选择单元411c以及选择单元411d输出第一信号S1,并使得选择单元411b输出第二信号S2。
一并参照图6A与图6B,图6A是依据本发明一实施例所绘示的电压模式信号发射器600的电路图。图6A中,第二信号S2亦为第一信号S1经反相器501及延迟单元502所产生。选择单元411c输出第一信号S1,选择单元411a、选择单元411b以及选择单元411d输出第二信号S2,通过上述设定,电压模式信号发射器600产生的输出信号将具有前冲(preshoot)的波形特性。
参照图6B,图6B是依据本发明一实施例所绘示的电压模式信号发射器600的信号时序图。在本实施例中,第一信号S1的高位准可例如为电压位准Vp,第一信号S1的低位准可例如为电压位准-Vp。首先,于时间点t0~t1间,输出信号的电压Vout可由下列式子所取得。
Vout=(Va+2Vb+4Vc+8Vd)/16
=(S2+2×S2+4×S1+8×S2)/16
=(0+2×0+4×(-Vp)+8×0)/16
=(-4Vp)/16
在时间点t1~t2间,输出信号Vout的电压可可由下列式子所取得。
Vout=(Va+2Vb+4Vc+8Vd)/16
=(S2+2×S2+4×S1+8×S2)/16
=(Vp+2×Vp+4×Vp+8×Vp)/16
=(15Vp)/16
在时间点t2~t3间,输出信号Vout的电压可由下列式子所取得。
Vout=(Va+2Vb+4Vc+8Vd)/16
=(S2+2×S2+4×S1+8×S2)/16
=((-Vp)+2×(-Vp)+4×(-Vp)+8×(-Vp))/16
=(-15Vp)/16
在时间点t3~t4间,输出信号Vout的电压可由下列式子所取得。
Vout=(Va+2Vb+4Vc+8Vd)/16
=(S2+2×S2+4×S1+8×S2)/16
=(Vp+2×Vp+4×(-Vp)+8×Vp)/16
=(7Vp)/16
时间点t4之后的信号变化(即时间点t4、时间点t5、时间点t6、时间点t7、时间点t8、时间点t9的信号变化)可由类似于上述的计算方式予以计算,因此不再赘述。由图6A与图6B可得知,电压模式信号发射器600可通过控制信号C1、C2、C3、C4的设定使得输出信号Vout具有前冲的波形特性。
值得注意的是,控制信号C1、C2、C3、C4的设定不以上述实施例中的设定为限。举例来说,若欲使电压模式信号发射器600产生的输出信号Vout具有较不明显的前冲波形特性,可设定控制信号C1、C2、C3、C4使得选择单元411a、选择单元411c以及选择单元411d输出第二信号S2,并使得选择单元411c输出第一信号S1。
如上所述,本发明提供的电压模式信号发射器400、500、600可产生具去强化特性或是前冲特性的输出信号Vout,使得所述输出信号Vout经由实际通道时,可有效地补偿实际通道的高频损耗,进而使电压模式信号接收器430更正确地接收由电压模式信号发射器400、500、600传送的信号。
更参照图7,图7是依据本发明一实施例所绘示的电压模式信号发射器700与电压模式信号接收器750的示意图。电压模式信号发射器700包含第一控制单元710、第一电阻阶梯电路720、第二控制单元730以及第二电阻阶梯电路740,电压模式信号接收器750包含电阻R7。第一控制单元710电性耦接于第一电阻阶梯电路720,第二控制单元730电性耦接于第二电阻阶梯电路740。相较于图4A及图4B所示的单端电压模式信号发射器400,本实施例的电压模式信号发射器700为差动(differential)的电压模式信号发射器,因此,第一控制单元710及第二控制单元730类似于控制单元410的内部架构,第一电阻阶梯电路720与第二电阻阶梯电路740类似于电阻阶梯电路420的内部架构。
第一控制单元710接收第一信号S1(如:差动信号)及控制信号CD1,第二控制单元730接收第二信号S2(如:差动信号)及控制信号CD2。控制信号CD1、CD2则分别用以控制第一控制单元710及第二控制单元730的输出,借以使第一电阻阶梯电路720与第二电阻阶梯电路740分别的输出信号具有去强化或是前冲的波形特性。因此,电压模式信号发射器700的输出信号有效地补偿通道CH1及通道CH2的高频损耗,并传送到电压模式信号接收器750,进而使电压模式信号接收器750更正确地接收由电压模式信号发射器700传送的信号。
虽然本发明已以实施方式揭露如上,然其并非用以限定本发明,任何熟悉此技艺者,在不脱离本发明的精神和范围内,当可作各种的更动与润饰,因此本发明的保护范围当视所附的权利要求书所界定的范围为准。

Claims (10)

1.一种电压模式信号发射器,其特征在于,包含:
一控制单元,用以接收一第一信号,并将反相的该第一信号延迟一时间周期后以得到一第二信号;以及
一电阻阶梯电路,用以加总该第一信号或该第二信号分别乘上多个权重的信号以产生一输出信号,该电阻阶梯电路包含:
一输出端,用以输出该输出信号;
多个第一电阻,其中每一所述第一电阻电性耦接于该输出端与该控制单元之间,并接收该第一信号或该第二信号,其中所述第一电阻的电阻值分别为2R、4R…以及2nR,R为电阻参考数值;以及
一第二电阻,电性耦接于该输出端与一接地端之间,其电阻值为2nR,其中,n为大于1的正整数。
2.根据权利要求1所述的电压模式信号发射器,其特征在于,该控制单元还包含:
一反相器;
一延迟单元,其中该第一信号经过该反相器与该延迟单元后成为该第二信号。
3.根据权利要求2所述的电压模式信号发射器,其特征在于,该控制单元还包含:
多个选择单元,其中每一所述选择单元根据一选择信号提供该第一信号或该第二信号至所述第一电阻中对应的其中一者。
4.根据权利要求3所述的电压模式信号发射器,其特征在于,所述选择单元可为多个开关单元或多个多工器。
5.根据权利要求1所述的电压模式信号发射器,其特征在于,该电压模式信号发射器为一单端点电压模式信号发射器,并且经由一通道将该输出信号传递至一单端点信号接收器。
6.一种电压模式信号发射器,其特征在于,包含:
一第一控制单元,接收一第一信号并将反相的该第一信号延迟一时间周期后成为一第二信号;
一第一电阻阶梯电路,用以加总该第一信号或该第二信号分别乘上多个权重的信号以产生一第一输出信号,该第一电阻阶梯电路包含:
一第一输出端,用以输出该第一输出信号;
多个第一电阻,其中每一所述第一电阻电性耦接于该输出端与该第一控制单元之间,并接收该第一信号或该第二信号,其中所述第一电阻的电阻值分别为2R、4R…以及2nR;以及
一第二电阻,电性耦接于该第一输出端与一第一接地端之间,其电阻值为2nR,其中,n为大于1的正整数;
一第二控制单元,接收一第三信号并将反相的该第三信号延迟一时间周期后成为一第四信号;以及
一第二电阻阶梯电路,用以加总该第三信号或该第四信号分别乘上多个权重的信号以产生一第二输出信号,该第二电阻阶梯电路包含:
一第二输出端,用以输出该第二输出信号;
多个第三电阻,其中每一所述第三电阻电性耦接于该第二输出端与该第二控制单元之间,并接收该第三信号或该第四信号,其中所述第三电阻的电阻值分别为2R、4R…以及2nR;以及
一第四电阻,电性耦接于该第二输出端与一第二接地端之间,其电阻值为2nR,其中,n为大于1的正整数。
7.根据权利要求6所述的电压模式信号发射器,其特征在于,
该第一控制单元还包含:
一第一反相器;以及
一第一延迟单元,其中该第一信号经过该第一反相器与该第一延迟单元后成为该第二信号;
该第二控制单元还包含:
一第二反相器;以及
一第二延迟单元,其中该第三信号经过该第二反相器与该第二延迟单元后成为该第四信号。
8.根据权利要求7所述的电压模式信号发射器,其特征在于,
该第一控制单元还包含:
多个第一选择单元,其中每一所述第一选择单元根据一第一选择信号提供该第一信号或该第二信号至对应所述第一电阻中的其中一者;
该第二控制单元还包含:
多个第二选择单元,其中每一所述第二选择单元根据一第二选择信号提供该第三信号或该第四信号至对应所述第三电阻中的其中一者。
9.根据权利要求8所述的电压模式信号发射器,其特征在于,每一所述第一选择单元与每一所述第二选择单元可为多个开关单元或多个多工器。
10.根据权利要求6所述的电压模式信号发射器,其特征在于,其中该电压模式信号发射器为一差动电压模式信号发射器,并且经由一第一通道与一第二通道将该第一输出信号与该第二输出信号传递至一差动信号接收器。
CN201510396948.8A 2015-07-08 2015-07-08 电压模式信号发射器 Active CN106339024B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201510396948.8A CN106339024B (zh) 2015-07-08 2015-07-08 电压模式信号发射器
US14/857,839 US9525402B1 (en) 2015-07-08 2015-09-18 Voltage mode transmitter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510396948.8A CN106339024B (zh) 2015-07-08 2015-07-08 电压模式信号发射器

Publications (2)

Publication Number Publication Date
CN106339024A CN106339024A (zh) 2017-01-18
CN106339024B true CN106339024B (zh) 2018-08-24

Family

ID=57538733

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510396948.8A Active CN106339024B (zh) 2015-07-08 2015-07-08 电压模式信号发射器

Country Status (2)

Country Link
US (1) US9525402B1 (zh)
CN (1) CN106339024B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9722822B1 (en) * 2016-03-04 2017-08-01 Inphi Corporation Method and system using driver equalization in transmission line channels with power or ground terminations
US9819523B2 (en) * 2016-03-09 2017-11-14 Qualcomm Incorporated Intelligent equalization for a three-transmitter multi-phase system
CN107147399B (zh) * 2017-05-10 2020-11-27 北京兆芯电子科技有限公司 驱动器
CN113055031B (zh) * 2019-12-26 2022-06-14 创意电子股份有限公司 电压模式信号发射装置
TWI728624B (zh) * 2019-12-26 2021-05-21 創意電子股份有限公司 電壓模式信號發射裝置
US11695596B2 (en) * 2021-04-19 2023-07-04 Realtek Semiconductor Corp. Multi-level signal transmitter and method thereof

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1335344A2 (en) * 2002-02-08 2003-08-13 Seiko Epson Corporation Reference voltage generation method and circuit, display drive circuit and display device with gamma correction and reduced power consumption
CN101086823A (zh) * 2006-06-09 2007-12-12 义隆电子股份有限公司 用于液晶显示器的多重色彩显示控制电路与方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3281621B2 (ja) 1999-12-21 2002-05-13 松下電器産業株式会社 高精度da変換回路
EP1257102A1 (en) 2001-05-11 2002-11-13 Telefonaktiebolaget L M Ericsson (Publ) Digital line driver circuit operable with and without pre-emphasis
US6924761B2 (en) * 2003-06-19 2005-08-02 Intel Corporation Differential digital-to-analog converter
US7961817B2 (en) 2006-09-08 2011-06-14 Lsi Corporation AC coupling circuit integrated with receiver with hybrid stable common-mode voltage generation and baseline wander compensation
CN102292915B (zh) 2009-01-29 2014-01-29 日本电信电话株式会社 电流开关单元与数/模转换器
WO2010122603A1 (ja) * 2009-04-22 2010-10-28 株式会社アドバンテスト ドライバ・コンパレータ回路およびそれを用いた試験装置
TWI538417B (zh) * 2014-05-05 2016-06-11 創意電子股份有限公司 電壓模式信號發射器

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1335344A2 (en) * 2002-02-08 2003-08-13 Seiko Epson Corporation Reference voltage generation method and circuit, display drive circuit and display device with gamma correction and reduced power consumption
CN101086823A (zh) * 2006-06-09 2007-12-12 义隆电子股份有限公司 用于液晶显示器的多重色彩显示控制电路与方法

Also Published As

Publication number Publication date
CN106339024A (zh) 2017-01-18
US20170012610A1 (en) 2017-01-12
US9525402B1 (en) 2016-12-20

Similar Documents

Publication Publication Date Title
CN106339024B (zh) 电压模式信号发射器
US10560293B2 (en) Circuits for efficient detection of vector signaling codes for chip-to-chip communication
US20020186048A1 (en) Method and circuit for pre-emphasis equalization in high speed data communications
US9444659B2 (en) Voltage mode transmitter
KR102546914B1 (ko) 송신기에서 변조 신호를 생성하기 위한 송신기 회로 및 방법
KR102112199B1 (ko) 데이터 전송 채널을 이퀄라이징하기 위한 시스템 및 이를 포함하는 디스플레이
US9312846B2 (en) Driver circuit for signal transmission and control method of driver circuit
TW202013887A (zh) 用於電壓模態信號發射器之兩階段式前饋等化器
KR102386885B1 (ko) 저전력 멀티레벨 드라이버
Gabara Phantom mode signaling in VLSI systems
CN109714041B (zh) 一种高速信号驱动电路
US20080239966A1 (en) Test apparatus, test method, waveform generator and waveform generating method
RU2001128744A (ru) Система и способ для оценки мощности
JP4706043B2 (ja) イコライザ回路
CN1839544B (zh) 用于接收机均衡的装置和系统
US6545567B1 (en) Programmable analog tapped delay line filter having cascaded differential delay cells
CN106464258B (zh) 一种延时补偿装置
JPH0440020A (ja) D/aコンバータ
JP2013187678A (ja) 出力回路、出力回路の制御方法及び半導体装置
CN113055031B (zh) 电压模式信号发射装置
KR100694632B1 (ko) 쌍방향 통신용 송수신기
TWI728624B (zh) 電壓模式信號發射裝置
CN116094877B (zh) 差分信号传输电路及数据传输装置
US6754288B2 (en) Line receiver with improved dynamic range
JP6902068B2 (ja) ドライバ装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant