TWI538417B - 電壓模式信號發射器 - Google Patents

電壓模式信號發射器 Download PDF

Info

Publication number
TWI538417B
TWI538417B TW103115966A TW103115966A TWI538417B TW I538417 B TWI538417 B TW I538417B TW 103115966 A TW103115966 A TW 103115966A TW 103115966 A TW103115966 A TW 103115966A TW I538417 B TWI538417 B TW I538417B
Authority
TW
Taiwan
Prior art keywords
signal
resistor
voltage
voltage mode
circuit
Prior art date
Application number
TW103115966A
Other languages
English (en)
Other versions
TW201543826A (zh
Inventor
簡廷旭
潘辰陽
黃大榮
Original Assignee
創意電子股份有限公司
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 創意電子股份有限公司, 台灣積體電路製造股份有限公司 filed Critical 創意電子股份有限公司
Priority to TW103115966A priority Critical patent/TWI538417B/zh
Priority to US14/689,725 priority patent/US9444659B2/en
Publication of TW201543826A publication Critical patent/TW201543826A/zh
Application granted granted Critical
Publication of TWI538417B publication Critical patent/TWI538417B/zh

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L25/03343—Arrangements at the transmitter end
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B3/00—Line transmission systems
    • H04B3/54—Systems for transmission via power distribution lines
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0278—Arrangements for impedance matching
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/028—Arrangements specific to the transmitter end
    • H04L25/0286—Provision of wave shaping within the driver
    • H04L25/0288—Provision of wave shaping within the driver the shape being matched to the transmission line
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/08—Modifications for reducing interference; Modifications for reducing effects due to line faults ; Receiver end arrangements for detecting or overcoming line faults
    • H04L25/085—Arrangements for reducing interference in line transmission systems, e.g. by differential transmission

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Dc Digital Transmission (AREA)

Description

電壓模式信號發射器
本發明是有關於一種電壓模式信號發射器(voltage mode transmitter)，且特別是有關於一種包含電阻網路(resistive network)之電壓模式信號發射器。
請參照第1A圖，其所繪示為習知電流模式信號發射器(transmitter，簡稱Tx)與信號接收器(receiver，簡稱Rx)的連接示意圖。信號發射器Tx中，電晶體M1、M2形成一差動對(differential pair)，並利用差動信號DP、DN控制電晶體M1、M2。如圖所示，當電晶體M1動作時，會產生Icm之電流經過電晶體M1，所以會有Icm/2的電流經由通道(channel)傳遞至信號接收端Rx中的電阻R，使得接收端Rx中的電阻產生(R×Icm)/2的電壓降。
請參照第1B圖，其所繪示為習知電壓模式信號發射器Tx與信號接收器Rx的連接示意圖。信號發射器Tx中，當差動信號DP、DN控制電晶體Mp1、與Mn2動作時，電流Ivm會經由通道流至信號接收端Rx上的電阻2R，使得接收端Rx中的電阻產生2R×Ivm的電壓降。
由以上之說明可知，假設上述二信號接收器Rx上的電阻有相同電壓降時，則(R×Icm)/2=2R×Ivm。因此，可獲得Icm=4×Ivm。換句話說，為了要讓信號接收端Rx有相同的信號強度，電壓模式信號發射器Tx耗費較小的電流。因此，相較於電流模式信號發射器Tx，電壓模式信號發射器Tx具有耗能低(low power consumption)的優點。
一般來說，信號發射器Tx與信號接收器Rx之間的通道會造成頻率相關衰減(frequency-dependentattenuation)。為了減輕(mitigate)因為頻率相關衰減所造成的符碼間干擾(Inter-symbol-interference，簡稱ISI)，在信號發射器Tx端會先利用等化技術(Equalization technique)來預先處理輸出至信號接收器Rx的信號。
請參照第2A圖與第2B圖，其所繪示為未進行等化技術以及進行等化技術的輸出信號Vo+與Vo-示意圖。基本上，信號發射器Tx與信號接收器Rx之間利用通道CH1與CH2連接，其可近似為一低通濾波器(low pass filter)。換句話說，輸出信號Vo+與Vo-中的高頻部分(high frequency content)在經過通道CH1與CH2之後會有較大的衰減，輸出信號Vo+與Vo-中的低頻部分(low frequency content)在經過通道CH1與CH2之後會有較小的衰減。
如第2A圖所示，當信號發射器Tx的輸出信號Vo+與Vo-未進行等化技術時，其輸出信號Vo+與Vo-為方波。而輸出信號Vo+與Vo-經過通道CH1與CH2後，即成為信號接收器Rx的輸入信號Vi+與Vi-。很明顯地，信號接收器Rx的輸入信號Vi+與Vi-中，其高頻部分已經衰減並且造成嚴重的信號失真(distortion)。
如第2B圖所示，當信號發射器Tx輸出的輸出信號Vo+與Vo-進行等化技術時，其輸出信號Vo+與Vo-的高頻部分預先被增強。因此，輸出信號Vo+與Vo-經過通道CH1與CH2後，成為信號接收器Rx的輸入信號Vi+與Vi-時，其可以保有較少的信號失真。
如第2C圖所示，於信號發射器Tx的等化技術中，定義一去強化(de-emphasis)數值De=20×log[(X-Y)/(X+Y)]。其中，Y即為增強的高頻部分之振幅，X為原高頻部分之振幅。
請參照第3圖，其所繪示為習知源極連續終端型 (Source series termination，簡稱SST)電壓模式信號發器Tx示意圖。此SST電壓模式信號發射器Tx係揭露於IEEE期刊(IEEE Journal Of Solid-State Circuit,Vol.43,No.12,December 2008)。
信號發射器Tx 300中包括N個SST單元(SST unit)311~31N，以及一預驅電路(predriver)320。其中，於N個SST單元311~31N元中，致能(enable)K個SST單元311~31K；並且將K個SST單元311~31K區分為第一部份的X個SST單元，以及第二部分的Y個SST單元。亦即，K=X+Y。
再者，於正常狀況下，預驅電路320控制X個SST單元產生輸出信號Vo。於增強的高頻部分時，預驅電路320控制(X+Y)個SST單元產生輸出信號Vo。因此，其去強化(de-emphasis)數值De即為20×log[(X-Y)/(X+Y)]。
由於信號發射器Tx 300需要根據通道的特性來調整去強化數值De。因此，習知信號發射器Tx 300中，需要預先設計足夠數目的SST單元，例如N=100。再者，根據通道的特性來分別致能X與Y個SST單元，即可以獲得想要的(desired)去強化數值De。舉例來說，假設X=13且Y=2時，即可獲得強化數值De=20×log[(13-2)/(13+2)]；或者，假設X=25且Y=8時，即可獲得強化數值De=20×log[(25-8)/(25+8)]。
由於習知信號發射器Tx 300中需要預先設計足夠數目的SST單元，並且透過致能K個SST單元來獲得想要的去強化數值De。很明顯地，設計N個SST單元會占據電路設計的佈局面積。再者，習知信號發射器Tx 300有(N-K)個SST單元被禁能而無法使用，也會造成阻抗的匹配問題。
換言之，每次進行去強化值De的調整之後，信號發射器Tx中被致能之SST單元的數目產生變化，將導至輸出阻抗Zo隨之改變。如此，將造成信號發射端Tx與信號接收端Rx之間阻抗不匹配的問題。為了要解決阻抗不匹配的問題，習知信號發射器Tx中必須要增加一個輸出阻抗校正電路(impedance calibration circuit)，如此會使得信號發射器Tx的電路更加複雜。
本發明之主要目的在於提出一種電壓模式信號發射器，其利用一去強化數值控制單元搭配電阻網路來產生輸出信號。
本發明係有關於一種電壓模式信號發射器，包括：一電阻網路，接收多個輸入電壓，其中，該電阻網路提供多個權重一對一的對應於該些輸入電壓，使得該些輸入電壓乘上對應之權重後之加總成為一輸出信號；以及，一去強化數值控制單元，接收一第一信號並將反相的該第一信號延遲一時間週期後成為一第二信號；其中，該去強化數值控制單元更接收一數值控制信號，使得電阻網路中至少有一輸入電壓係由該第一信號提供，並且至少一輸入電壓係由該第二信號提供。
本發明更提出一種電壓模式信號發射器，包括：一第一電阻網路，接收N個輸入電壓，其中，該第一電阻網路提供N個權重一對一的對應於該N個輸入電壓，使得該N個輸入電壓乘上對應之權重後之加總成為一正輸出信號；一第一去強化數值控制單元，接收一第一信號並將反相的該第一信號延遲一第一時間週期後成為一第二信號；一第二電阻網路，接收M個輸入電壓，其中，該第二電阻網路提供M個權重一對一的對應於該M個輸入電壓，使得該M個輸入電壓乘上對應之權重後之加總成為一負輸出信號；一第二去強化數值控制單元，接收一第三信號並將反相的該第三信號延遲一第二時間週期後成為一第四信號；其中，該第一去強化數值控制單元更接收一第一數值控制信號，使得該第一電阻網路中至少有一輸入電壓係由該第一信號提供，並且至少一輸入電壓係由該第二信號提供；以及，該第二去強化數值控制單元更接收一第二數值控制信號，使得該第二電阻網路中至少有一輸入電壓係由該第三信號提供，並且至少一輸入電壓係 由該第四信號提供。
為了對本發明之上述及其他方面有更佳的瞭解，下文特舉較佳實施例，並配合所附圖式，作詳細說明如下：
300‧‧‧源極連續終端型電壓模式信號發器
311~31N‧‧‧SST：單元
320‧‧‧預驅電路
410‧‧‧去強化數值控制單元
420‧‧‧R2R階梯電路
430‧‧‧第一去強化數值控制單元
440‧‧‧第一R2R階梯電路
450‧‧‧第二去強化數值控制單元
460‧‧‧第二R2R階梯電路
501~503‧‧‧電阻電路
512‧‧‧反相器
514‧‧‧延遲單元
521~524、525~528‧‧‧選擇單元
第1A圖所繪示為習知電流模式信號發射器與信號接收器的連接示意圖。
第1B圖所繪示為習知電壓模式信號發射器Tx與信號接收器Rx的連接示意圖。
第2A圖與第2B圖所繪示為未進行等化技術以及進行等化技術的輸出信號Vo+與Vo-示意圖。
第2C圖所示為去強化(de-emphasis)數值之定義。
第3圖所繪示為習知源極連續終端型電壓模式信號發器示意圖。
第4A圖所繪示為本發明電壓模式信號發射器第一實施例。
第4B圖所繪示為本發明電壓模式信號發射器第二實施例。
第5A圖所繪示為本發明第一實施例的詳係電路圖。
第5B圖所繪示為第一實施例中第一信號S1、第二信號S1BD與輸出信號Vo示意圖。
第6A圖與第6B圖所繪示為調整數值控制信號C以改變輸出信號Vo的去強度數值之示意圖。
第7A圖與第7B圖所繪示為其他電阻網路示意圖。
第8圖所繪示為本發明再一電壓模式信號發射器。
請參照第4A圖，其所繪示為本發明電壓模式信號發射器第一實施例。第一實施例係為單端點(single ended)的電壓模式信號發射器Tx，其可將第一信號S1轉換為輸出信號Vo。而輸出信號Vo再經由通道CH傳遞至信號接收器Rx。
再者，信號發射器Tx包括：去強化數值控制單元410、R2R階梯電路420。其中，去強化數值控制單元410接收第一信號S1與一數值控制信號C，而調整數值控制信號C即可控制R2R階梯電路420產生特定去強化數值的輸出信號Vo。
請參照第4B圖，其所繪示為本發明電壓模式信號發射器第二實施例。第二實施例係為差動(differential)的電壓模式信號發射器Tx，其可將差動信號DP、DN轉換為輸出信號Vo+、Vo-，經由通道CH1與CH2傳遞至信號接收器Rx。其中，差動信號包括：正信號DP與負信號DN；輸出信號包括正輸出信號Vo+與負輸出信號Vo-。
再者，信號發射器Tx包括：第一去強化數值控制單元430、第一R2R階梯電路440、第二去強化數值控制單元450與第二R2R階梯電路460。其中，第一去強化數值控制單元430接收正信號DP與第一數值控制信號CP，而調整第一數值控制信號CP即可控制第一R2R階梯電路440產生特定去強化數值的正輸出信號Vo+。另外，第二去強化數值控制單元450接收負信號DN與第二數值控制信號CN，而調整第二數值控制信號CN即可控制第二R2R階梯電路460產生特定去強化數值的負輸出信號Vo-。
以下以第一實施例為例來詳細介紹本發明。請參照第5A圖，其所繪示為本發明第一實施例的詳係電路圖。R2R階梯電路420包括多個電阻電路501~504。第一電阻電路501中第一電阻的第一端與第二電阻的第一端連接於一第一節點a以產生輸出信號Vo，而第一電阻的第二端連接於第二電阻電路502中的第二節點b，第二電阻的第二端接收第一輸入電壓W。第二電阻電路502中第一電阻的第一端與第二電阻的第一端連接於一第二節點b，而第一電阻的第二端連接於第三電阻電路503中的第三節點c，第二電阻的第二端接收第二輸入電壓X。第三電阻電路503中第一電阻的第一端與第二電阻的第一端連接於一第三節點 c，而第一電阻的第二端連接於第四電阻電路504的第四節點d，第二電阻的第二端接收第三輸入電壓Y。第四電阻電路504為最後一個電阻電路，其第一電阻的第一端與第二電阻的第一端連接於一第四節點d，而第一電阻的第二端連接於接地電壓，第二電阻的第二端接收第四輸入電壓Z。再者，第四電阻電路504中第一電阻與第二電阻的電阻值皆為2R之外，而其他電阻電路501~503中第一電阻的電阻值為R，第二電阻的電阻值為2R。
當然，本發明並未限定於四個電阻電路所組成的R2R階梯電路。任一數目的電阻數目所組成的R2R階梯電路也可以運用於本發明。舉例來說，R2R階梯電路包括多個電阻電路。每一個電阻電路中皆包括一第一電阻與一第二電阻，第一電阻的第一端與第二電阻的第一端連接於一節點，第一電阻的第二端連接於下一個電阻電路中的節點，第二電阻的第二端接收輸入電壓。再者，第一電阻電路中的節點為可產生輸出信號Vo；而最後一個電阻電路中第一電阻的第二端連接至接地電壓。再者，除了最後一個電阻電路之外，每個電阻電路中第一電阻的電阻值為R，第二電阻的電阻值為2R，而最後一個電阻電路中第一電阻與第二電阻的電阻值皆為2R。
以第5A圖中四個電阻電路501~504為例，很明顯地，第5A圖中，輸出信號Vo與四個輸入電壓W、X、Y、Z之間的關係為：Vo=(8W+4X+2Y+Z)/16。換句話說，R2R階梯電路420係提供多個權重(weight)一對一的對應於這些輸入電壓，使得這些輸入電壓乘上對應之權重後之加總成為輸出信號Vo。
再者，去強化數值控制單元410中包括一反相器512與一延遲單元514以及四選擇單元521~524。其中，串接的反相器512與延遲單元514係將第一信號S1反相，並且將反相的第一信號S1延遲一時間週期T後，成為第二信號S1BD。當然，反相器512與延遲單元514位置互換也可以產生第二信號S1BD。再者，該時間週期可視實際的需要來進行調整，本發明並未限定 該時間週期的確定數值。
根據本發明的實施例，選擇單元521~524的數目係相同於R2R階梯電路420中輸入電壓的數目。再者，根據數值控制信號C即來決定將第一信號S1或者第二信號S1BD作為四個輸入電壓W、X、Y、Z。
以第5A圖為例，數值控制信號C中的第一數值控制信號C1控制第一選擇單元521將第一信號S1作為第一輸入電壓W；第二數值控制信號C2控制第二選擇單元522將第一信號S1作為第二輸入電壓X；第三數值控制信號C3控制第三選擇單元523將第二信號S1BD作為第三輸入電壓Y；第四數值控制信號C4控制第四選擇單元524將第一信號S1作為第四輸入電壓Z。其中，上述之選擇單元521~524可以利用開關元件(switch)或者多工器(multiplexer)來實現。
請參照第5B圖，其所繪示為第一實施例中第一信號S1、第二信號S1BD與輸出信號Vo示意圖。其中，第一信號S1與第二信號S2的高準位為Vp且低準位為0，且第二信號S1BD係將反相的第一信號S1再延遲時間週期T。而第5B圖中，每個時間點之間的區間皆為T。
如第5B所示，在時間點t0~t1間，輸出電壓Vo=(8W+4X+2Y+Z)/16=(8×S1+4×S1+2×S1BD+S1)/16=(8×0+4×0+2×Vp+0)/16=(2×Vp)/16。
在時間點t1~t2間，輸出電壓Vo=(8W+4X+2Y+Z)/16=(8×Vp+4×Vp+2×Vp+Vp)/16=(15×Vp)/16。
在時間點t2~t4間，輸出電壓Vo=(8W+4X+2Y+Z)/16=(8×Vp+4×Vp+2×0+Vp)/16=(13×Vp)/16。
在時間點t4~t5間，輸出電壓Vo=(8W+4X+2Y+Z)/16=(8×0+4×0+2×0+0)/16=0。同理，時間點t5~t13可以利用相同的方法來進行計算，因此不再贅述。
因此，由第5A圖與第5B圖可知，第一實施例信號 發射器Tx中輸出信號Vo的去強度數值De=20×log{[(13/16)-(2/16)]×Vp/[(13/16)+(2/16)]×Vp}=20×log(11/15)。
再者，於第一實施例中，調整數值控制信號C即可以改變輸出信號Vo的去強度數值。請參照第6A圖與第6B圖，其所繪示為調整數值控制信號以改變輸出信號Vo的去強度數值之示意圖。相較於第5A圖，第6A圖中數值控制信號C的第一數值控制信號C1控制第一選擇單元521將第一信號S1作為第一輸入電壓W；第二數值控制信號C2控制第二選擇單元522將第二信號S1BD作為第二輸入電壓X；第三數值控制信號C3控制第三選擇單元523將第一信號S1作為第三輸入電壓Y；第四數值控制信號C4控制第四選擇單元524將第一信號S1作為第四輸入電壓Z。
同理，由第6A圖與第6B圖可知，第一實施例信號發射器Tx中輸出信號Vo的去強度數值De=20×log(7/15)。
由以上的說明可知，本發明的係提出一種電壓模式信號發射器Tx。此電壓模式信號發射器Tx由R2R階梯電路搭配去強化數值控制電路組成。並且，經由改變去強化數值控制電路的數值控制信號C，即可調整輸出信號的去強度數值De。
本發明的優點之一在於，R2R階梯電路的輸出阻抗會維持固定的電阻值R。如第4A圖所示，不論數值控制信號C如何改變，信號發射器Tx的輸出阻抗Zo會維持在固定的電阻值R。因此，在信號接輸器Rx中，只要連接一個電阻值為R的電阻，即可輕易的達成阻抗匹配。
再者，如第4B圖中的第二實施例也是同樣的動作原理將差動信號DP與DN改變為差動輸出信號Vo+與Vo-。亦即，第二實施例中的第一去強化數值控制單元430與第二去強化數值控制單元430之電路構造相同於第一實施例中的去強化數值控制單元410；而第二實施例中的第一R2R階梯電路440與第二R2R階梯電路460之電路構造相同於第一實施例中的數值控制信號 CP。其動作原理不再贅述。
同理，第4B圖中，不論第一數值控制信號CP與第二數值控制信號CN如何改變，二個R2R階梯電路440、460的輸出阻抗Zo1與Zo2會維持在固定的電阻值R，使得信號發射器Tx的總輸出阻抗為2R。因此，在信號接輸器Rx中，只要連接一個電阻值為2R的電阻，即可輕易的達成阻抗匹配。
上述本發明的電壓模式信號發射器雖然以去強化數值控制單元搭配R2R階梯電路為例來進行說明，但並不限定於R2R階梯電路。在此領域的技術人員，可以根據輸入電壓所對應之權重來設計一電阻網路，並且搭配去強化數值控制單元也可以實現電壓模式信號發射器。
舉例來說，請參照第7A圖與第7B圖，其所繪示為其他電阻網路示意圖。第7A圖係由電阻值為R的電阻組成階梯電路，其可以推導出輸出信號Vo=a0×W+a1×X+a2×Y+a3×Z。或者，如第7B圖中由特定電阻值所組成的階梯電路，可以推導出輸出信號Vo=b0×W+b1×X+b2×Y+b3×Z。
另外，本發明的第一實施例中，數值控制信號C係控制選擇單元524~524將第一信號S1或者第二信號S1BD其中之一作為R2R階梯電路420的輸入電壓。然而，本發明並不限定於此。以第8圖為例來做說明，選擇單元525~528更可以經由數值控制信號C的控制，將接地電壓作為R2R階梯電路420的輸入電壓。於第8圖中，輸入電壓Y連接至接地電壓時，輸出信號Vo=(8W+4X+Z)/16。當然，第8圖中去強化數值控制單元410中的接地電壓，也可以用其他電壓來取代，例如用電源電壓(VDD)來取代。
為了要讓輸出信號Vo具有去強度數值，R2R階梯電路420或者其他電阻網路的多個輸入電壓中，至少有一個輸入電壓需要由第一信號S1所提供，同時至少也有一個輸入電壓需要由第二信號S1BD所提供。如此，即可讓輸出信號Vo具有去強 度數值。
綜上所述，雖然本發明已以較佳實施例揭露如上，然其並非用以限定本發明。本發明所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作各種之更動與潤飾。因此，本發明之保護範圍當視後附之申請專利範圍所界定者為準。
410‧‧‧去強化數值控制單元
420‧‧‧R2R階梯電路

Claims (12)

  1. 一種電壓模式信號發射器，包括：一電阻網路，接收多個輸入電壓，其中，該電阻網路提供多個權重一對一的對應於該些輸入電壓，使得該些輸入電壓乘上對應之權重後之加總成為一輸出信號；以及一去強化數值控制單元，接收一第一信號並將反相的該第一信號延遲一時間週期後成為一第二信號，其中該第一信號係在一第一準位與一第二準位之間變化；其中，該去強化數值控制單元更接收一數值控制信號，使得該電阻網路中至少有一輸入電壓係由該第一信號提供，並且至少一輸入電壓係由該第二信號提供；以及，調整該數值控制信號用以改變該輸出信號的一去強度數值。
  2. 如申請專利範圍第1項所述之電壓模式信號發射器，其中該電阻網路係為一R2R階梯電路。
  3. 如申請專利範圍第2項所述之電壓模式信號發射器，其中該R2R階梯電路包括：多個電阻電路，每一該電阻電路包括：一第一電阻與一第二電阻，該第一電阻的一第一端與該第二電阻的一第一端連接於一節點，該第二電阻的一第二端連接收該些輸入電壓其中之一；其中，最後一個電阻電路中的該第一電阻的一第二端連接至一接地電壓，且其他的電阻電路中的該第一電阻的一第二端連接至下一個電阻電路中的該節點；最後一個電阻電路中的該第一電阻與該第二電阻的電阻值為2R，且其他的電阻電路中的該第一電阻的電阻值為R以及該第二電阻的電阻值為2R；以及，第一個電阻電路中的該節點產生該輸出信號。
  4. 如申請專利範圍第1項所述之電壓模式信號發射器，其 中該去強化數值控制單元包括：一反相器；一延遲單元，其中該第一信號經過該反相器與該延遲單元後成為該第二信號；以及一多個選擇單元，接收該第一信號與該第二信號，並根據該數值控制信號之控制，使得至少一個選擇單元提供該第一信號至該些輸入電壓其中之一，並且至少一個選擇單元提供該第二信號至該些輸入電壓其中之一。
  5. 如申請專利範圍第4項所述之電壓模式信號發射器，其中該些選擇單元係由多個開關單元或者多個多工器來實現。
  6. 如申請專利範圍第1項所述之電壓模式信號發射器，其中該電壓模式信號發射器係為一單端點電壓模式信號發射器，並且經由一通道將該輸出電壓傳遞至一單端點信號接收器。
  7. 一種電壓模式信號發射器，包括：一第一電阻網路，接收N個輸入電壓，其中，該電阻網路提供N個權重一對一的對應於該N個輸入電壓，使得該N個輸入電壓乘上對應之權重後之加總成為一正輸出信號；一第一去強化數值控制單元，接收一第一信號並將反相的該第一信號延遲一第一時間週期後成為一第二信號，其中該第一信號係在一第一準位與一第二準位之間變化；一第二電阻網路，接收M個輸入電壓，其中，該第二電阻網路提供M個權重一對一的對應於該M個輸入電壓，使得該M個輸入電壓乘上對應之權重後之加總成為一負輸出信號；一第二去強化數值控制單元，接收一第三信號並將反相的該第三信號延遲一第二時間週期後成為一第四信號，其中該第三信號係在該第一準位與該第二準位之間變化；其中，該第一去強化數值控制單元更接收一第一數值控制信 號，使得該第一電阻網路中至少有一輸入電壓係由該第一信號提供，並且至少一輸入電壓係由該第二信號提供；以及，該第二去強化數值控制單元更接收一第二數值控制信號，使得該第二電阻網路中至少有一輸入電壓係由該第三信號提供，並且至少一輸入電壓係由該第四信號提供；以及其中，調整該第一數值控制信號用以改變該正輸出信號的一第一去強度數值；以及調整該第二數值控制信號用以改變該負輸出信號的一第二去強度數值。
  8. 如申請專利範圍第7項所述之電壓模式信號發射器，其中該第一電阻網路係為一第一R2R階梯電路。
  9. 如申請專利範圍第8項所述之電壓模式信號發射器，其中該第一R2R階梯電路包括：N個電阻電路，每一該電阻電路包括：一第一電阻與一第二電阻，該第一電阻的一第一端與該第二電阻的一第一端連接於一節點，該第二電阻的一第二端連接收該些輸入電壓其中之一；其中，第N個電阻電路中的該第一電阻的一第二端連接至一接地電壓，且其他的電阻電路中的該第一電阻的一第二端連接至下一個電阻電路中的該節點；第N個電阻電路中的該第一電阻與該第二電阻的電阻值為2R，且其他的電阻電路中的該第一電阻的電阻值為R以及該第二電阻的電阻值為2R；以及，第一個電阻電路中的該節點產生該輸出信號。
  10. 如申請專利範圍第7項所述之電壓模式信號發射器，其中該第一去強化數值控制單元包括：一反相器；一延遲單元，其中該第一信號經過該反相器與該延遲單元後成為該第二信號；以及N個選擇單元，接收該第一信號與該第二信號，並根據該數 值控制信號之控制，使得至少一個選擇單元提供該第一信號至該些輸入電壓其中之一，並且至少一個選擇單元提供該第二信號至該些輸入電壓其中之一。
  11. 如申請專利範圍第10項所述之電壓模式信號發射器，其中該些選擇單元係由多個開關單元或者多個多工器來實現。
  12. 如申請專利範圍第7項所述之電壓模式信號發射器，其中該電壓模式信號發射器係為一差動電壓模式信號發射器，並且經由一第一通道與一第二通道將該正輸出電壓與該負輸出電壓傳遞至一差動信號接收器。
TW103115966A 2014-05-05 2014-05-05 電壓模式信號發射器 TWI538417B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW103115966A TWI538417B (zh) 2014-05-05 2014-05-05 電壓模式信號發射器
US14/689,725 US9444659B2 (en) 2014-05-05 2015-04-17 Voltage mode transmitter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW103115966A TWI538417B (zh) 2014-05-05 2014-05-05 電壓模式信號發射器

Publications (2)

Publication Number Publication Date
TW201543826A TW201543826A (zh) 2015-11-16
TWI538417B true TWI538417B (zh) 2016-06-11

Family

ID=54356008

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103115966A TWI538417B (zh) 2014-05-05 2014-05-05 電壓模式信號發射器

Country Status (2)

Country Link
US (1) US9444659B2 (zh)
TW (1) TWI538417B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI728624B (zh) * 2019-12-26 2021-05-21 創意電子股份有限公司 電壓模式信號發射裝置

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106339024B (zh) * 2015-07-08 2018-08-24 创意电子股份有限公司 电压模式信号发射器
TWI722090B (zh) * 2016-02-22 2021-03-21 日商新力股份有限公司 傳送裝置、傳送方法及通訊系統
US9722822B1 (en) * 2016-03-04 2017-08-01 Inphi Corporation Method and system using driver equalization in transmission line channels with power or ground terminations
US9819523B2 (en) * 2016-03-09 2017-11-14 Qualcomm Incorporated Intelligent equalization for a three-transmitter multi-phase system
CN113055031B (zh) * 2019-12-26 2022-06-14 创意电子股份有限公司 电压模式信号发射装置
TWI749462B (zh) * 2020-02-11 2021-12-11 創意電子股份有限公司 電壓模式信號收發裝置以及其電壓模式信號發射器

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4517518A (en) * 1982-07-30 1985-05-14 Victor Company Of Japan, Ltd. Circuit arrangement for reconstructing noise-affected signals
US8547140B1 (en) * 2010-11-03 2013-10-01 Pmc-Sierra, Inc. Apparatus and method for generating a bias voltage
KR20140020129A (ko) * 2012-08-08 2014-02-18 삼성전자주식회사 신호 처리 장치, 이를 구비한 전자 장치, 신호 처리 방법 및 컴퓨터 판독가능 기록매체

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI728624B (zh) * 2019-12-26 2021-05-21 創意電子股份有限公司 電壓模式信號發射裝置

Also Published As

Publication number Publication date
US20150319014A1 (en) 2015-11-05
TW201543826A (zh) 2015-11-16
US9444659B2 (en) 2016-09-13

Similar Documents

Publication Publication Date Title
TWI538417B (zh) 電壓模式信號發射器
US10033412B2 (en) Impedance and swing control for voltage-mode driver
JP5235083B2 (ja) エンファシス／デエンファシス方法、および出力ドライバ回路
CN107070824B (zh) 通信接收器均衡器
US8443223B2 (en) Method and system for balancing receive-side supply load
US9306509B2 (en) Receiver having a wide common mode input range
US7557615B1 (en) High-speed serial data transmitter architecture
JP2005504446A (ja) データ通信のためのプリエンファシス
US9525402B1 (en) Voltage mode transmitter
JP2007028619A (ja) 送信器回路におけるプログラム可能なスルーレート制御のための装置および方法
WO2016134606A1 (en) Transmitter apparatus and method
TW201639304A (zh) 轉送之時脈抖動的縮減技術
US9281974B1 (en) Equalizer circuitry having digitally controlled impedances
US11894959B2 (en) Ultra-high-speed PAM-N CMOS inverter serial link
CN112187260B (zh) 非对称光噪声阈值调整补偿的方法、电路及系统
US9083574B2 (en) System and method for AC coupling
US7557602B2 (en) Pre-emphasis circuit including slew rate controllable buffer
US9559697B2 (en) Transmitter circuit and semiconductor integrated circuit
US9537681B1 (en) Multimode equalization circuitry
CN110781114B (zh) 一种高速串行接口接收端的宽带无源线性均衡器电路
JP2013187678A (ja) 出力回路、出力回路の制御方法及び半導体装置
US10715358B1 (en) Circuit for and method of receiving signals in an integrated circuit device
JP7149228B2 (ja) 等化器および等化装置
US9793893B1 (en) Differential input buffer circuits and methods
US9705499B1 (en) System and method for interchangeable transmission driver output stage and low-power margining mode