TWI749462B - 電壓模式信號收發裝置以及其電壓模式信號發射器 - Google Patents
電壓模式信號收發裝置以及其電壓模式信號發射器 Download PDFInfo
- Publication number
- TWI749462B TWI749462B TW109104139A TW109104139A TWI749462B TW I749462 B TWI749462 B TW I749462B TW 109104139 A TW109104139 A TW 109104139A TW 109104139 A TW109104139 A TW 109104139A TW I749462 B TWI749462 B TW I749462B
- Authority
- TW
- Taiwan
- Prior art keywords
- receiver
- voltage mode
- mode signal
- terminal
- capacitance
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
- H03K17/6871—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/003—Modifications for increasing the reliability for protection
- H03K19/00315—Modifications for increasing the reliability for protection in field-effect transistor circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
- H03K19/018507—Interface arrangements
- H03K19/018521—Interface arrangements of complementary type, e.g. CMOS
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Transmitters (AREA)
- Amplifiers (AREA)
Abstract
一種電壓模式信號收發裝置以及其電壓模式信號發射器。電壓模式信號發射器包括驅動器、輸出電阻以及補償電容。驅動器提供發射信號至輸出端,其中輸出端耦接至接收器。輸出電阻串接在驅動器與接收器的耦接路徑間。補償電容與輸出電阻並聯耦接。其中,補償電容的電容值與接收器的輸入端上的等效電容的電容值實質上相等。
Description
本發明是有關於一種電壓模式信號收發裝置以及其電壓模式信號發射器,且特別是有關於一種可提升工作頻寬的電壓模式信號收發裝置以及其電壓模式信號發射器。
隨著電壓模式信號發射器的工作頻寬的增加,電壓模式信號發射器輸出端以即封裝體上的寄生電容,會引發所謂的碼間干擾(inter-symbol-interference)的問題,而降低了電壓模式信號發射器在抖動量上的表現度。在習知的技術領域中,常透過設置預去強(pre/de-emphasis)電路來等化電壓模式信號發射器的通道響應。不過,這樣的做法除了使電路架構變得更為複雜外,還可能造成所輸出的發射信號的振幅的下降。減低電壓模式信號發射器的表現度。
本發明提供一種電壓模式信號收發裝置以及其電壓模式信號發射器,可增加工作頻寬。
本發明的電壓模式信號發射器包括驅動器、輸出電阻以及補償電容。驅動器提供發射信號至輸出端,其中輸出端耦接至接收器。輸出電阻串接在驅動器與接收器的耦接路徑間。補償電容與輸出電阻並聯耦接。其中,補償電容的電容值與接收器的輸入端上的等效電容的電容值實質上相等。
在本發明的一實施例中,上述的接收器的輸入端上的等效電容為接收器的輸入端與參考間地端間的電容。
在本發明的一實施例中,上述的補償電容為可變電容。
在本發明的一實施例中,電壓模式信號發射器更包括電容偵測器。電容偵測器耦接至接收器的輸入端,用以偵測接收器的輸入端上的等效電容的電容值,並產生控制信號。
在本發明的一實施例中,上述的補償電容的電容值依據控制信號以進行調整。
在本發明的一實施例中,上述的驅動器包括第一電晶體以及第二電晶體。第一電晶體具有第一端接收電源電壓,具有第二端提供發射信號,第一電晶體的控制端接收第一輸入信號。
本發明的電壓模式信號收發裝置包括接收器以及如上所述的電壓模式信號發射器。接收器與電壓模式信號發射器相耦接。
基於上述,本發明的電壓模式信號發射器透過在輸出端上設置補償電容。藉由使補償電容的電容值與接收器的輸入端上的等效電容的電容值實質上相等,可使發射信號與其頻率不相關,並提升電壓模式信號發射器的工作頻寬。
為讓本發明的上述特徵和優點能更明顯易懂,下文特舉實施例,並配合所附圖式作詳細說明如下。
請參照圖1,圖1繪示本發明一實施例的電壓模式信號收發裝置的示意圖。電壓模式信號收發裝置100包括電壓模式信號發射器110以及接收器120。電壓模式信號發射器110包括驅動器111。驅動器111用以提供發射信號Vi
至電壓模式信號發射器110的輸出端OE,其中,電壓模式信號發射器110的輸出端OE耦接至接收器120。電壓模式信號發射器110中並具有輸出電阻RS
以及補償電容CS
。輸出電阻RS
串接在驅動器111與接收器120的耦接路徑間。在本實施例中,輸出電阻RS
串接在驅動器111與電壓模式信號發射器110的輸出端OE間。補償電容CS
則與輸出電阻RS
並聯耦接。
在另一方面,接收器120提供負載電阻RL
,並且,在接收器120的輸入端IE以及參考接地端GND間具有等效電容CL
。接收器120的輸入端IE上則接收依據發射信號Vi
所產生的輸入信號VO
。
在此請注意,在本實施例中,補償電容CS
的電容值可設置為與等效電容CL
的電容值相等。在這樣的條件下,輸入信號VO
與發射信號Vi
間的關係可表示如下示的數學式(1):
其中,ZL
為相互並聯耦接的負載電阻RL
與等效電容CL
所提供的等效阻抗。ZS
為相互並聯耦接的輸出電阻RS
與補償電容CS
所提供的等效阻抗。在等效電容CL
與補償電容CS
具有相同的電容值的條件下,輸入信號VO
的振幅大小可以獨立於其頻率的高低。
附帶一提的,在本發明實施例中,補償電容CS
可以視為一升壓電容,並可基於發射信號Vi
,對傳送至接收器120的輸入端IE上的輸入信號VO
進行電壓抬升的動作。並且,在輸入信號VO
的振幅大小可以獨立於其頻率的高低的條件下,電壓模式信號收發裝置100的工作頻寬可以有效的增加。
另外,在實際的應用上,基於元件設計上具有一定程度的誤差,要使等效電容CL
與補償電容CS
具有完全相同的電容值可能具有一定程度的困難。因此,本發明實施例中,使等效電容CL
的電容值實質上與補償電容CS
的電容值相等,也可有效增加電壓模式信號收發裝置100的工作頻寬。
以下請參照圖2,圖2繪示本發明實施例的驅動器的實施方式的示意圖。在圖2中,應用於本發明實施例的電壓模式信號發射器中的驅動器200包括電晶體M1以及M2。電晶體M1的第一端接收電源電壓VDD
,電晶體M1的第二端提供發射信號Vi
,電晶體M1的控制端接收輸入信號IN1。電晶體M2的第一端耦接至電晶體M1的第二端,電晶體M2的第二端耦接至參考接地端GND,電晶體M2的控制端接收輸入信號IN2。
在本實施方式中,電晶體M1、M2的導電型態可以是互補的。輸入信號IN1以及輸入信號IN2可以是相同的信號。
此外,本領域具通常知識者所熟知的驅動電路也可應用於本發明實施例的驅動器中,並不限制於圖2的實施方式。圖2的實施方式僅只是說明用範例,不用以限縮本發明的範疇。
以下請參照圖3A,圖3A繪示本發明另一實施例的電壓模式信號收發裝置的示意圖。電壓模式信號收發裝置300包括電壓模式信號發射器310以及接收器320。電壓模式信號發射器310包括驅動器311、電容偵測器312、輸出電阻RS
以及補償電容CS
。在本實施例中,補償電容CS
可以為一可變電容。並且,補償電容CS
的電容值,可以依據控制信號CTR來進行調整。
接收器320中具有負載電阻RL
以及等效電容CL
。控制信號CTR可依據等效電容CL
的電容值來產生。在本發明實施例中,電容偵測器312用以偵測等效電容CL
的電容值。並依據所偵測出的等效電容CL
的電容值來產生控制信號CTR。透過接收電容偵測器312所產生的控制信號CTR,補償電容CS
的電容值可以調整為與等效電容CL
的電容值實質上相同,並藉以提高電壓模式信號收發裝置300的工作頻寬。
在本發明另一實施例中,電壓模式信號發射器310中不必要設置電容偵測器312。其中,在等效電容CL
的電容值為已知的條件下,可透過外部寫入的方式來產生控制信號CTR,並透過控制信號CTR來調整補償電容CS
的電容值與等效電容CL
的電容值實質上相同。上述的外部寫入方式可以透過電壓模式信號發射器310的一個或多個輸入腳位進行命令及資料寫入動作來完成,或者,也可透過在電壓模式信號發射器310中設置非揮發性記憶元件,並對非揮發性記憶元件進行寫入動作來完成,沒有固定的限制。
關於為可變電容的補償電容CS
的硬體架構,可應用本領域具通常知識者所熟知的,可通過電氣信號進行電容值調整的任一可變電容來實施,沒有固定的限制。
附帶一提的,在實際的使用上,當電壓模式信號發射器310對應的接收器320的種類為已知。可針對多種接收器320的等效電容CL
的電容值進行分類,並依據目前使用的接收器320的種類來產生控制信號CTR。細節上來說明,若接收器320的等效電容CL
的電容值依據數值大小可分為四類,可設定四類的接收器320分別對應的控制信號CTR為兩位元的邏輯信號00、01、10以及11。當電壓模式信號發射器310耦接的接收器320的等效電容CL
的電容值為第二類,則可設定電壓模式信號發射器310中的控制信號CTR為01,就可快速且有效的完成補償電容CS
的電容值的設定動作。
關於補償電容CS
的實施範例,可參照圖3B,其中圖3B繪示本發明實施例的補償電容的一實施方式的示意圖。在圖3B中,補償電容CS
由多個電容CS1
~CSN
以及多個開關SW1~SWN所構成。電容CS1
~CSN
分別與開關SW1~SWN相互串接以形成多個電容開關串。電容開關串並彼此相互並聯耦接。在本實施方式中,開關SW1~SWN受控於控制信號CTR以分別被導通或斷開。控制信號CTR可以具有N個位元,並分別控制開關SW1~SWN的導通或斷開狀態。在進行補償電容CS
的電容值的調整動作時,可以透過導通不同數量的開關SW1~SWN來完成。
在本實施方式中,電容CS1
~CSN
的電容值可以相同,或者也可以成一預先設定的比例關係,例如,電容CS1
~CSN
的電容值的比例可以為1:21
:22
:… :2N-1
。如此一來,以電容CS1
的電容值為UC為範例,透過導通開關SW1~SWN中的一個或多個,可以使補償電容CS
的電容值可以等於,其中M可以為介於1~2N
間的整數。
請參照圖4,圖4繪示本發明實施例中接收器接收到的輸入信號的波形圖。其中,波形CV1為加入補償電容後的輸入信號的波形,波形CV2則為移除補償電容後的輸入信號的波形。在此,可以清楚的發現,透過在電壓模式信號發射器中設置補償電容,可有效提升輸入信號所形成的眼圖(eye diagram)中的眼寬(eye width),表示電壓模式信號收發裝置的工作頻寬有效被提升。
綜上所述,本發明簡單的透過在電壓模式信號發射器中的輸出電阻上並接一個補償電容,並使補償電容與接收器的等效電容的電容值實質上相等。如此一來,可使接收器所接收到的輸入信號的振幅大小與其頻率相互獨立(不相關聯),可有效提升電壓模式信號收發裝置的工作頻寬。在兼顧電路成本以及設計難度的條件下,提升電壓模式信號收發裝置的表現度。
雖然本發明已以實施例揭露如上,然其並非用以限定本發明,任何所屬技術領域中具有通常知識者,在不脫離本發明的精神和範圍內,當可作些許的更動與潤飾,故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
100、300:電壓模式信號收發裝置
110、310:電壓模式信號發射器
111、311:驅動器
120、320:接收器
200:驅動器
312:電容偵測器
CL
:等效電容
CS
:補償電容
CS1
~CSN
:電容
CTR:控制信號
CV1、CV2:波形
GND:參考接地端
IE:輸入端
IN1、IN2:輸入信號
M1、M2:電晶體
OE:輸出端
RL
:負載電阻
R:S
:輸出電阻
SW1~SWN:開關
Vi
:發射信號
VO
:輸入信號
圖1繪示本發明一實施例的電壓模式信號收發裝置的示意圖。
圖2繪示本發明實施例的驅動器的實施方式的示意圖。
圖3A繪示本發明另一實施例的電壓模式信號收發裝置的示意圖。
圖3B繪示本發明實施例的補償電容的一實施方式的示意圖。
圖4繪示本發明實施例中接收器接收到的輸入信號的波形圖。
100:電壓模式信號收發裝置
110:電壓模式信號發射器
111:驅動器
120:接收器
CL
:等效電容
CS
:補償電容
GND:參考接地端
IE:輸入端
OE:輸出端
RL
:負載電阻
RS
:輸出電阻
Vi
:發射信號
VO
:輸入信號
Claims (9)
- 一種電壓模式信號發射器,耦接至一接收器的輸入端,包括:一驅動器,提供一發射信號至一輸出端,其中該輸出端耦接至該接收器;一輸出電阻,串接在該驅動器與該接收器的耦接路徑間;一補償電容,與該輸出電阻並聯耦接,其中,該補償電容的電容值與該接收器的輸入端上的一等效電容的電容值實質上相等;以及一電容偵測器,耦接至該接收器的輸入端,用以偵測該接收器的輸入端上的該等效電容的電容值,並產生一控制信號。
- 如申請專利範圍第1項所述的電壓模式信號發射器,其中該接收器的輸入端上的該等效電容為該接收器的輸入端與一參考間地端間的電容。
- 如申請專利範圍第1項所述的電壓模式信號發射器,其中該補償電容為一可變電容。
- 如申請專利範圍第3項所述的電壓模式信號發射器,其中該補償電容的電容值依據該控制信號以進行調整。
- 如申請專利範圍第1項所述的電壓模式信號發射器,其中該驅動器包括: 一第一電晶體,具有第一端接收一電源電壓,具有第二端提供該發射信號,該第一電晶體的控制端接收一第一輸入信號;以及一第二電晶體,具有第一端耦接至該第一電晶體的第二端,該第二電晶體的第二端耦接至一參考接地端,該第二電晶體的控制端接收一第二輸入信號。
- 一種電壓模式信號收發裝置,包括:一接收器;以及一電壓模式信號發射器,耦接至該接收器的輸入端,其中該電壓模式信號發射器包括;一驅動器,提供一發射信號至一輸出端,其中該輸出端耦接至該接收器一輸出電阻,串接在該驅動器與該接收器的耦接路徑間;一補償電容,與該輸出電阻並聯耦接,其中,該補償電容的電容值與該接收器的輸入端上的一等效電容的電容值實質上相等;以及一電容偵測器,該電容偵測器耦接至該接收器的輸入端,用以偵測該接收器的輸入端上的該等效電容的電容值,並產生一控制信號。
- 如申請專利範圍第6項所述的電壓模式信號收發裝置,其中該接收器的輸入端提供該等效電容以及一等效電阻, 其中該等效電容以及該等效電阻並聯耦接在該接收器的輸入端與一參考間地端間。
- 如申請專利範圍第6項所述的電壓模式信號收發裝置,其中該補償電容為一可變電容。
- 如申請專利範圍第8項所述的電壓模式信號收發裝置,其中該補償電容的電容值依據該控制信號以進行調整。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW109104139A TWI749462B (zh) | 2020-02-11 | 2020-02-11 | 電壓模式信號收發裝置以及其電壓模式信號發射器 |
US16/861,223 US10965284B1 (en) | 2020-02-11 | 2020-04-29 | Voltage mode signal transceiving device and voltage mode signal transmitter thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW109104139A TWI749462B (zh) | 2020-02-11 | 2020-02-11 | 電壓模式信號收發裝置以及其電壓模式信號發射器 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW202131646A TW202131646A (zh) | 2021-08-16 |
TWI749462B true TWI749462B (zh) | 2021-12-11 |
Family
ID=75164477
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW109104139A TWI749462B (zh) | 2020-02-11 | 2020-02-11 | 電壓模式信號收發裝置以及其電壓模式信號發射器 |
Country Status (2)
Country | Link |
---|---|
US (1) | US10965284B1 (zh) |
TW (1) | TWI749462B (zh) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5512838A (en) * | 1992-09-03 | 1996-04-30 | Hewlett-Packard Company | Probe with reduced input capacitance |
US7957412B2 (en) * | 2008-03-19 | 2011-06-07 | Cray Inc. | Lonely pulse compensation |
TW201543826A (zh) * | 2014-05-05 | 2015-11-16 | Global Unichip Corp | 電壓模式信號發射器 |
US9673773B2 (en) * | 2015-06-23 | 2017-06-06 | Qualcomm Incorporated | Signal interconnect with high pass filter |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5172051A (en) * | 1991-04-24 | 1992-12-15 | Hewlett-Packard Company | Wide bandwidth passive probe |
US6661276B1 (en) * | 2002-07-29 | 2003-12-09 | Lovoltech Inc. | MOSFET driver matching circuit for an enhancement mode JFET |
US7256575B2 (en) * | 2004-06-01 | 2007-08-14 | Tektronix, Inc. | Wide bandwidth attenuator input circuit for a measurement probe |
US8564308B2 (en) * | 2009-09-30 | 2013-10-22 | Tektronix, Inc. | Signal acquisition system having reduced probe loading of a device under test |
-
2020
- 2020-02-11 TW TW109104139A patent/TWI749462B/zh active
- 2020-04-29 US US16/861,223 patent/US10965284B1/en active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5512838A (en) * | 1992-09-03 | 1996-04-30 | Hewlett-Packard Company | Probe with reduced input capacitance |
US7957412B2 (en) * | 2008-03-19 | 2011-06-07 | Cray Inc. | Lonely pulse compensation |
TW201543826A (zh) * | 2014-05-05 | 2015-11-16 | Global Unichip Corp | 電壓模式信號發射器 |
US9673773B2 (en) * | 2015-06-23 | 2017-06-06 | Qualcomm Incorporated | Signal interconnect with high pass filter |
Also Published As
Publication number | Publication date |
---|---|
TW202131646A (zh) | 2021-08-16 |
US10965284B1 (en) | 2021-03-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7420387B2 (en) | Semiconductor device capable of controlling OCD and ODT circuits and control method used by the semiconductor device | |
US7034567B2 (en) | Semiconductor devices with reference voltage generators and termination circuits configured to reduce termination mismatch | |
JP5031258B2 (ja) | 半導体装置におけるインピーダンス制御回路及びインピーダンス制御方法 | |
US7288967B2 (en) | Differential output driver and semiconductor device having the same | |
US20070124518A1 (en) | Transmitter driver circuit in high-speed serial communications system | |
US7808269B2 (en) | Semiconductor integrated circuit | |
US10083763B2 (en) | Impedance calibration circuit and semiconductor memory device including the same | |
US8786323B2 (en) | Driver with resistance calibration capability | |
US20100164540A1 (en) | Semiconductor Memory Device | |
US20180004281A1 (en) | Reception interface circuit and memory system including the same | |
TWI448868B (zh) | Voltage regulator | |
JP3433707B2 (ja) | 差動入力回路 | |
KR100524237B1 (ko) | 2 개의 전송 모드를 갖는 데이터 전송 회로 및 데이터전송 방법 | |
KR100410978B1 (ko) | 반도체 메모리 장치의 임피이던스 매칭회로 | |
US7518424B2 (en) | Slew rate controlled output circuit | |
TWI749462B (zh) | 電壓模式信號收發裝置以及其電壓模式信號發射器 | |
US11019392B2 (en) | Methods and apparatus for an output buffer | |
CN113315534B (zh) | 电压模式信号收发装置以及其电压模式信号发射器 | |
US7768311B2 (en) | Suppressing ringing in high speed CMOS output buffers driving transmission line load | |
US20100277145A1 (en) | System for accounting for switch impendances | |
TW201828595A (zh) | 阻抗匹配電路與應用阻抗匹配電路的積體電路 | |
US20140176260A1 (en) | Signal transmission circuit | |
TWI799243B (zh) | 具有過電壓保護的發射器 | |
TWI517575B (zh) | 自動校正輸出緩衝器的驅動能力之裝置與方法 | |
JP6902068B2 (ja) | ドライバ装置 |