JP2007028619A - 送信器回路におけるプログラム可能なスルーレート制御のための装置および方法 - Google Patents

Abstract

【課題】可変なレートまたは様々な送信プロトコルを用いたデータ転送用に使用される送信器において、可変にスルーレートを制御すること。
【解決手段】本発明が提供する選択可能なスルーレートを有する送信器ドライバ回路は、可変のスルーレートを有するドライバ入力信号を生成するプリドライバ回路と、プリドライバ回路からスルーレートの制御された信号を受信するドライバ回路とを備える。このプリドライバ回路は、入力にて受信された信号に関連するプリドライバ出力信号を駆動するように選択的に動作可能である、複数のプリドライバステージと、少なくとも１つのスルーレート制御信号に応答する制御回路とを備え、制御回路は、プリドライバステージを選択的にイネーブルにして、プリドライバ出力信号スルーレートを変更させるように動作し、ドライバ回路は、プリドライバ出力信号のスルーレートに関連するスルーレートを有するドライバ出力信号を生成する。
【選択図】図１

Description

本発明は、高速送信器回路のための可変スルーレートドライバに関する。

送信器ドライバ回路は、典型的には、異なる集積回路デバイスに配置された集積回路の間にて、信号を送信するために使用される。その信号は、相互接続線、集積回路ピン、ワイヤまたは回路基板トレース、アンテナ、無線、および他の媒体などの、様々な送信媒体を介して送信され得る。送信器ドライバは、リモート受信器によって正確に解釈されるために、その信号に対して、十分にクリアで、十分な大きさである出力信号を生成することが要求され得る。送信器は、信号が送信される前に、信号を修正または増幅するために、プリエンファシスを使用し得、送信精度を改善する。

高速アプリケーションにおいて、送信器ドライバは、例えば、６２２ＭＢｐｓ（メガビット／秒）から６．５ＧＢｐｓ（ギガビット／秒）の速度に達し得る非常に高いビットレートにて機能することが要求され得る。そのような高レートにて、データを送信するためには、送信器ドライバは、非常に短い時間において、その出力を、論理ロー状態から論理ハイ状態に切り替えることが要求され得る（その逆もまた然り）。二つの状態間の遷移について、その出力信号にかかる時間は、典型的には、それがその最終値の２０パーセントから８０パーセントへと（あるいは１０パーセントから９０パーセントへと）遷移するために出力にかかる時間として計測される、信号の立ち上がり時間または立ち下り時間として知られている。遷移が生じるレートは、エッジレート、またはスルーレート（ｓｌｅｗ ｒａｔｅ）として知られる。１５４ｐｓの信号期間に対応する６．５ＧＢｐｓにて機能する送信器にとって、信号の立ち上がり時間および立ち下り時間は、３０ｐｓほど短いことが要求され得る。

高速で動作する送信器ドライバは、電磁干渉（ＥＭＩ）として知られる電磁放射を生成する。一つのデバイスによって放射されたＥＭＩは、他のデバイスまたは回路の動作に干渉し得、そのドライバまたは回路の動作において、データロスまたは他の低下を導く。送信器によって生成されるＥＭＩの量は、送信器のスルーレートに関連し得、より高いスルーレートを有する送信器はより大きなＥＭＩを生成する。

ＸＡＵＩ、ＧＩＧＥ、ＰＣＩ−Ｅｘｐｒｅｓｓ、ＳＯＮＥＴ ＯＣ−４８、ＣＥＩ／ＯＩＦおよび他のものを含む所定の送信プロトコルは、それらのプロトコルを用いて信号を送信するために使用される高速送信器に、最小および最大スルーレート要求を課す。最小スルーレートは、送信された信号が、受信器において正確に解釈されるために、十分にクリアで、十分にシャープな遷移を有することを確保することが要求される。最大スルーレートは、送信器によって生成されるＥＭＩを制限することが課される。ＥＭＩの生成に対するこれらの制限はまた、米国における、連邦通信委員会（ＦＣＣ）などの規格団体によって課され得る。

可変なレートにおけるデータ転送、または様々な送信プロトコルを用いたデータ転送に使用される送信器（例えば、プログラマブルロジックデバイスにおける送信器）において、可変にスルーレートを制御することが必要とされ得る。

本発明に従い、回路および方法は、送信器ドライバのための可変なスルーレート制御を提供する。送信器ドライバは、プログラム可能な数の脚（ｌｅｇ）を用いたトランジスタなどのような、可変なサイズおよび可変な駆動の強さを有するスイッチまたはトランジスタを含み得る。ドライバの出力スルーレートは、トランジスタの多数の脚を選択的にイネーブル、またはディスエーブルすることによって調整され得る。送信器ドライバは、プリドライバ（ｐｒｅ−ｄｒｉｖｅｒ）回路に、代替的にまたは追加的に結合され得、そのプリドライバ回路は、プログラム可能なスルーレート制御を有する。送信器ドライバの出力信号のスルーレートは、プリドライバ回路の出力スルーレートを変更することによって、調整され得る。プリドライバ回路のスルーレートは、プリドライバのステージの異なる組み合わせを選択的にイネーブルまたはディスエーブルすることによって調整され得る。好ましい実施形態において、異なるドライバ入力信号を駆動するために使用されるプリドライバ回路は、良い出力信号の質を確証するために、正確に遅延整合される。

本発明は、例えば、以下の手段を提供する。

（項目１）
可変のスルーレートを有するドライバ入力信号を生成するプリドライバ回路であって、
該プリドライバ回路の入力にて受信された信号に関連するプリドライバ出力信号を駆動するように選択的に動作可能である、複数のプリドライバステージと、
少なくとも一つのスルーレート制御信号に応答する制御回路であって、該制御回路は、該プリドライバステージを選択的にイネーブルにして、該プリドライバ出力信号スルーレートを変更させるように動作する、制御回路と
を備える、プリドライバ回路と、
該プリドライバ回路からスルーレートの制御された信号を受信するドライバ回路であって、該プリドライバ出力信号のスルーレートに関連するスルーレートを有するドライバ出力信号を生成する、ドライバ回路と
を備える、選択可能なスルーレートを有する送信器ドライバ回路。

（項目２）
可変のスルーレートを有する第２のドライバ入力信号を生成する第２のプリドライバ回路をさらに備え、
上記ドライバ回路はさらに、該第２のプリドライバ回路からスルーレートの制御された信号を受信し、該ドライバ回路は、該プリドライバおよび第２のプリドライバ出力信号のスルーレートに関連するスルーレートを有するドライバ出力信号を生成する、項目１に記載の送信器ドライバ。

（項目３）
上記プリドライバおよび第２のプリドライバ回路の入力と、該プリドライバおよび第２のプリドライバ回路の出力との間の送信遅延が整合される、項目２に記載の送信器ドライバ。

（項目４）
上記第２のプリドライバ回路が、プリエンファシス信号を駆動するように使用される、項目２に記載の送信器ドライバ。

（項目５）
上記プリドライバ出力信号が差分信号である、項目１に記載の送信器ドライバ。

（項目６）
上記ドライバ回路が可変の駆動の強さを有するスイッチを備え、該スイッチの該駆動の強さが上記スルーレート制御信号に応答して可変である、項目１に記載の送信器ドライバ。

（項目７）
上記送信器ドライバの出力に結合された可変の容量性の要素をさらに備え、該要素の静電容量は上記スルーレート制御信号に応答して変更される、項目１に記載の送信器ドライバ。

（項目８）
上記送信器ドライバが、約６２２ＭＢｐｓを越える可変ビットレートにて動作する、項目１に記載の送信器ドライバ。

（項目９）
上記送信器ドライバが、最大約６．５ＧＢｐｓまで、可変ビットレートにて動作する、項目１に記載の送信器ドライバ。

（項目１０）
上記選択可能なスルーレートがプログラム可能に選択可能である、項目１に記載の送信器ドライバ回路。

（項目１１）
項目１に記載の送信器ドライバを備える、プログラマブルロジックデバイス。

（項目１２）
項目１に記載の送信器ドライバを備える、集積回路デバイス。

（項目１３）
処理回路と、
該処理回路に結合されるメモリと、
該処理回路および該メモリに結合される項目１２に記載の集積回路デバイスと
を備える、デジタル処理システム。

（項目１４）
項目１２に記載の集積回路デバイスを実装したプリント回路基板。

（項目１５）
送信器ドライバの出力スルーレートを変更する方法であって、該方法は、
スルーレート制御信号に応答して、複数のプリドライバ回路ステージを選択的にイネーブルすることによって、プリドライバ回路の該出力スルーレートを変更することと、
可変のスルーレートを有するプリドライバの出力信号を生成するために、入力信号に、該プリドライバ回路の入力を適用することと、
所望のスルーレートを有するドライバ出力信号を生成するために、該プリドライバ出力信号に、該送信器ドライバを適用することと
を包含する、方法。

（項目１６）
スルーレート制御信号に応答して、複数のプリドライバ回路ステージを選択的にイネーブルすることによって、第２のプリドライバ回路の該出力スルーレートを変更することと、
可変のスルーレートを有する第２のプリドライバの出力信号を生成するために、第２の入力信号に、該第２のプリドライバ回路の入力を適用することと、
該プリドライバおよび第２のプリドライバ出力信号に応答してドライバ出力信号を生成するために、該第２のプリドライバ出力信号を該送信器ドライバに適用することと
を包含する、項目１５に記載の方法。

（項目１７）
上記プリドライバおよび第２のプリドライバ回路の入力と、該プリドライバのおよび第２のプリドライバ回路の出力との間の送信遅延を整合することをさらに包含する、項目１６に記載の方法。

（項目１８）
スルーレート制御信号に応答して、上記送信器ドライバにおけるスイッチの上記ドライバの強さを選択的に変更することによって、該送信器ドライバの出力スルーレートを変更することをさらに包含する、項目１５に記載の方法。

（項目１９）
第１および第２のスイッチであって、該第１および第２のスイッチの第１の端子は、連結され、かつ第１の電流源に結合され、該第１および第２のスイッチの第２の端子は、ドライバ入力引き出し線に結合され、該第１のスイッチの第３の端子は、第１のドライバ出力引き出し線に結合され、該第２のスイッチの第３の端子は、第２のドライバ出力引き出し線に結合され、該第１および該第２のスイッチは、可変のサイズを有する、第１および第２のスイッチと、
第３および第４のスイッチであって、該第３および第４のスイッチの第１の端子は、連結され、かつ第２の電流源に結合され、該第３および第４のスイッチの第２の端子は、ドライバ入力引き出し線に結合され、該第３のスイッチの第３の端子は、該第１のドライバ出力引き出し線に結合され、該第４のスイッチの該第３の端子は、該第２のドライバ出力引き出し線に結合され、該第３および該第４のスイッチは、可変のサイズを有する、第３および第４のスイッチと、
少なくとも一つのスルーレート制御信号に応答する制御回路であって、該第１、該第２、該第３、および該第４のスイッチのサイズを変更するように動作する、制御回路と
を備える、プログラマブルスルーレートを制御するためのドライバ回路。

（項目２０）
上記第１、上記第２、上記第３、および上記第４のスイッチが、選択可能な数の脚を有するトランジスタを備え、上記制御回路が、該トランジスタの可変数の脚を選択的にイネーブルするように動作する、項目１９に記載のドライバ回路。

本発明により、可変なレートにおけるデータ転送、または様々な送信プロトコルを用いたデータ転送に使用される送信器において、可変にスルーレートが制御され得る。

本発明のさらなる特徴、その性質および様々な利点は、以下の添付された図面および詳細な記載からさらに明らかになる。

図１は、集積回路デバイス上、または、信号を送信または駆動するために使用される他の回路において含まれる、送信器または送受信器回路の一部であり得る送信器ドライバ１０１を示す。その送信器が含まれる集積回路デバイスは、好ましくは、プログラマブルロジックデバイス（ＰＬＤ）、または、特定用途向け集積回路（ＡＳＩＣ）、あるいは、他のタイプの集積回路デバイスなどのプログラム可能なデバイスであり得る。送信器はまた、他のタイプの集積回路デバイスおよび他のタイプの回路に含まれ得る。

送信器ドライバ１０１は、一つ以上の入力引き出し線１０３を介した、集積回路デバイスの他の領域から入力を受信する。好ましい実施形態において、送信器ドライバ１０１は、二つの入力引き出し線１０３を介して差分信号を受信し得る。別の好ましい実施形態において、送信器ドライバ１０１は、二つの入力引き出し線を介して、メインの差分信号、および、二つ以上の追加的な入力引き出し線１０３を介して、プリエンファシス、プリタップ（ｐｒｅ−ｔａｐ）、および／またはポストタップ（ｐｏｓｔ−ｔａｐ）信号を受信し得る。図１に示される特定のインプリメンテーションにおいて、送信器ドライバ１０１は、４つの入力引き出し線を介して、二つの差分入力信号を受信し得、その入力信号は、メインの差分入力およびプリエンファシスの差分入力信号に対応する。送信器ドライバ１０１はまた、一つ以上の出力引き出し線１１１、１１３を有し得る。差分信号のために使用される場合、二つの出力引き出し線が使用され得、出力引き出し線上の信号は相補的である。

一つ以上の電流源１１５、１１７、１４５、１４７は、電流を送信器ドライバ１０１に供給し得る。一実施形態において、送信器ドライバは、電流を単一のメインドライバステージに供給する電流源１１５および１１７の対に結合され得る。別の実施形態において、送信器ドライバは、電流源１１５、１１７、および１４５、１４７の二つ以上の対に結合され得、電流源のそれぞれの対は、ドライバの別個のステージをドライバする。電流源は、特定の強さの電流を供給し得る。あるいは、電流源は、可変であり得、または、選択的に可変であり得る。プログラム可能な可変の電流源は、ドライバの駆動の強さをプログラム可能に変化させるか、ドライバによって供給される出力信号の強さを変化させるか、または、メインおよびプリエンファシスのドライバのゲインを変化させるかのために、使用され得る。ドライバの駆動の強さを増加させるために、電流源によって供給される電流は増加され得る。同様に、出力引き出し線１１１および１１３において、より高い強さの出力信号を生成するために、電流源１１５および１１７によって供給される電流の値は増加され得る。最後に、ドライバの出力信号において、メインの入力信号と比較して、プリエンファシスの入力信号の相対的な強さを変化させるために、プリエンファシスの電流源１４５、１４７によって供給される電流の値は、そのメインの電流源１１５、１１７の強さと比較して変化し得る。電流源の対におけるそれぞれの電流源は、同じ強さの電流を駆動し得る。

上記の回路に付け加えて、送信器ドライバ１０１はまた、インピーダンス要素１２１および１２３、ならびに、通常モードの電圧源１２５を含み得る。インピーダンス要素１２１および１２３は、出力引き出し線１１１および１１３との間を直列に結合された抵抗器であり得、送信器ドライバの出力インピーダンスと、送信器が結合される回路のインピーダンスとを整合するために使用され得る。そのようなインピーダンス整合は、通常、送信器および受信器の両方の送信効率を改善するために使用され得る。電圧源１２５は、インピーダンス要素１２１および１２３との間にて結合され得、送信器ドライバの出力において、安定した通常のモードＤＣ電圧を提供する。

図２Ａは、高速ドライバ回路２０１の例示的な回路図を示し、高速ドライバ回路２０１は、送信器ドライバ１０１などの、送信器ドライバとして使用され得る。高速ドライバ２０１は、４つの入力引き出し線である、２０３、２０５、２０７、および２０９において、４つの入力信号を受信する。それぞれの入力引き出し線は、スイッチ２０４、２０６、２０８、および２１０のゲートに結合される。上側のスイッチ２０４および２０６は、ＰＭＯＳまたはＰＮＰトランジスタなどのＰ型トランジスタであり得、互いに結合される、または電流源２１５に結合される電流端子を有する。電流源２１５は、可変であり得、または選択的にかプログラム可能に可変であり得、あるいは、上記した図１の電流源１１５に実質的に類似し得る。それぞれの上側のスイッチ２０４および２０６は、下側のスイッチ２１０および２０８のうちの一つのドレイン端子に、および、出力引き出し線２１１および２１３のうちの一つに、結合される個々のドレイン端子を有し得る。下側のスイッチ２１０および２０８は、ＮＭＯＳまたはＮＰＮトランジスタなどの、Ｎ型のトランジスタであり得、互いに、および第２の電流源２１７に結合されるそれらの源端子を有する。電流源２１７は、図１の電流源１１７に実質的に類似し得る。

上記の回路に付け加えて、インピーダンス整合要素２２１および２２３は、出力引き出し線２１１および２１３との間にて直列に結合され得る。これらの要素は、インピーダンス要素１２１および１２３と実質的に類似しており、実質的に同一の方法において動作する。電圧源２２５は、インピーダンス要素２２１および２２３との間にて結合され得、送信器ドライバの出力において、安定した通常モードのＤＣ電圧を提供する。

好ましい実施形態において、高速ドライバ回路２０１は以下のように動作し得る。入力引き出し線２０３および２０９は、実質的に同一の入力信号を受信し得、トランジスタ２０４および２１０が代替的にオンにされる。電圧ハイの信号が引き出し線２０３および２０９に与えられた場合、上側のスイッチ２０４はオフにされ得、その一方で、下側のスイッチ２１０がオンにされ得る。ロー電圧が引き出し線２０３および２０９に与えられた場合、上側のスイッチ２０４はオンにされ得、その一方で、下側のスイッチ２１０はオフにされ得る。同様に、入力引き出し線２０５および２０７は、実質的に同一の入力信号を受信し得、スイッチ２０６および２０８は、交互にオンにされる。好ましい実施形態において、引き出し線２０５および２０７に与えられた入力信号は、引き出し線２０３および２０９に与えられたものと相補的である。そのような実施形態において、電圧ハイの信号が引き出し線２０３および２０９に与えられた場合（引き出し線２０５および２０７におけるロー信号に対応する）、スイッチ２０６および２１０はオンにされ、その一方で、スイッチ２０４および２０８はオフにされる。逆に、ロー信号が引き出し線２０３および２０９に与えられた場合、スイッチ２０４および２０８はオンにされ、その一方で、スイッチ２０６および２１０はオフにされる。電流源２１５および２１７によって供給される電流は、回路を介して対角線上に、あるいは、一方でスイッチ２０４および２０８を介して、また他方で、スイッチ２０６および２１０を介して、ルートされる。

高速ドライバ回路２０１は、出力引き出し線２１１および２１３における入力引き出し線において受信された差分信号を駆動するために使用され得る。引き出し線２１１および２１３との間にて計測される差分出力信号の特徴は、電流源２１５および２１７によって供給される電流の強さによる、および、スイッチ２０４、２０６、２０８、および２１０のスイッチングトランジスタの駆動の強さによる、出力引き出し線２１１および２１３へ結合される負荷によって影響され得る。

一実施形態において、出力信号のスルーレートは、出力信号遷移の最大勾配に対応し、引き出し線２１１および２１３における容量性の負荷によって影響され得る。送信器ドライバのスルーレートを変化させるために、様々なサイズの容量性の要素は、出力引き出し線２１１および２１３にて結合され得る。ドライバの最大スルーレートは、最小の容量性の負荷内にて得られ得る。徐々に、より遅いスルーレートは、段々と大きくなる容量性の要素を出力引き出し線に結合することによって得られ得る。選択可能なように、ダイナミックに、またはプログラム可能なように可変のスルーレートは、引き出し線２１１および２１３において、選択可能なように、ダイナミックに、またはプログラム可能なように可変の容量性要素を結合することによって得られ得る。集積回路コンデンサ、バラクター、または外部コンデンサが使用され得る。

別の実施形態において、出力信号のスルーレートは、ドライバを形成するスイッチの駆動の強さによって影響され得る。高速ドライバのスイッチの駆動の強さは、スイッチを形成するトランジスタのサイズを調整することによって、またはトランジスタの脚の数を調整することによって、変化され得る。出力信号のスルーレートを増加させるために、より大きなトランジスタ、または、より多くの脚の数を含むトランジスタは、スイッチの全体の駆動の強さを増加させるために使用され得る。逆に、出力信号のスルーレートを低減するために、より小さいトランジスタ、またはスイッチの駆動の強さを低減するために使用され得るより少ない数の脚を含むトランジスタが使用され得る。

選択可能またはプログラム可能なスルーレート制御は、ドライバステージを形成するスイッチにおいて、選択可能な複数脚のトランジスタを含むことによって得られ得る。選択可能な複数脚のトランジスタは、回路の要求に依存して、選択可能なように結合または切断され得る、複数の脚を有する。図２Ｂに示される、特定の送信器ドライバのインプリメンテーションにおいて、トランジスタ２０４、２０６、２０８、および２１０は、そのような選択可能な複数の脚（２０４１−２０４ｎ；２０６１−２０６ｐ；など）を有し得る。出力信号のスルーレートを増加させるために、それぞれのトランジスタの脚の数は増加され得、出力信号のスルーレートを低減するために、脚の数は低減され得る。制御回路（図示されず）は、それぞれのトランジスタのイネーブルされた脚の数を選択可能に変化し、または、スイッチのサイズを選択可能に変化するために使用され得る。ドライバに関連する制御回路または他の回路が、選択可能なスイッチの特性をダイナミックに、またはプログラム可能なように変化し得、または別の方法で、出力信号スルーレートを制御し得ることに注意されたい。

以前に言及したように、高速ドライバ２０１の出力駆動の強さは、電流源２１５および２１７によって供給される電流を調整することによって変化され得る。出力駆動の強さが可変である実施形態において、ドライバスイッチは、複数脚のトランジスタから形成され得る。大きい出力駆動の強さが要求される場合、トランジスタの複数の脚は、回路を流れるより大きな電流を許可するようにイネーブルされる。逆に、小さい駆動の強さが要求される場合、ほとんどの脚は、ドライバ回路におけるロスを低減するようにイネーブルされない。そのような選択可能な複数脚のトランジスタが既にドライバ回路に含まれる一実施形態において、選択可能に可変のスルーレート制御は、最小の追加的な回路を用いて得られ得る。

図３は、高速ドライバ回路２０１と実質的に類似して動作する、高速ドライバ回路３０１を示す。高速ドライバ回路３０１は、追加的に、プリエンファシス信号を駆動するための回路を含む。回路３０１は、二つの並行するステージを含み、それぞれのステージは、回路２０１と実質的に類似しており、実質的に同様の方法において動作する。回路３０１のそれぞれの並行したステージの要素の数は、回路２０１における、それらに対応する要素に対応するように制限され、それらの数は、１００または１３０ユニットであり、回路２０１の数よりも多い。従って、一例として、スイッチ３０４および３３４は、スイッチ２０４と実質的に同じ方法において動作する。

回路２０１におけるように、回路３０１の並行する高速ドライバステージのそれぞれは、それらの入力引き出し線において、相補的な入力信号を受信し得、それらの出力引き出し線３１１および３１３において、相補的な出力信号を駆動し得る。並行するステージのそれぞれによって駆動された電流信号は、それらの共通の出力引き出し線３１１および３１３にて組み合わされ得、引き出し線３１１および３１３において、単一の差分出力信号を生成する。出力信号は、それぞれのステージによって駆動された信号の合計に対応し得る。出力信号はまた、ステージのそれぞれによって受信された入力信号の加重の合計に対応し得、合計の加重は、それぞれのステージの個々の電流源３１５、３１７、および、３４５、３４７によって供給される電流の大きさに対応する。

図３の回路は、図２Ｂの状況において検討されたように、選択可能な数の脚を有するトランジスタを含み得る。図３の高速ドライバによって生成される信号のスルーレートを選択可能に変化させるために、回路３０１を含む両方の並行するドライバ回路のトランジスタは、選択可能な数の脚を有し得る。図２Ｂにおけるように、イネーブルされた脚の数は、ドライバのスルーレートを増加させるために増加され得、または、スルーレートを低減するために低減され得る。出力引き出し線３１１および３１３における容量性の負荷はまた、ドライバ３０１の出力スルーレートを変化させるために使用され得る。

可変のスルーレート制御ドライバを提供する、異なる、または相補的なアプローチは、図４に示されるプリドライバ４５１および４５３などのプリドライバを使用することを含む。図４は、図１に示されるものと同様に、送信器ドライバ４０１を示す。図１に示される回路要素に付け加えて、送信器ドライバ４０１は、一つ以上のプリドライバ４５１および４５３に結合されている。送信器ドライバ４０１は、例えば、送信器ドライバが受信する、それぞれの差分入力信号に対して、一つの差動プリドライバに結合され得る。プリドライバは、送信器ドライバの入力に与えられる信号のスルーレートを変化させるために使用され得る。入力信号のスルーレートを送信器ドライバへ変化させることによって、ドライバによって生成される出力信号のスルーレートが、それに応じて変化し得る。

一実施形態において、プリドライバ４５１および４５３は、可変の駆動の強さを有するパストランジスタの形式をとり得る。本実施形態において、パストランジスタの駆動の強さは、スルーレート制御信号によって制御可能であり得る。そのスルーレート制御信号は、例えば、送信器ドライバのスルーレートを調整するために、それぞれのトランジスタスイッチを含むアクティブな脚の数を変更し得る。

別の実施形態において、プリドライバ４５１および４５３は、図５に示されるような回路を含み得る。図５は、プリドライバの出力スルーレートを選択可能に変更する能力を提供する。図５に示される回路５０２が単一入力、単一出力プリドライバであり、２つのそのような回路が、プリドライバ４５１またはプリドライバ４５３などのような差動プリドライバを形成する必要があることに注意されたい。プリドライバ回路５０１は、引き出し線５５５における、シングルエンド（ｓｉｎｇｌｅ−ｅｎｄｅｄ）入力信号を受信する。入力引き出し線５５５は、オプションのバッファ５５７に結合され得る。バッファ５５７は、入力からプリドライバ回路を選択的に結合または切断するために使用される、三状態の（ｔｒｉ−ｓｔａｔｅ）バッファであり得る。バッファ５５７はまたインバータ、またはバッファの任意の他のタイプであり得る。バッファ５５７の出力は、接地ノード５９１と出力ノード５８９との間にて結合される、ｎ型トランジスタなどの第１のスイッチ、および、電源ノード５８７と出力ノード５８９との間にて結合される、ｐ型トランジスタなどの第２のスイッチから形成され得るベースドライバステージに結合され得る。両方のスイッチは、バッファ５５７の出力における信号によって、または、引き出し線５５５上の入力信号によって、制御され得る。あるいは、インバータは、直列に結合された二つ以上のｎ型デバイス５６３および５６５を含む第１のスイッチ、および、直列に結合された二つ以上のｐ型デバイス５５９および５６１を含む第２のスイッチから形成され得る。他のスイッチおよびトランジスタの構成もまた使用され得る。図５の例示的な実施形態は、それぞれ二つのトランジスタを含むスイッチを示す。本実施形態において、追加的なトランジスタ５６１および５６３は、ベースドライバステージのスルーレートを低減するのに役立ち得る。追加的なデバイスのゲート端子５９３および５９５は、適切なＤＣ電圧によってバイアスされ得る。図５の特定のインプリメンテーションにおいて、ノード５９３は、接地に結合され得、ノード５９５は、常に両方のデバイスをオンに保つために、電源に結合され得る。

ベースドライバステージに付け加えて、回路５０２は、ベースドライバステージと並行に結合された複数の補助ののドライバステージを含み得る。それぞれの補助のドライバステージは、電源５８７と出力５８９との間にて結合されるｐ型トランジスタなどの第１のスイッチ、および、出力５８９と接地５９１との間にて結合されるｎ型トランジスタなどの第２のスイッチを含み得る。それぞれの補助のドライバステージは、プリドライバ回路の出力５８９において、スルーレートを選択可能に調整するために、デコーダ５８３によって選択可能にイネーブル、またはディスエーブルされ得る。特定の補助のドライバステージがイネーブルされる場合、そのスイッチは、バッファ５５７出力信号、またはプリドライバ入力信号に関連する別の信号によって、制御され得る。特定の補助のドライバステージがディスエーブルされる場合、それは三状態であり得、または、実質的に非導電状態にそのスイッチが配置され得る。デコーダ５８３は、所望の出力スルーレートを示す一つ以上の信号ＳＬＥＷ［０−１］を受信し得る。信号ＳＬＥＷ［０−１］は、集積回路デバイス上のメモリに格納され得るか、または、集積回路デバイスまたはその他において生成され得る。デコーダは、それが受信する入力信号ＳＬＥＷ［０−１］に依存して、任意の補助のプリドライバステージをイネーブルまたはディスエーブルし得る。デコーダは、イネーブルされたステージに、引き出し線５５５のプリドライバ入力信号、またはバッファ５５７の出力信号に関連する信号を供給し得る。

異なる出力スルーレートを生成するために、異なる数または組み合わせの補助のプリドライバステージがイネーブルされる。最も小さいスルーレートは、全ての補助のプリドライバのステージをディスエーブルすることによって達成される。この場合のスルーレートは、ベースプリドライバステージのトランジスタの駆動の強さによって、制限されている。最も高いスルーレートは、全ての補助のプリドライバのステージをイネーブルすることによって達成され、最大電流が、ベースおよび補助のプリドライバのステージの全てを介して、負荷に供給されることを許可する。中間のスルーレートは、異なる数または組み合わせの補助のプリドライバのステージをイネーブルすることによって達成される。それぞれの補助のプリドライバのステージは、異なるサイズ、または可変の脚の数のトランジスタを含み得、それぞれの補助のプリドライバのステージが異なる駆動の強さを有するようにする。４つの補助のドライバのステージが図５に示される一方で、プリドライバは、出力スルーレートの大きな範囲を提供するために、補助の駆動のステージをこれよりも多く、または少なく、含み得る、ということに留意されたい。

図６は、本発明に従った、例示的な送信器ドライバ回路を示す。図６の送信器ドライバ６０１は、図３および図４に示されたものと類似する。送信器ドライバ６０１は、スイッチ６０４、６０６、６０８、および６１０を含むメインのドライバステージ、およびスイッチ６３４、６３６、６３８、および６４０を含むプリエンファシスステージを有する。プリエンファシスステージは、プリタップまたはポストタップステージに対応し得る。図６の実施形態が単一のプリエンファシスステージを示す一方で、他の実施形態は、ドライバ回路の要求に依存して、プリエンファシスステージをこれよりも多く、または少なく、含み得る。ドライバ６０１のプリエンファシスステージは、スイッチ６３４、６３６、６３８、および６４０、ならびに、関連した対の電流源６４５および６４７を含む。

それぞれのドライバステージは、本発明の原理に従い、プリドライバ回路によって駆動され得る。図６の特定の実施形態において、メインの駆動ステージの上側のスイッチ６０４および６０６は、ｐ型トランジスタであり得、第１のプリドライバ６５１によって駆動される。下側のスイッチ６０８および６１０は、ｎ型デバイスであり得、同一のプリドライブ回路６５１によって、または異なるプリドライバ回路６５２（図に示されているように）によって、駆動され得る。デバイスのサイズにおける差異を含む、ｎ型およびｐ型デバイスの異なる特性のために、異なるプリドライバ回路は、異なるトランジスタスイッチを駆動するために使用され得る。メインドライバステージの構成に類似して、プリエンファシスステージの上側のスイッチ６３４および６３６はプリドライバ回路６５３によって駆動され得、その一方で、下側のスイッチ６３８および６４０は、プリドライバ回路６５４によってドライバされ得る。

様々なプリドライバ回路６５１〜６５４の出力において、高い信号の質を確保するために、ドライバ回路のそれぞれのステージのスイッチは、正確に同期された入力信号を受信することが好ましくあり得る。符号間干渉（ＩＳＩ）、デューティサイクルの歪み、ジッター低減、および他の信号の質の悪化を最小化するために、送信器ドライバにおいて使用される様々なプリドライバ回路のタイミング特性を整合することが所望され得る。プリドライバ回路６５１および６５２の入力と、それらが制御するスイッチ６０４、６０６、６０８、および６１０との間の送信遅延は、好ましくは６．５ＧＢｐｓにて適切な送信器の動作に対して、それぞれ３〜５ｐｓ内にて、整合され得る。同様に、相補的な入力と、プリドライバ６５１および６５２などの差動プリドライバの相補的な出力との間の送信遅延が整合され得る。他のプリドライバ回路６５３、６５４の入力と、それらが制御するドライバスイッチとの間の送信遅延は、メインのステージプリドライバの遅延に対して整合され得る。その遅延整合はまた、図４に関連して記載されたプリドライバ４５１および４５３に適用され得ることに注意されたい。

図７は、本発明の送信器ドライバ回路を用いた例示的なシステムを示す。システム７００は、デジタル処理システムであり得、プログラマブルロジックデバイス（ＰＬＤ）７１０を含み得、プログラマブルロジックデバイス（ＰＬＤ）７１０は、本発明に従い、送信器回路７１５を含む、Ｉ／Ｏ回路を含み得る。システム７００はまた、プロセッサ７２０、メモリ７２５、周辺デバイス７３０、およびシステムレベルＩ／Ｏ回路７３５のうちの１つ以上を含み得、それらは、本発明に従い、送信器回路７４０を含み得る。送信器回路７４０は、システム７００上の他の位置またはデバイスに、あるいは、システム７００の外部の位置に、信号を送信するために使用され得る。これらの構成要素は、システムバス７４５によって連結され得、エンドユーザシステム７５５において含まれ得る。

システム７００は、コンピュータネットワーキング、データネットワーキング、計測手段、ビデオ処理、デジタル信号処理、または、送信器回路が使用され得る任意の他のアプリケーションなどの広範な用途において使用され得る。システム７００は例示のためのみであり、本発明の真なる範囲および趣旨を限定するように解釈されるべきではないことに注意されたい。本発明の送信器回路は、ＰＬＤとは異なる集積回路およびデバイスにおいて使用され得る。

前述は、本発明の原理を例示的に示しているだけであり、様々な修正が、本発明の範囲および趣旨から逸れることなく、当業者によってなされ得ることは理解されるべきである。例えば、本明細書において示された特定の回路のインプリメンテーションは、例示のためのみであり、所望される場合、他の構成がその代わりに使用され得る。

以上のように、本発明の好ましい実施形態を用いて本発明を例示してきたが、本発明は、この実施形態に限定して解釈されるべきものではない。本発明は、特許請求の範囲によってのみその範囲が解釈されるべきであることが理解される。当業者は、本発明の具体的な好ましい実施形態の記載から、本発明の記載および技術常識に基づいて等価な範囲を実施することができることが理解される。

高速送信器ドライバおよび他のタイプのドライバ回路が、可変のスルーレートを有する出力信号を生成することが要求され得る。可変のスルーレート制御を提供するドライバ回路および方法が記載される。可変のスルーレートを有するプリドライバ回路は、信号にドライバ入力における可変のスルーレートを供給するために使用され得る。ドライバおよび／またはプリドライバ回路は、可変の駆動の強さを有するトランジスタを含み得る。ドライバおよび／またはプリドライバ回路はまた、回路の駆動の強さを変更するための、選択可能にイネーブルされるステージを含み得る。プリドライバ回路は、信号の質を維持するために、遅延整合され得る。他の回路および方法もまた記載される。

本発明に従った、例示的な送信器ドライバユニットの略ブロック図である。 本発明に従った、送信器ドライバユニットの例示的なインプリメンテーションの略回路図である。 本発明に従った、送信器ドライバユニットの例示的なインプリメンテーションの略回路図である。 本発明に従った、プリエンファシス機能を含む送信器ドライバユニットの例示的なインプリメンテーションの別の略回路図である。 本発明に従った、プリドライバ回路を含む、別の例示的な送信器ドライバユニットの略ブロック図である。 本発明に従った、送信器ドライバユニットにおいて使用されるプリドライバの部分的な略回路図である。 本発明に従った、プリドライバ回路を含む、送信器ドライバユニットの例示的なインプリメンテーションの略回路図である。 本発明に従った、送信器ドライバユニットを組み込んだシステムの略ブロック図である。

符号の説明

１０１ 送信器ドライバ
１０３ 入力引き出し線
１１１、１１３ 出力引き出し線
１１５、１１７、１４５、１４７ 電流源
１２１、１２３ インピーダンス要素
１２５ 電圧源

Claims (20)

1. 可変のスルーレートを有するドライバ入力信号を生成するプリドライバ回路であって、
   該プリドライバ回路の入力にて受信された信号に関連するプリドライバ出力信号を駆動するように選択的に動作可能である、複数のプリドライバステージと、
   少なくとも一つのスルーレート制御信号に応答する制御回路であって、該制御回路は、該プリドライバステージを選択的にイネーブルにして、該プリドライバ出力信号スルーレートを変更させるように動作する、制御回路と
   を備える、プリドライバ回路と、
   該プリドライバ回路からスルーレートの制御された信号を受信するドライバ回路であって、該プリドライバ出力信号のスルーレートに関連するスルーレートを有するドライバ出力信号を生成する、ドライバ回路と
   を備える、選択可能なスルーレートを有する送信器ドライバ回路。
2. 可変のスルーレートを有する第２のドライバ入力信号を生成する第２のプリドライバ回路をさらに備え、
   前記ドライバ回路はさらに、該第２のプリドライバ回路からスルーレートの制御された信号を受信し、該ドライバ回路は、該プリドライバおよび第２のプリドライバ出力信号のスルーレートに関連するスルーレートを有するドライバ出力信号を生成する、請求項１に記載の送信器ドライバ。
3. 前記プリドライバおよび第２のプリドライバ回路の入力と、該プリドライバおよび第２のプリドライバ回路の出力との間の送信遅延が整合される、請求項２に記載の送信器ドライバ。
4. 前記第２のプリドライバ回路が、プリエンファシス信号を駆動するように使用される、請求項２に記載の送信器ドライバ。
5. 前記プリドライバ出力信号が差分信号である、請求項１に記載の送信器ドライバ。
6. 前記ドライバ回路が可変の駆動の強さを有するスイッチを備え、該スイッチの該駆動の強さが前記スルーレート制御信号に応答して可変である、請求項１に記載の送信器ドライバ。
7. 前記送信器ドライバの出力に結合された可変の容量性の要素をさらに備え、該要素の静電容量は前記スルーレート制御信号に応答して変更される、請求項１に記載の送信器ドライバ。
8. 前記送信器ドライバが、約６２２ＭＢｐｓを越える可変ビットレートにて動作する、請求項１に記載の送信器ドライバ。
9. 前記送信器ドライバが、最大約６．５ＧＢｐｓまで、可変ビットレートにて動作する、請求項１に記載の送信器ドライバ。
10. 前記選択可能なスルーレートがプログラム可能に選択可能である、請求項１に記載の送信器ドライバ回路。
11. 請求項１に記載の送信器ドライバを備える、プログラマブルロジックデバイス。
12. 請求項１に記載の送信器ドライバを備える、集積回路デバイス。
13. 処理回路と、
    該処理回路に結合されるメモリと、
    該処理回路および該メモリに結合される請求項１２に記載の集積回路デバイスと
    を備える、デジタル処理システム。
14. 請求項１２に記載の集積回路デバイスを実装したプリント回路基板。
15. 送信器ドライバの出力スルーレートを変更する方法であって、該方法は、
    スルーレート制御信号に応答して、複数のプリドライバ回路ステージを選択的にイネーブルすることによって、プリドライバ回路の該出力スルーレートを変更することと、
    可変のスルーレートを有するプリドライバの出力信号を生成するために、入力信号に、該プリドライバ回路の入力を適用することと、
    所望のスルーレートを有するドライバ出力信号を生成するために、該プリドライバ出力信号に、該送信器ドライバを適用することと
    を包含する、方法。
16. スルーレート制御信号に応答して、複数のプリドライバ回路ステージを選択的にイネーブルすることによって、第２のプリドライバ回路の該出力スルーレートを変更することと、
    可変のスルーレートを有する第２のプリドライバの出力信号を生成するために、第２の入力信号に、該第２のプリドライバ回路の入力を適用することと、
    該プリドライバおよび第２のプリドライバ出力信号に応答してドライバ出力信号を生成するために、該第２のプリドライバ出力信号を該送信器ドライバに適用することと
    を包含する、請求項１５に記載の方法。
17. 前記プリドライバおよび第２のプリドライバ回路の入力と、該プリドライバのおよび第２のプリドライバ回路の出力との間の送信遅延を整合することをさらに包含する、請求項１６に記載の方法。
18. スルーレート制御信号に応答して、前記送信器ドライバにおけるスイッチの前記ドライバの強さを選択的に変更することによって、該送信器ドライバの出力スルーレートを変更することをさらに包含する、請求項１５に記載の方法。
19. 第１および第２のスイッチであって、該第１および第２のスイッチの第１の端子は、連結され、かつ第１の電流源に結合され、該第１および第２のスイッチの第２の端子は、ドライバ入力引き出し線に結合され、該第１のスイッチの第３の端子は、第１のドライバ出力引き出し線に結合され、該第２のスイッチの第３の端子は、第２のドライバ出力引き出し線に結合され、該第１および該第２のスイッチは、可変のサイズを有する、第１および第２のスイッチと、
    第３および第４のスイッチであって、該第３および第４のスイッチの第１の端子は、連結され、かつ第２の電流源に結合され、該第３および第４のスイッチの第２の端子は、ドライバ入力引き出し線に結合され、該第３のスイッチの第３の端子は、該第１のドライバ出力引き出し線に結合され、該第４のスイッチの該第３の端子は、該第２のドライバ出力引き出し線に結合され、該第３および該第４のスイッチは、可変のサイズを有する、第３および第４のスイッチと、
    少なくとも一つのスルーレート制御信号に応答する制御回路であって、該第１、該第２、該第３、および該第４のスイッチのサイズを変更するように動作する、制御回路と
    を備える、プログラマブルスルーレートを制御するためのドライバ回路。
20. 前記第１、前記第２、前記第３、および前記第４のスイッチが、選択可能な数の脚を有するトランジスタを備え、前記制御回路が、該トランジスタの可変数の脚を選択的にイネーブルするように動作する、請求項１９に記載のドライバ回路。

Images