CN112019176A - H桥集成激光驱动器 - Google Patents

H桥集成激光驱动器 Download PDF

Info

Publication number
CN112019176A
CN112019176A CN202010475792.3A CN202010475792A CN112019176A CN 112019176 A CN112019176 A CN 112019176A CN 202010475792 A CN202010475792 A CN 202010475792A CN 112019176 A CN112019176 A CN 112019176A
Authority
CN
China
Prior art keywords
driver
bit stream
laser driver
bit
high speed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010475792.3A
Other languages
English (en)
Inventor
K·V·阿卜杜勒海林
M·Q·勒
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Orange Microelectronics Technology Co ltd
Original Assignee
Shanghai Orange Microelectronics Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Orange Microelectronics Technology Co ltd filed Critical Shanghai Orange Microelectronics Technology Co ltd
Publication of CN112019176A publication Critical patent/CN112019176A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/74—Simultaneous conversion
    • H03M1/742—Simultaneous conversion using current sources as quantisation value generators
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/003—Changing the DC level
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
    • H03M1/0675—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence using redundancy
    • H03M1/0678—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence using redundancy using additional components or elements, e.g. dummy components
    • H03M1/068—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence using redundancy using additional components or elements, e.g. dummy components the original and additional components or elements being complementary to each other, e.g. CMOS
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/02—Transmitters
    • H04B1/04—Circuits
    • H04B1/0475—Circuits with means for limiting noise, interference or distortion
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L25/03343—Arrangements at the transmitter end
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
    • H01S5/042—Electrical excitation ; Circuits therefor
    • H01S5/0427—Electrical excitation ; Circuits therefor for applying modulation to the laser
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Nonlinear Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Power Engineering (AREA)
  • Semiconductor Lasers (AREA)
  • Amplifiers (AREA)

Abstract

H桥集成激光驱动器针对电吸收调制激光器(EML)和直接调制激光二极管(DML)应用、VCSEL/硅光子以及需要高摆幅驱动器或者控制的阻抗的其它应用优化了功耗、阻抗匹配、低摆幅和高摆幅可靠性。激光驱动器包括：用于将低速并行数据转换为高速串行位流和高速并行位流的反相表示的重定时器；被配置为接收第一缓冲位流的M位PMOS DAC；被配置为接收与第一缓冲位流基本同步的第二缓冲位流的N位NMOS DAC。保护器件耦合在M位DAC和N位DAC之间。第一DC电平移位预驱动器阵列耦合在重定时器和M位DAC之间，以接收高速并行位流和反相的高速并行位流，并且第二DC电平移位预驱动器阵列耦合在重定时器与N位DAC之间，以接收高速并行位流和反相的高速并行位流。阻抗匹配模块耦合到保护器件的输出端。激光驱动器可以被集成在CMOS通信芯片上。

Description

H桥集成激光驱动器
相关申请
本申请要求于2019年5月29日提交的美国临时申请62/854,219的优先权，并且其全部内容通过引用并入本文。本申请涉及美国专利申请16/855,945，其全部内容也通过引用并入本文。
技术领域
本发明总体上涉及数字通信系统，并且更具体地，涉及用于电吸收调制激光器(EML)、直接调制激光二极管(DML)应用、硅光子、VCSEL或者需要高摆幅电压\电流调制的其它非光学应用，的CMOS PAM4通信芯片的集成激光驱动器的电子架构。
背景技术
随着互联网带宽需求的增加以及移动电话的连接性发展到5G，移动数据通信，尤其是从蜂窝塔到基站以及在数据中心内用于数据中心互连(DCI)或其他装置间通信的光纤通信要求更高的传输速度。常规的数字通信系统使用NRZ或PAM2方案来调制信号，使得信息位由对应于二进制0或1的两个可能的信号电平之一表示。为了提高位速率，已经提出了PAM4方案以用于调制信号，使得由对应于二进制00、01、10或11的四个可能信号电平之一来表示位。PAM4方案因此通过增加脉冲幅度调制的电平数量而有效地使串行数据传输中的位速率加倍，但这样做是以降低噪声敏感性为代价的，信噪比下降了约三分之二。
因此，例如以56Gb/s的速率传输的高速光学PAM4系统需要复杂的数字信号处理(DSP)才能使得在具有较低信噪比的电路中进行操作。由于集成、成本和功率的限制，只有通过现代CMOS技术才能使这样的系统的实际实施成为可能。该领域的高级设计设想将PAM4激光驱动器集成在CMOS芯片上。
在PAM4 DSP芯片上集成PAM4激光驱动器将有利地减少功耗，降低总材料成本，并减小激光模块的大小。然而，用于EML和DML应用的激光驱动器需要高电流调制(高达60mA)和典型的高达2.2V单端峰值至峰值(ppse)的高压摆幅，同时要实现针对PAM4方案的高带宽(>10GHz)和高线性度。由于这些高摆幅电压和大调制电流需要，很难在现代CMOS技术中实施激光驱动器，这要求在不承受过压和可靠性的情况下来实现高速性能。例如，现代核心器件MOSFET在其所有端子(VGS、VGD和VDS)两端只能承受大约1V的电压。由于这些原因，激光驱动器通常作为外部(即非集成)驱动器以非CMOS技术(例如硅锗(SiGE)和磷化铟(InP)异质结构双极晶体管(HBT)技术)实施。在图1的典型PAM4光学系统10中示出了这种实施方式。在系统10中，PAM4通信芯片11从外部跨阻放大器13接收传入的信号，并将输出信号发送到非集成的激光驱动器15。激光驱动器15是电耦合到通信芯片11的外部芯片。
具有外部驱动器的典型PAM4光学系统需要PAM4通信IC来提供如下信号到100欧姆系统(差分测量)中，该信号具有高达1V差分峰值至峰值(ppd)摆幅，然后该信号作为单端1.5Vpp被发送到50欧姆的EML负载中，或者该信号以高达60mA的调制电流被差分发送到<25欧姆的DML负载中。通过将激光驱动器直接集成到PAM4 IC中以驱动EML或DML，从而避免了两级的PAM4传输，这在带宽、功耗、和线性度方面会更加有效。用于实施高速发射机驱动器的两种已知方法是电流模式驱动器(CML)和电压模式驱动器(SST)。
使用CML来实施光学驱动器的一个限制是其低电流效率，其中差分摆幅由[电流/2]x[Rdiff]来确定。为了提供1.5Vppse，CML驱动器将需要60mA的电流。此外，对于单端应用，除非电源非常高，否则很难确保朝向电源的阻抗(高摆幅时)和朝向GND的阻抗(低摆幅时)很好地匹配。这种不对称会导致线性度变差，并且无法满足PAM4发射机规范。增大电源电压也不能解决问题，因为这通常会导致电压过大、可靠性差以及非常高的功耗。
SST驱动器可以实现与CML驱动器相同的摆幅，并且功耗降低约75％；然而，使用SST存在两个使其难以实施在集成的PAM4激光驱动器中的问题。主要问题是可靠性。当摆幅>1Vppse时，器件的VDS电压变得过大。难以放置诸如共源共栅器件之类的保护来保护SST驱动器，因为其使用具有非常低的阻抗的开关来实施目标输出阻抗。第二个问题是难以实施不同应用所要求的不同输出阻抗，例如对于DML为25欧姆，并且对于EML为50欧姆。为了提供这种灵活性，将需要对传统的SST驱动器进行显著的重新设计。在低的25欧姆的阻抗下，要求显著地缩放NMOS和PMOS器件的大小，以使其阻抗最小化，并且这将增加预驱动器级的功耗并显著增加驱动器的寄生电容。
需要提高PAM4调制的激光驱动器的设计，使其可以集成在CMOS通信芯片上，从而可以优化功耗、输出阻抗匹配以及针对EML、DML等应用的低摆幅和高摆幅可靠性。
发明内容
通过本发明的设备和方法实现了前述目的，所述设备和方法体现了在适合于EML、DML等应用的NRZ/PAM4 CMOS通信芯片中集成的激光驱动器。通常，本发明采用改进的H桥架构作为电流模式驱动器。该驱动器电路包括两个数模转换器(DAC)–NMOS DAC和PMOS DAC–共源共栅保护、共模反馈(CMFB)、双轨预驱动器、片上端接和T形线圈。可以添加可选的DC偏置以偏置激光器件。
在一个实施例中，根据本发明的H桥集成激光驱动器包括多个级或元件：重定时器元件被配置为将低速并行数据转换为第一、高速串行位流和高速并行位流的反相表示。M位PMOS DAC被配置为接收第一缓冲位流，并且N位NMOS DAC被配置为接收第二缓冲位流。诸如共源共栅级之类的保护器件耦合在M位DAC和N位DAC之间。第一DC电平移位预驱动器阵列耦合在重定时器和M位DAC之间，以用于接收高速并行位流和反相的高速并行位流。第二DC电平移位器预驱动器阵列耦合在重定时器和N位DAC之间，以用于接收高速并行位流和反相的高速并行位流。另外，阻抗匹配模块耦合到共源共栅级的输出端。前述元件还被配置为使得第一缓冲位流与第二缓冲位流基本同步。在一个实施例中，第一缓冲位流和第二缓冲位流基本是等同的。
本文还提出了关于本发明的许多其他阐述。在一个实施例中，重定时器可以包括串行器。在其他实施例中，M可以被设置为等于N，或者M可以被设置为一。在本发明的其他实施方式中，可以使信号反转发生在预驱动器阵列的输入端处，或者在预驱动器阵列的输出端处。保护器件可以被配置将|VGD|、|VGS|和|VDS|限制为小于PMOS DAC的击穿电压，或者可替换地小于NMOS DAC的击穿电压。在另一个实施例中，保护级被配置为减小激光驱动器的输出处的电容。在其他实施例中，阻抗匹配模块可以被配置为匹配25欧姆系统、50欧姆系统或任何阻抗系统的阻抗。阻抗匹配模块还可以包括在激光驱动器的差分端子两端的电阻器。替代地或另外，阻抗匹配模块可以包括耦合在片上阻抗和驱动器输出端端子之间的T形线圈或电感器。替代地，阻抗匹配模块可以包括在驱动器的差分端子之间的中心抽头、耦合在每个差分端子和中心抽头之间的电阻器、以及耦合到中心抽头的AC接地电容器。在后一个实施例中，T形线圈或电感器可以耦合在每个电阻器和驱动器输出之间，以改善高频阻抗匹配和输出带宽。
根据本发明的激光驱动器的各种实施例中的任何一个都可以被实施为用于DML(例如，被形成为发射器光学子组件的DML)的驱动器。激光驱动器可以操作为用于NMOS或PMOS偏置电路的单端驱动器或差分驱动器。还公开了用于将根据本文描述的构造的激光驱动器和相关联的组件作为用于CMOS PAM4通信芯片的集成电路的的方法。
附图说明
通过检查以下附图和详细描述，本发明的其他系统、方法、特征和优点对于本领域技术人员将是或者变得显而易见。旨在将所有这样的另外的系统、方法、特征和优点包括在本说明书内、在本发明的范围内，并由所附权利要求书保护。附图中所示的部件部分不必按比例绘制，并且可以被放大以更好地说明本发明的重要特征。所示的尺寸仅是示例性的。在附图中，贯穿不同的视图，相似的附图标记可以指代相似的部分，其中：
图1是常规PAM4通信系统的顶层框图，其示出了外部耦合到PAM4通信芯片的驱动器模块。
图2是根据本发明的用于进步的PAM4通信系统的系统的一个实施例的顶级框图，该进步的PAM4通信系统具有带有集成激光驱动器的PAM4通信芯片。
图3是根据本发明的H桥集成激光驱动器的一个实施例的框图。
图4是根据本发明的H桥集成激光驱动器的一种实施方式的电路图。
图5是根据本发明的H桥集成激光驱动器的一个实施例的框图。
图6是根据本发明的使用共模反馈来设置DC输出的输出端接的一个实施例的框图。
图7是根据本发明的使用AB类缓冲器来设置DC输出的输出端子的另一个实施例的框图。
图8是根据本发明的被配置用于以较低速度进行AC耦合的H桥集成激光驱动器的替代实施例的框图。
图9是作为用于EML单端50欧姆系统的驱动器的本发明的示例性应用的框图。
图10是作为差分DML系统中的具有NMOS偏置电路的驱动器的本发明的示例性应用的框图。
图11是作为差分DML系统中具有PMOS偏置电路的驱动器的本发明的另一个示例性应用的框图。
图12是作为单端DML系统中的具有NMOS偏置电路的驱动器的本发明的另一个示例性应用的框图。
图13是本发明的另一个实施例的框图，其中在H桥集成激光驱动器中，用基于模拟的FFE代替PMOS DAC和NMOS DAC。
图14是示出根据本发明的一个实施例的用于制造H桥集成激光驱动器的方法的主要步骤的工艺流程图。
具体实施方式
以下公开内容提出了本发明的设备和方法，其在适合EML、DML等应用以及需要高电压或者电流摆幅的其它应用(例如，硅光子、垂直腔表面发射激光(VCSEL)的NRZ/PAM4CMOS通信芯片中体现了集成的激光驱动器。尽管本文描述的实施例在PAM4光通信应用中示出了本发明，但是应当理解，本发明的原理可以等同地应用于使用其它传输介质(例如铜)传输线的通信系统、以及将NRZ或PAM2的调制方案转换为PAM4调制的系统。通常，本发明采用改进的H桥架构作为电流模式驱动器。该驱动器电路包括两个数模转换器(DAC)–NMOSDAC和PMOS DAC–共源共栅保护、共模反馈(CMFB)、双轨预驱动器、片上端接和T形线圈。可以添加可选的DC偏置以偏置激光器件。可以使用本领域中已知的技术在一个或多个集成电路芯片上制造本文描述和附图所示出的电路元件。
提供以下本文使用的首字母缩略语术语表作为快速参考指南，以有利于对本公开的理解：
5G–第五代无线蜂窝技术
AB–AB类放大器
BW–带宽
CML–电流模式逻辑，本文表示电流模式逻辑驱动器
CMFB–共模反馈
CMOS–互补金属氧化物半导体
DAC–数模转换器
DCI–数据中心互连
DFF–延迟触发器
DML–直接调制激光二极管
DSP–数字信号处理
EML–电吸收调制激光器
ESD–静电放电
FFE–前馈均衡器
FIR–有限脉冲响应
GND–接地
HBT–异质结构双极晶体管
IC–集成电路
InP–磷化铟
MOSFET–金属氧化物半导体场效应晶体管
NMOS–n型金属氧化物半导体
NRZ–不归零
OTA–运算跨导放大器
PAM4–四级脉冲幅度调制
PAM2–两级脉冲幅度调制
PMOS–p型金属氧化物半导体
pp–峰值至峰值
ppd–峰值至峰值差分
ppse–单端峰值至峰值
Rdiff–差分电阻
SiGE–硅锗
SST–源极串联端接，本文表示电压模式驱动器
T线–传输线
TOSA –发射器光学子组件
VDD–正电源电压
VDS–漏极-源极电压
VGD–栅极-漏极电压
VDS–漏极-源极电压
图2示出了根据本发明的用于先进的PAM4通信的系统20的一个实施例的顶级框图。该系统的特性在于具有带有集成激光驱动器的PAM4通信芯片21。本文将进一步详细描述芯片的集成激光驱动器部分。根据本发明，通过取消外部驱动器芯片15，将激光驱动器集成到PAM4通信芯片21中，降低了物料清单(BoM)成本。
图3示出了根据本发明的适于PAM4实施方式的H桥集成激光驱动器30的一个实施例的框图。在该实施例中，集成的PAM4激光驱动器30包括：用于将低速并行数据转换为高速串行数据的可选的串行器31；定时匹配的等同的预驱动器阵列32和33的两个副本；包括两个M位DAC(一个PMOS和一个NMOS)的推挽式H桥34；可选的保护器件35；以及用于通过可选的共模反馈(CMFB)和带宽(BW)增强来进行阻抗调整的输出端子级36。预驱动器阵列32、33可以被提供有不同的供电轨。例如，第一供电轨[VSS＝VIO–VCORE+VLOW；VDD＝VIO]可以被提供给与PMOS DAC接口连接的预驱动器阵列32，以及第二供电轨[VSS＝VLOW；VDD＝Vcore]可以被提供给与NMOS DAC接口连接的预驱动器阵列33。预驱动器阵列32、33可以被配置为DC电平移位预驱动器阵列，其放大被发送到H桥34的输出信号的电压电平。在共同未决的美国专利申请16/855,945中公开了这样的DC移位预驱动器的示例，其全部内容通过引用并入本文。在替代实施例中，H桥34可以是单个驱动器而不是DAC(即，M＝1)。在另一个实施例中，保护器件35可以被实施为共源共栅级。
在H桥集成激光驱动器30的优选操作模式中，串行器31从与激光驱动器30集成在同一芯片上的片上数字核或数字信号处理器(DSP)接收并行数据37。为实现最佳功耗，数字核在亚28nm CMOS技术中约为500MHz-2GHz周围操作。串行器31将低速并行数据转换为高速串行流。在一个示例性实施例中，串行器31将32×1Gbps×M位的并行数据转换为1×32Gbps×M位的数据流。
图4示出了根据本发明的H桥集成激光驱动器40的一种实施方式的电路图。激光驱动器40的特性在于PMOS M位电流操纵DAC 41与NMOS M位电流操纵DAC42以推挽构造耦合。M位DAC 41包括由44和45的输入栅极处的二进制DATA_P(PMOS)和DATA_N(PMOS)控制的PMOS开关级43。M位DAC 42包括由47和48的输入栅极处的二进制DATA_P(PMOS)和DATA_N(NMOS)控制的NMOS开关级46。在一个实施例中，DAC 41和42被配置为具有相等的输出阻抗和/或相等的负载。PMOS电流源49从正电源VDD提供期望的电流。类似地，NMOS电流源51向地提供期望的电流源。这些期望电流49、51最好相等。在本发明的其他实施例中，可以将另外的电流源(通常称为电流泄放器)连接至开关装置43、46的漏极，从而以牺牲额外的功耗为代价来改善驱动器的带宽和性能。例如，这种可选的电流泄放器对于PMOS DAC 41将被建模为从VDD连接的电流源，并且对于NMOS DAC42将被建模为连接到GND的电流源。通常，在节点73处PMOS侧和NMOS侧所见的输出阻抗应该匹配以获得最佳性能。
第一共源共栅级52可用作保护器件以限制PMOS开关级43的过应力。共源共栅级52还可以配置为隔离开关器件43的漏极节点的输出处的总电容。类似地，第二共源共栅级53可用于限制NMOS开关级46处的过应力并隔离开关器件46的漏极节点的输出处的总电容。每个共源共栅的栅极处的偏置电压54或55确保了高可靠性和性能。电阻器56提供片上端接以匹配系统阻抗并使反射最小化。在示例性实施例中，电阻器56可以是50欧姆或25欧姆。如图所示，可以连接可选的片上T形线圈57，以扩展驱动器的带宽并改善回波损耗。在此示例中，为了获得最佳的群延迟、回波损耗和发射机带宽，在电阻器56和驱动器的输出端(59处)之间连接T形线圈57，该T形线圈的中心抽头经由节点64或65连接以屏蔽共源共栅器件的输出电容和静电放电(ESD)负载58。可以包括可选的共模电容器61以提供AC接地。
如本文所公开的，通过确保相等的PMOS和NMOS阻抗，单端构造对高摆幅具有对称的响应。有利的是，H桥或推挽式构造仅需要CML驱动器要求的电流的一半以实现相同摆幅。优选地，相同数量的位被输入到PMOS DAC和NMOS DAC 41、42。然而，在操作中，不同数量的位可以被输入到PMOS DAC和NMOS DAC。可选的CMFB电路61确保将DC电压设置为固定值(例如VDD/2)，以使电压裕量最大化并为器件失配提供更大的容限。在另一个实施例中，共源共栅器件52、53可以通过堆叠多于一个NMOS或PMOS共源共栅器件而包括多个共源共栅级。通常，更多的共源共栅器件可实现更高的电压摆幅而不会降低可靠性。
图5示出了根据本发明的H桥集成激光驱动器50的一个实施例的框图。在该实施例中，M位PMOS DAC和NMOS DAC 62和63的大小匹配，从而使得串行器31和DAC之间的时序也匹配。相同的预驱动器阵列32、33具有基本相同的电源电压电平(VCORE-VLOW)，以实现时序匹配并且使阵列能够与PMOS/NMOS DAC 62、63正确连接。提供N堆叠的(通常N＝1或2)共源共栅级35p、35n以保护每个DAC免受过应力，并且PMOS/NMOS对[62和35p、63和35n]优选地被配置为具有匹配的输出阻抗，以实现单端性能。
图6示出了根据本发明的使用共模反馈来设置DC输出的输出端子60的一个实施例的框图。输出端子具有对于EML(50欧姆)或DML(<25欧姆)应用可调的阻抗66。通过提供AC接地，可以添加可选的共模电容CCM 67用于低频(<1GHz)单端阻抗端接。利用AB类OTA 68来节省功耗的CMFB环路可以将驱动器的输出共模(CM)设置为理想的CM输出，通常约为VDDDRIVER/2。CM感测器69通常被配置为电阻分压器，以从差分输出感测CM。负反馈环路是通过将OTA68耦合在节点69和参考电压(例如VDD/2)之间而形成的。H桥中心抽头节点73通过负反馈被迫达到(TAPp+TAPn)/2等于DC CMOUT 71。
图7示出了根据本发明的输出端子级70的另一个实施例的框图。端子级70使用被配置为单位增益缓冲器的AB类OTA72(而不是共模反馈)来设置DC输出。以这种方式配置AB类OTA 72可确保大约设置DC CM级。这种配置方式可以改善相位裕度，并且可以在低频下提供较低的单端端接。此外，通过将OTA 72配置为单位增益缓冲器，H桥中心抽头节点73(连接到CCM 67)被迫等于DC CMOUT。这有利地产生了低频单端阻抗。类似地，使用AB类OTA可以减少功耗。
图8示出了根据本发明的H桥集成激光驱动器80的替代实施例的框图。在该实施例中，AC耦合被配置用于低速操作。在此，AC耦合缓冲器以较低的频率(Fs/N)数据速率运行，而不是像AC耦合缓冲器32、33的情况那样以全数据速率(Fs)运行。在AC耦合之后，数据被两个重复的串行器82、83串行化。在串行器之后，预驱动器84、85对于PMOS和NMOS分别在在82和62之间、以及在83和63之间进行接口连接。然而，这种构造可能需要更多的功耗，因为有更多的电路连接到较高的VDD电源，这使得激光驱动器更容易受到NMOS DAC和PMOS DAC之间时序失配的影响。
图9示出了作为用于EML 50欧姆系统91的激光驱动器30、40、50或80的本发明的示例性应用90的框图。该方案实现了具有集成的激光驱动器PAM4通信芯片21，用于将EML单端驱动到50欧姆阻抗，其中电压摆幅达到实际EML电压限制，例如2Vpp单端。可选的偏置-T92可以被提供有NMOS或PMOS偏置电流95。可以在印刷电路板(PCB)上实施短阻抗匹配的传输线93，以最大程度地减少PAM4芯片21与EML91之间的反射和插入损耗。在该实施例和随后的实施例中，可以将偏置-T 92集成到PAM4芯片21本身或PAM4芯片21封装中。偏置-T 92被配置为阻止AC信号并仅通过DC偏置电流95。可以连接可选的虚拟负载94(例如50欧姆负载)，以终止并平衡驱动器的未使用的侧。可以添加可选的AC耦合电容器152和153，以隔离驱动器和激光器的DC CM。
图10示出了作为DML系统101中的NMOS电路的激光驱动器30、40、50或80的本发明的示例性差分实施方式100的框图。通常，DML系统101被实现为发射器光学子组件(TOSA)。差分实施方式可以可选地通过电容器149和150AC耦合到实施在印刷电路板(PCB)上的短差分阻抗匹配的传输线96。传输线96通常被评定为50欧姆差分(25欧姆单端)阻抗或100欧姆差分(50欧姆单端)阻抗。在该实施方式中的负载是差分DML激光器97，其通常具有在10欧姆差分与50欧姆差分之间的阻抗。具体地，DML激光器97被提供在通过键合线98连接到传输线96的TOSA上。偏置电流99可以通过偏置-T 92被连接以从电压源向DML驱动器提供激光偏置电流，如图所示，并且另一个偏置-T 92可以连接到电源电压VDD。在另一个实施例中，可以在传输线96的右侧建立偏置-T 92连接，并直接连接到TOSA。
图11示出了作DML系统101中的PMOS偏置电路的驱动器30、40、50或80的本发明的另一示例性实施方式110的框图。实施方式110在操作上类似于先前的实施方式100，除了偏置电流109被发送到GND，而不是从电源电压获得。
图12示出了作为DML系统121中的NMOS电路的驱动器30、40、50或80的本发明的另一个示例性实施方式120的框图。在此，DML 121被单端驱动。传输线96可以呈现单端阻抗，例如，25欧姆的阻抗。可以提供电阻器122以实现适当的负载平衡，例如，25欧姆。实施方式120的所有其他元件如先前描述的实施例中那样操作。
图13示出了基于模拟的前馈均衡器(FFE)驱动器实施方式130作为先前提出的基于DAC的驱动器的替代方式。代替使用利用DSP的基于DAC的驱动器(例如有限脉冲响应(FIR)滤波)，可以使用模拟滤波器方法。对于这种方法，将驱动器分为两个或多个片。在示例性实施方式130中，示出了三个片：(1)前标记抽头，(2)主标记抽头和(3)后标记抽头，其在图中表示为“前、主、后”。也可以实施其他配置方式，例如主、后1、后2或主、后1等。每个抽头可以使用多个片，并且可以通过调整每个抽头的偏置电流来调整所述片的幅度。在示例性操作中，数据源131和132将生成M抽头数字FFE数据流，以分别控制PMOS 133和NMOS 134M抽头电流片。在一个示例中，这可以通过使用延迟触发器(DFF)将数据延迟1个时钟周期并生成前主后数据来实现。可以通过修改分别用于PMOS和NMOS M抽头电流片133和134的偏置135和136来调整每个M抽头的幅度或权重。幅度的量设置FIR滤波的量。
与具有CML或SST技术的驱动器相比，根据本发明的H桥集成激光驱动器被认为表现出更好的整体操作。下表对所有三个选项的可操作性进行了定性比较：
表格1
驱动程序解决方案的定性比较
Figure BDA0002515783000000121
鉴于以上描述，相关领域的技术人员将理解，可以根据已知的制造技术将根据本文各种实施例中的任何实施例的激光驱动器制造为包括本文提出的各种组件和器件中的任何一个、那些组件的组、或基本所有组件、或任何特定实施例的基本所有组件的集成电路。制造根据本文描述的配置的激光驱动器的示例性方法将本发明体现为用于CMOS PAM4通信芯片的集成电路。
图14示出了说明用于制造根据本发明的一个实施例的H桥集成激光驱动器的方法140的主要步骤的工艺流程图。方法140的步骤可以以任何期望的顺序执行。例如，该方法可以从步骤141开始，在步骤141中，形成重定时器，并且该重定时器被配置为将低速并行数据转换为高速串行位流以及高速并行位流的反相表示。接下来，在步骤142中，形成M位PMOSDAC，并且该M位PMOS DAC被配置为接收第一缓冲位流，并且在步骤143中，形成N位NMOSDAC，并且该N位NMOS DAC被配置为接收第二缓冲位流。在步骤144，将保护器件耦合在M位DAC和N位DAC之间。在步骤145中，将第一DC电平移位预驱动器阵列耦合在重定时器和M位DAC之间，以接收高速并行位流和反相的高速并行位流。在步骤146中，将第二DC电平移位预驱动器阵列耦合在重定时器和N位DAC之间，以接收高速并行位流和反向高速并行位流。在最后的步骤中，将阻抗匹配模块耦合到保护器件的输出端。在其他实施例中，本文公开的另外的处理步骤可以补充方法140。
已经以说明性方式公开了本发明的示例性实施方式。因此，应当以非限制性方式阅读全文中所使用的术语。尽管本领域的技术人员将对本文的教导进行较小的修改，但是应当理解的是，意欲限制在本文所保证的专利范围内的是所有的这样的实施例，这些实施例均合理地落在本发明所涉及的技术进步的范围之内，并且除非另有说明，否则该范围不受所附权利要求及其等同物之外的限制。

Claims (24)

1.一种H桥集成激光驱动器，包括：
重定时器，其被配置为将低速并行数据转换为高速串行位流和高速并行位流的反相表示；
M位PMOSDAC，其被配置为接收第一缓冲位流；
N位NMOSDAC，其被配置为接收第二缓冲位流；
保护器件，其耦合在所述M位DAC与所述N位DAC之间；
第一DC电平移位预驱动器阵列，其耦合在所述重定时器和所述M位DAC之间，以用于接收所述高速并行位流和所述反相的高速并行位流；
第二DC电平移位预驱动器阵列，其耦合在所述重定时器和所述N位DAC之间，以用于接收所述高速并行位流和反相的高速并行位流；以及
阻抗匹配模块，其耦合到所述保护器件的输出端；
其中，所述第一缓冲位流与所述第二缓冲位流基本同步。
2.根据权利要求1所述的激光驱动器，其中，所述重定时器包括串行器。
3.根据权利要求1所述的激光驱动器，其中，M＝N。
4.根据权利要求1所述的激光驱动器，其中，M＝1。
5.根据权利要求1所述的激光驱动器，其中，信号反相发生在所述预驱动器阵列之一或两者的输入端处。
6.根据权利要求1所述的激光驱动器，其中，信号反相发生在所述预驱动器阵列之一或两者的输出端处。
7.根据权利要求1所述的激光驱动器，其中，所述第一缓冲位流和所述第二缓冲位流基本相同。
8.根据权利要求1所述的激光驱动器，其中，所述保护器件将VGD、VGS和VDS限制为小于所述PMOSDAC的击穿电压。
9.根据权利要求1所述的激光驱动器，其中，所述保护器件将VGD、VGS和VDS限制为小于所述NMOSDAC的击穿电压。
10.根据权利要求1所述的激光驱动器，其中，所述保护器件减小所述激光驱动器的输出端处的电容。
11.根据权利要求1所述的激光驱动器，其中，所述保护器件包括一个或多个共源共栅级。
12.根据权利要求1所述的激光驱动器，其中，所述阻抗匹配模块被配置为匹配25欧姆或50欧姆系统的阻抗。
13.根据权利要求1所述的激光驱动器，其中，所述阻抗匹配模块包括耦合在所述激光驱动器的差分端子两端的电阻器。
14.根据权利要求1所述的激光驱动器，其中，所述阻抗匹配模块包括耦合在芯片上阻抗和所述驱动器的输出端端子之间的T形线圈，其中，所述T形线圈包括连接到所述保护器件的输出端的中心抽头。
15.根据权利要求1所述的激光驱动器，其中，所述阻抗匹配模块包括在所述驱动器的差分端子之间的中心抽头、耦合在每个差分端子和所述中心抽头之间的电阻器、以及耦合到所述中心抽头的AC接地电容器。
16.根据权利要求15所述的激光驱动器，还包括T形线圈或电感器，所述T形线圈或所述电感器可以耦合在每个电阻器和所述驱动器输出端之间，以改善高频阻抗匹配和输出带宽。
17.根据权利要求1所述的激光驱动器，被形成为集成电路芯片上的系统。
18.根据权利要求1所述的激光驱动器，被实施为用于DML或EML的驱动器。
19.根据权利要求18所述的激光驱动器，被实施为用于NMOS偏置电路的差分驱动器。
20.根据权利要求18所述的激光驱动器，被实施为单端驱动器。
21.根据权利要求20所述的激光驱动器，被实施为PMOS偏置电路。
22.一种用于制造用于CMOS PAM4通信芯片的集成激光驱动器的方法，所述CMOS PAM4通信芯片用于电吸收调制激光(EML)、直接调制激光二极管(DML)应用、VCSEL、光硅子或者需要高电压/电流调制的其它光器件，所述方法包括：
形成重定时器，所述重定时器被配置为将低速并行数据转换为高速串行位流和高速并行位流的反相表示；
形成M位PMOSDAC，所述M位PMOSDAC被配置为接收第一缓冲位流；
形成N位NMOSDAC，所述N位NMOSDAC被配置为接收第二缓冲位流；
在所述M位DAC和所述N位DAC之间耦合保护器件；
在所述重定时器和所述M位DAC之间耦合第一DC电平移位预驱动器阵列，以用于接收所述高速并行位流和反相的高速并行位流；
在所述重定时器和所述N位DAC之间耦合第二DC电平移位预驱动器阵列，以用于接收所述高速并行位流和所述反相的高速并行位流；以及
将阻抗匹配模块耦合到所述保护器件的输出端。
23.根据权利要求22所述的方法，其中，耦合所述保护器件减小了所述激光驱动器的输出端处的电容。
24.根据权利要求22所述的方法，其中，耦合所述保护器件包括在所述M位DAC与所述N位DAC之间耦合一个或多个共源共栅级。
CN202010475792.3A 2019-05-29 2020-05-29 H桥集成激光驱动器 Pending CN112019176A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201962854219P 2019-05-29 2019-05-29
US62/854,219 2019-05-29
US16/874,464 US10790636B1 (en) 2019-05-29 2020-05-14 H-bridge integrated laser driver
US16/874,464 2020-05-14

Publications (1)

Publication Number Publication Date
CN112019176A true CN112019176A (zh) 2020-12-01

Family

ID=72615154

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202010475792.3A Pending CN112019176A (zh) 2019-05-29 2020-05-29 H桥集成激光驱动器
CN202110435598.7A Pending CN113541661A (zh) 2019-05-29 2021-04-22 具有低isi的高速dc偏移预驱动器

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN202110435598.7A Pending CN113541661A (zh) 2019-05-29 2021-04-22 具有低isi的高速dc偏移预驱动器

Country Status (2)

Country Link
US (3) US10951250B1 (zh)
CN (2) CN112019176A (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10951250B1 (en) * 2019-05-29 2021-03-16 Sitrus Technology Corporation High-speed DC shifting predrivers with low ISI
US11996669B2 (en) * 2019-08-27 2024-05-28 Oe Solutions America, Inc. Method and apparatus for matching impedance of optical components using a tapered transmission line
JP7369047B2 (ja) * 2020-01-30 2023-10-25 ＣＩＧ Ｐｈｏｔｏｎｉｃｓ Ｊａｐａｎ株式会社 光モジュール及び光伝送装置
CN113644909B (zh) * 2021-08-20 2023-08-29 天津大学 一种用于pam4接收机的时钟与数据恢复电路
CN115865075A (zh) * 2021-09-23 2023-03-28 瑞昱半导体股份有限公司 驱动电路与信号转换电路
US12015886B2 (en) 2021-10-06 2024-06-18 Nokia Solutions And Networks Oy Control of optical-modulation amplitude for burst-mode transmission

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7173551B2 (en) * 2000-12-21 2007-02-06 Quellan, Inc. Increasing data throughput in optical fiber transmission systems
US7109759B2 (en) * 2003-05-23 2006-09-19 Avago Technologies Fiber Ip (Singapore) Pte.Ltd. Voltage mode current-assisted pre-emphasis driver
US7528625B2 (en) * 2004-08-24 2009-05-05 Ricoh Company, Ltd. Image forming apparatus
US7999523B1 (en) * 2008-08-29 2011-08-16 Silicon Laboratories Inc. Driver with improved power supply rejection
JP6334183B2 (ja) * 2014-01-31 2018-05-30 株式会社日立製作所 光伝送回路
US9438253B2 (en) * 2014-06-03 2016-09-06 Texas Instruments Incorporated High speed current mode latch
US9768774B2 (en) * 2014-06-30 2017-09-19 Fujitsu Limited Impedance matching driver
CN107800654B (zh) * 2016-08-31 2021-09-21 美国莱迪思半导体公司 具有合并的馈通电容和前馈均衡的线路驱动器装置
US10951250B1 (en) * 2019-05-29 2021-03-16 Sitrus Technology Corporation High-speed DC shifting predrivers with low ISI

Also Published As

Publication number Publication date
US10790636B1 (en) 2020-09-29
CN113541661A (zh) 2021-10-22
US20210028597A1 (en) 2021-01-28
US11894655B2 (en) 2024-02-06
US10951250B1 (en) 2021-03-16

Similar Documents

Publication Publication Date Title
US11894655B2 (en) H-bridge integrated laser driver
US10216680B2 (en) Reconfigurable transmitter
US7098692B2 (en) Switchable power domains for 1.2v and 3.3v pad voltages
CA2536626C (en) Dac based line driver with selectable pre-emphasis signal levels
Momeni et al. A 10-Gb/s inductorless transimpedance amplifier
CA2536641C (en) Tx line driver with common mode idle state and selectable slew rates
US7321242B2 (en) Integrated circuit with breakdown voltage multiplier
US20100066450A1 (en) High-Speed Low-Power Differential Receiver
US8258813B2 (en) Circuit and method for driving at least one differential line
US9698735B1 (en) Low voltage differential signal receiver with fully integrated AC coupling and bias latching
EP3188424B1 (en) Transmitter output driver circuits for high data rate applications, and methods of their operation
JP2007028619A (ja) 送信器回路におけるプログラム可能なスルーレート制御のための装置および方法
CN1862973B (zh) 集成电路芯片
US8989238B2 (en) Bi-directional interface circuit having a switchable current-source bias
US20090310978A1 (en) Complementary optical wiring system
US8346096B2 (en) Amplifier, optical receiver circuit, optical module and data exchange system
Choi et al. A 35-Gb/s 0.65-pJ/b asymmetric push-pull inverter-based VCSEL driver with series inductive peaking in 65-nm CMOS
EP3429081B1 (en) High-speed, high-swing driver circuit suitable for use in silicon optical modulator
JP2015076581A (ja) 光送信回路、光送信装置、および、光伝送システム
JP5956684B2 (ja) ドライバ回路
Verplaetse et al. A 4-to-1 240 Gb/s PAM-4 MUX with a 7-tap mixed-signal FFE in 55nm BiCMOS
Fu et al. A 57.2-Gb/s PAM4 driver for a segmented silicon-photonics Mach-Zehnder modulator with extinction ratio> 9-dB in 45-nm RF-SOI CMOS technology
Kashani et al. A 0.82 pJ/b 50Gb/s PAM4 VCSEL driver with 3-tap asymmetric FFE in 12nm CMOS FinFET process
US12028071B2 (en) High-speed wide-band low-power level shifter for high-speed applications
US9018984B2 (en) Driver for high speed electrical-optical modulator interface

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination