RU95117153A - Схема и способ фазовой синхронизации для системы фазовой автоматической подстройки - Google Patents

Схема и способ фазовой синхронизации для системы фазовой автоматической подстройки

Info

Publication number
RU95117153A
RU95117153A RU95117153/09A RU95117153A RU95117153A RU 95117153 A RU95117153 A RU 95117153A RU 95117153/09 A RU95117153/09 A RU 95117153/09A RU 95117153 A RU95117153 A RU 95117153A RU 95117153 A RU95117153 A RU 95117153A
Authority
RU
Russia
Prior art keywords
signal
frequency signal
phase
reference frequency
divided
Prior art date
Application number
RU95117153/09A
Other languages
English (en)
Other versions
RU2127485C1 (ru
Inventor
Хэн Косайк Джинни
Фредерик Гиллиг Стивен
Original Assignee
Моторола, Инк.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US08/149,259 external-priority patent/US5497126A/en
Application filed by Моторола, Инк. filed Critical Моторола, Инк.
Publication of RU95117153A publication Critical patent/RU95117153A/ru
Application granted granted Critical
Publication of RU2127485C1 publication Critical patent/RU2127485C1/ru

Links

Claims (8)

1. Схема фазовой синхронизации (301) для системы фазовой автоматической подстройки частоты (ФАПЧ) (300), предназначенной для сигнала выходной частоты (116 или 117) в ответ на сигнал опорной частоты (115), при этом сигнал выходной частоты (116 или 117) и сигнал опорной частоты (115) характеризуются частотой и фазой, частота сигнала опорной частоты делится, образуя сигнал разделенной опорной частоты (206), сигнал выходной частоты делится, образуя сигнал обратной связи (209), разность между фазой сигнала опорной частоты (115) и фазой сигнала выходной частоты (116 или 117) характеризует фазовую ошибку, причем система ФАПЧ (300) предназначена для снижения фазовой ошибки (207) в ответ на периодическую индикацию фазовой ошибки, отличающаяся тем, что система ФАПЧ (300) имеет первое и второе состояния в зависимости от сигнала запроса (302), появление которого не синхронизировано по времени с периодической индикацией фазовой ошибки (207), при этом схема фазовой синхронизации (301) содержит схему управления (305) состоянием системы ФАПЧ, предназначенную для приема сигнала запроса (302), периодической индикации фазовой ошибки (207) и первого сигнала восстановления (311) и выработки сигнала установки (310) и сигнала управления (309) состоянием системы ФАПЧ; детектор сигналов (307), предназначенный для приема сигнала запроса (302), сигнала выходной частоты (116 или 117), сигнала опорной частоты (115) и сигнала установки (310) и выработки второго и третьего сигналов восстановления (314 и 315); схему управления синхронизацией (308), предназначенную для приема второго и третьего сигналов восстановления (314 и 315) и сигнала установки (310) и выработки первого и второго хронирующих сигналов (312 и 313); схему восстановления (306), предназначенную для приема сигнала запроса (302) и первого и второго хронирующих сигналов (312 и 313) и выработки первого сигнала восстановления (311), и логическую схему (316), предназначенную для приема первого и второго хронирующих сигналов (312 и 313), сигнала разделенной опорной частоты (206) и сигнала обратной связи (209) и выработки синхронизированного сигнала разделенной опорной частоты (303) и синхронизированного сигнала обратной связи (304).
2. Схема фазовой синхронизации (301) по п.1, отличающаяся тем, что сигнал управления состоянием системы ФАПЧ (309) предназначен для управления первым и вторым состояниями системы фапч (300).
3. Схема фазовой синхронизации (301) по п.1 или 2, отличающаяся тем, что сигнал установки (310) предназначен для подготовки детектора сигналов (307) к обнаружению первого состояния сигнала запроса (302).
4. Схема фазовой синхронизации (301) по любому из предыдущих пунктов, отличающаяся тем, что сигнал установки (310 обеспечивает поддержание первого и второго хронирующих сигналов (312 и 313) в заданном состоянии, а второй и третий сигналы восстановления (314 и 315) обеспечивают сброс заданных состояний первого и второго хронирующих сигналов (312 и 313).
5. Схема фазовой синхронизации (301) по любому из предыдущих пунктов, отличающаяся тем, что первый сигнал восстановления (311) предназначен для подготовки схемы управления состоянием системы ФАПЧ (305) к обнаружению второго состояния сигнала запроса (302).
6. Схема фазовой синхронизации (301) по любому из предыдущих пунктов, отличающаяся тем, что первый хронирующий сигнал (312) и сигнал разделенной опорной частоты (206) совместно обеспечивают формирование синхронизированного сигнала разделенной опорной частоты (303), а второй хронирующий сигнал (313) и сигнал обратной связи (209) совместно обеспечивают формирование синхронизированного сигнала обратной связи (304).
7. Способ синхронизации фазы в системе фазовой автоматической подстройки частоты (ФАПЧ), которая вырабатывает сигнал выходной частоты в ответ на сигнал опорной частоты, причем сигнал выходной частоты и сигнал опорной частоты характеризуются частотой и фазой, сигнал выходной частоты имеет более высокую частоту, чем сигнал опорной частоты, частота сигнала опорной частоты делится, образуя сигнал разделенной опорной частоты, частота сигнала выходной частоты делится, образуя сигнал обратной связи, отличающийся тем, что синхронизацию фазы сигнала разделенной опорной частоты с фазой сигнала обратной связи осуществляют посредством выполнения следующих операций: а) удерживание сигнала разделенной опорной частоты и сигнала обратной связи в заданном состоянии; в) включение сигнала разделенной опорной частоты в зависимости от фазы сигнала опорной частоты; с) определение фазового соотношения между сигналом опорной частоты и сигналом выходной частоты; d) включение сигнала обратной связи в ответ на включение сигнала разделенной опорной частоты и определенное фазовое соотношение.
8. Способ по п.7, отличающийся тем, что операцию (а) выполняют, когда система ФАПЧ находится в первом состоянии, а операции (в), (с) и (d) выполняют, когда система ФАПЧ находится во втором состоянии.
RU95117153A 1993-11-09 1994-10-14 Схема и способ фазовой синхронизации для системы фазовой автоподстройки частоты RU2127485C1 (ru)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US08/149,259 1993-11-09
US08/149,259 US5497126A (en) 1993-11-09 1993-11-09 Phase synchronization circuit and method therefor for a phase locked loop
US08/149259 1993-11-09
PCT/US1994/011717 WO1995013659A1 (en) 1993-11-09 1994-10-14 Phase lock loop synchronization circuit and method

Publications (2)

Publication Number Publication Date
RU95117153A true RU95117153A (ru) 1998-02-20
RU2127485C1 RU2127485C1 (ru) 1999-03-10

Family

ID=22529462

Family Applications (1)

Application Number Title Priority Date Filing Date
RU95117153A RU2127485C1 (ru) 1993-11-09 1994-10-14 Схема и способ фазовой синхронизации для системы фазовой автоподстройки частоты

Country Status (16)

Country Link
US (1) US5497126A (ru)
JP (1) JP3253630B2 (ru)
KR (1) KR0165007B1 (ru)
CN (1) CN1047897C (ru)
AU (1) AU672343B2 (ru)
BR (1) BR9406067A (ru)
CA (1) CA2152180C (ru)
DE (2) DE4498749C2 (ru)
ES (1) ES2120877B1 (ru)
FR (1) FR2712441B1 (ru)
GB (1) GB2289175B (ru)
RU (1) RU2127485C1 (ru)
SE (1) SE9502483L (ru)
TR (1) TR28390A (ru)
WO (1) WO1995013659A1 (ru)
ZA (1) ZA948525B (ru)

Families Citing this family (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07245603A (ja) * 1994-01-11 1995-09-19 Fujitsu Ltd ジッタ抑圧制御方法およびその回路
JPH0879074A (ja) * 1994-09-05 1996-03-22 Mitsubishi Electric Corp フェーズ・ロックド・ループ回路
JPH08186490A (ja) * 1994-11-04 1996-07-16 Fujitsu Ltd 位相同期回路及びデータ再生装置
DE4443790C1 (de) * 1994-12-08 1996-04-18 Sgs Thomson Microelectronics Verfahren und Vorrichtung zur Phasensynchronisation mit einem RDS-Signal
DE4444602C1 (de) * 1994-12-14 1996-09-19 Sgs Thomson Microelectronics Verfahren zur Bewertung eines RDS-Signals
DE4444601C1 (de) * 1994-12-14 1996-07-11 Sgs Thomson Microelectronics Verfahren und Vorrichtung zur empfängerseitigen RDS-Phasensynchronisation
US5642388A (en) * 1995-02-03 1997-06-24 Vlsi Technology, Inc. Frequency adjustable PLL clock generation for a PLL based microprocessor based on temperature and/or operating voltage and method therefor
JP3070442B2 (ja) * 1995-05-24 2000-07-31 日本電気株式会社 ディジタル変復調回路
JP2859179B2 (ja) * 1995-09-26 1999-02-17 宮城日本電気株式会社 装置内システムクロック供給方式
KR100188228B1 (ko) * 1996-11-21 1999-06-01 서평원 이중화된 타이밍 동기시스템의 타이밍 공급회로
US6249155B1 (en) 1997-01-21 2001-06-19 The Connor Winfield Corporation Frequency correction circuit for a periodic source such as a crystal oscillator
US5960405A (en) * 1997-02-05 1999-09-28 Fox Enterprises, Inc. Worldwide marketing logistics network including strategically located centers for frequency programming crystal oscillators to customer specification
US5952890A (en) * 1997-02-05 1999-09-14 Fox Enterprises, Inc. Crystal oscillator programmable with frequency-defining parameters
JPH10308667A (ja) * 1997-05-02 1998-11-17 Nec Corp Ｐｌｌ周波数シンセサイザ
IL120996A (en) 1997-06-04 2000-08-31 Dspc Tech Ltd Voice-channel frequency synchronization
US6094569A (en) * 1997-08-12 2000-07-25 U.S. Philips Corporation Multichannel radio device, a radio communication system, and a fractional division frequency synthesizer
GB2339981B (en) 1998-07-17 2002-03-06 Motorola Ltd Phase corrected frequency synthesisers
US6167101A (en) * 1998-07-28 2000-12-26 Industrial Technology Research Institute Apparatus and method for correcting a phase of a synchronizing signal
US6188255B1 (en) 1998-09-28 2001-02-13 Cypress Semiconductor Corp. Configurable clock generator
KR100346211B1 (ko) * 2000-10-19 2002-08-01 삼성전자 주식회사 이동통신단말기에서 송수신용 국부발진신호 발생장치 및방법
ATE311040T1 (de) * 2002-02-01 2005-12-15 Koninkl Philips Electronics Nv Schwingungsarme phasenregelschleife
US6614403B1 (en) * 2002-04-01 2003-09-02 Bae Systems Information And Electronic Systems Integration, Inc. Radiation synthesizer receive and transmit systems
US6836167B2 (en) * 2002-07-17 2004-12-28 Intel Corporation Techniques to control signal phase
US6714085B1 (en) 2002-10-24 2004-03-30 General Dynamics Decision Systems, Inc Prepositioned frequency synthesizer and method therefor
CN1309205C (zh) * 2003-05-12 2007-04-04 瑞昱半导体股份有限公司 用于数字锁相环系统的相位频率检测器
US8073042B1 (en) 2005-04-13 2011-12-06 Cypress Semiconductor Corporation Recursive range controller
US8004322B2 (en) * 2005-06-29 2011-08-23 St-Ericsson Sa Synchronization scheme with adaptive reference frequency correction
DE102005056033A1 (de) * 2005-11-24 2007-06-06 Atmel Germany Gmbh Phasenregelkreis
JP4834432B2 (ja) * 2006-03-14 2011-12-14 オンセミコンダクター・トレーディング・リミテッド 光ディスク装置のｐｌｌ制御回路、光ディスク装置を制御するためのプログラム
CN101803196B (zh) * 2007-09-12 2012-11-14 日本电气株式会社 抖动抑制电路和抖动抑制方法
US8041310B2 (en) * 2007-10-01 2011-10-18 Telefonaktiebolaget Lm Ericsson (Publ) Apparatus and methods for frequency control in a multi-output frequency synthesizer
US20120033772A1 (en) * 2010-08-08 2012-02-09 Freescale Semiconductor, Inc Synchroniser circuit and method
US8134393B1 (en) 2010-09-29 2012-03-13 Motorola Solutions, Inc. Method and apparatus for correcting phase offset errors in a communication device
RU2496232C1 (ru) * 2012-03-20 2013-10-20 Федеральное бюджетное учреждение "27 Центральный научно-исследовательский институт Министерства обороны Российской Федерации" Приемопередатчик для радиорелейной линии
CN103051333B (zh) * 2013-01-15 2015-07-01 苏州磐启微电子有限公司 一种快速锁定的锁相环
CN103346790B (zh) * 2013-07-19 2016-01-13 苏州磐启微电子有限公司 一种快速锁定的频率综合器
JP6264852B2 (ja) * 2013-11-14 2018-01-24 株式会社ソシオネクスト タイミング調整回路および半導体集積回路装置
US9294103B2 (en) 2014-02-14 2016-03-22 Apple Inc. Pre-program of clock generation circuit for faster lock coming out of reset
NL2013870B1 (nl) 2014-11-25 2016-10-11 Wilhelmus Blonk Johannes Ventilatie-inrichting.
RU2602991C1 (ru) * 2015-10-14 2016-11-20 Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования "Московский государственный технический университет имени Н.Э. Баумана" (МГТУ им. Н.Э. Баумана) Быстродействующий синтезатор частот
CN106160740B (zh) * 2016-07-27 2019-03-12 福州大学 间歇式锁相环频率综合器
US10778164B2 (en) * 2018-10-05 2020-09-15 Winbond Electronics Corp. Input receiver circuit and adaptive feedback method
CN113424074B (zh) * 2019-02-13 2024-05-24 拉姆达4发展有限公司 基于频率切换的运行时间测量
RU2713726C1 (ru) * 2019-06-17 2020-02-07 федеральное государственное бюджетное образовательное учреждение высшего образования "Донской государственный технический университет" (ДГТУ) Многорежимное устройство синхронизации с адаптацией
CN110601694B (zh) * 2019-08-27 2021-10-08 西安电子科技大学 一种锁相环

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4812783A (en) * 1986-08-26 1989-03-14 Matsushita Electric Industrial Co., Ltd. Phase locked loop circuit with quickly recoverable stability
CA1290407C (en) * 1986-12-23 1991-10-08 Shigeki Saito Frequency synthesizer
US4843469A (en) * 1987-04-13 1989-06-27 The Grass Valley Group, Inc. Rapid signal acquisition and phase averaged horizontal timing from composite sync
JPS641330A (en) * 1987-06-24 1989-01-05 Matsushita Electric Ind Co Ltd Frequency synthesizer
US4817199A (en) * 1987-07-17 1989-03-28 Rockwell International Corporation Phase locked loop having reduced response time
US5008629A (en) * 1988-06-20 1991-04-16 Matsushita Electric Industrial Co., Ltd. Frequency synthesizer
JP2693523B2 (ja) * 1988-10-18 1997-12-24 株式会社リコー 多点同期方式の光走査装置
JPH04154318A (ja) * 1990-10-18 1992-05-27 Fujitsu Ltd Ｐｌｌ周波数シンセサイザ
US5128632A (en) * 1991-05-16 1992-07-07 Motorola, Inc. Adaptive lock time controller for a frequency synthesizer and method therefor
JPH0548450A (ja) * 1991-08-08 1993-02-26 Fujitsu Ltd Ｐｌｌシンセサイザ回路
GB2264597B (en) * 1992-02-29 1995-05-10 Nec Corp Frequency synthesizer and method of operation
US5339278A (en) * 1993-04-12 1994-08-16 Motorola, Inc. Method and apparatus for standby recovery in a phase locked loop

Similar Documents

Publication Publication Date Title
RU95117153A (ru) Схема и способ фазовой синхронизации для системы фазовой автоматической подстройки
KR950005162B1 (ko) 디지탈 변조신호를 위한 복조장치 및 복조 방법
CA2152180A1 (en) Phase locked loop synchronization circuit and method
KR860007659A (ko) 디지탈신호 재생회로
US6757349B1 (en) PLL frequency synthesizer with lock detection circuit
KR940012826A (ko) 고조파 동기 검출방법 및 장치와 그것을 포함하는 시스템
US4804928A (en) Phase-frequency compare circuit for phase lock loop
JPH0588023B2 (ru)
US4955040A (en) Method and apparatus for generating a correction signal in a digital clock recovery device
JPH07283727A (ja) 位相同期検出器
JPS5923926A (ja) フエ−ズ・ロツク・ル−プ回路
KR100186433B1 (ko) 데이타 통신장치의 클럭주파수 및 위상 복원회로
KR870009556A (ko) 비트 동기회로 및 방법
JPS62110320A (ja) デジタルｐｌｌ回路
KR100278264B1 (ko) 직접 시퀀스/코드 분할 다중 접속 시스템의 동기 회로
JPS6265535A (ja) クロツク非同期デ−タ検出方式
JPH05167439A (ja) 位相同期ループ回路
JPS6048683A (ja) デイジタル信号受信装置
KR0121155Y1 (ko) 망 동기장치의 신호 불연속 방지회로
JPS5949036A (ja) デイジタル位相制御同期装置
KR100236329B1 (ko) 클럭 복구회로
JP2623958B2 (ja) テレビカメラの外部同期装置
JPH06121187A (ja) 高品位テレビジョン受像器のクロック同期化回路
JPH03119881A (ja) クロック発生回路
JPS59183547A (ja) デジタル信号検出装置