JP2693523B2 - 多点同期方式の光走査装置 - Google Patents
多点同期方式の光走査装置Info
- Publication number
- JP2693523B2 JP2693523B2 JP63262135A JP26213588A JP2693523B2 JP 2693523 B2 JP2693523 B2 JP 2693523B2 JP 63262135 A JP63262135 A JP 63262135A JP 26213588 A JP26213588 A JP 26213588A JP 2693523 B2 JP2693523 B2 JP 2693523B2
- Authority
- JP
- Japan
- Prior art keywords
- pll circuit
- signal
- output
- optical scanning
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000003287 optical effect Effects 0.000 title claims description 14
- 230000001360 synchronised effect Effects 0.000 title 1
- 230000010355 oscillation Effects 0.000 description 5
- 238000000034 method Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 238000007493 shaping process Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
- H03L7/197—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division
- H03L7/199—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division with reset of the frequency divider or the counter, e.g. for assuring initial synchronisation
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
- G06K15/00—Arrangements for producing a permanent visual presentation of the output data, e.g. computer output printers
- G06K15/02—Arrangements for producing a permanent visual presentation of the output data, e.g. computer output printers using printers
- G06K15/12—Arrangements for producing a permanent visual presentation of the output data, e.g. computer output printers using printers by photographic printing, e.g. by laser printers
- G06K15/1204—Arrangements for producing a permanent visual presentation of the output data, e.g. computer output printers using printers by photographic printing, e.g. by laser printers involving the fast moving of an optical beam in the main scanning direction
- G06K15/1219—Detection, control or error compensation of scanning velocity or position, e.g. synchronisation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N1/00—Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
- H04N1/04—Scanning arrangements, i.e. arrangements for the displacement of active reading or reproducing elements relative to the original or reproducing medium, or vice versa
- H04N1/047—Detection, control or error compensation of scanning velocity or position
- H04N1/053—Detection, control or error compensation of scanning velocity or position in main scanning direction, e.g. synchronisation of line start or picture elements in a line
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N2201/00—Indexing scheme relating to scanning, transmission or reproduction of documents or the like, and to details thereof
- H04N2201/024—Indexing scheme relating to scanning, transmission or reproduction of documents or the like, and to details thereof deleted
- H04N2201/02406—Arrangements for positioning elements within a head
- H04N2201/02439—Positioning method
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N2201/00—Indexing scheme relating to scanning, transmission or reproduction of documents or the like, and to details thereof
- H04N2201/04—Scanning arrangements
- H04N2201/047—Detection, control or error compensation of scanning velocity or position
- H04N2201/04753—Control or error compensation of scanning position or velocity
- H04N2201/04758—Control or error compensation of scanning position or velocity by controlling the position of the scanned image area
- H04N2201/04767—Control or error compensation of scanning position or velocity by controlling the position of the scanned image area by controlling the timing of the signals, e.g. by controlling the frequency o phase of the pixel clock
- H04N2201/04768—Controlling the frequency of the signals
- H04N2201/04772—Controlling the frequency of the signals using a phase-locked loop
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N2201/00—Indexing scheme relating to scanning, transmission or reproduction of documents or the like, and to details thereof
- H04N2201/04—Scanning arrangements
- H04N2201/047—Detection, control or error compensation of scanning velocity or position
- H04N2201/04753—Control or error compensation of scanning position or velocity
- H04N2201/04794—Varying the control or compensation during the scan, e.g. using continuous feedback or from line to line
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Optics & Photonics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Facsimile Scanning Arrangements (AREA)
- Mechanical Optical Scanning Systems (AREA)
- Fax Reproducing Arrangements (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は、多点同期方式の光走査装置に関する。
従来の技術 従来、この種の光走査装置は、レーザプリンタ、レー
ザ製版機、レーザフアクシミリ、デジタル複写機、フラ
イングスポツトスキヤナ等の機器において、光信号の書
込みや原稿情報の読取りに関連して、良く知られてい
る。
ザ製版機、レーザフアクシミリ、デジタル複写機、フラ
イングスポツトスキヤナ等の機器において、光信号の書
込みや原稿情報の読取りに関連して、良く知られてい
る。
このような光走査光学系において、走査のためのレー
ザビームは、一般に、回転多面鏡等の偏向器で偏向走査
させている。このような光走査を適正に行なうために
は、光走査のタイミングをとるための同期信号が必要で
ある。そこで、一般には、レーザビームの走査光路上の
走査開始側であつて画像範囲外となる位置に配置させた
１つの受光素子によりレーザビームを受光し、この受光
素子により同期信号を得、この同期信号に同期してレー
ザビームを画像情報により変調するようにしている。し
かし、このような方法では走査開始時のみの同期である
ため、画像終端部側では、レーザビーム走査用の偏向器
の回転ムラ、加工精度のムラ等により、光走査の速度な
いしはタイミングが必ずしも各走査毎に一定とはならな
い。これにより、ドツト配列精度、即ち印字品質等が劣
化してしまう。
ザビームは、一般に、回転多面鏡等の偏向器で偏向走査
させている。このような光走査を適正に行なうために
は、光走査のタイミングをとるための同期信号が必要で
ある。そこで、一般には、レーザビームの走査光路上の
走査開始側であつて画像範囲外となる位置に配置させた
１つの受光素子によりレーザビームを受光し、この受光
素子により同期信号を得、この同期信号に同期してレー
ザビームを画像情報により変調するようにしている。し
かし、このような方法では走査開始時のみの同期である
ため、画像終端部側では、レーザビーム走査用の偏向器
の回転ムラ、加工精度のムラ等により、光走査の速度な
いしはタイミングが必ずしも各走査毎に一定とはならな
い。これにより、ドツト配列精度、即ち印字品質等が劣
化してしまう。
このようなことから、１走査ライン域に複数点の基準
パルスを設ける多点同期方式が考えられている。これ
は、例えば、特開昭60−10967号公報に示されるよう
に、グレーテイング（スリツト、グリツド又はスケール
とも称される）を用いて画素クロツクを発生させるもの
や、特開昭60−75168号公報に示されるように、凹面ミ
ラーアレイと複数の小径の受光素子（例えば、ピンフオ
トダイオード）とを用いたものである。
パルスを設ける多点同期方式が考えられている。これ
は、例えば、特開昭60−10967号公報に示されるよう
に、グレーテイング（スリツト、グリツド又はスケール
とも称される）を用いて画素クロツクを発生させるもの
や、特開昭60−75168号公報に示されるように、凹面ミ
ラーアレイと複数の小径の受光素子（例えば、ピンフオ
トダイオード）とを用いたものである。
このような多点同期方式にあつては、例えばグレーテ
イングの明暗配列に従う走査長全域に渡るパルス列（基
準パルス）信号を、必要に応じて波形整形回路により波
形整形した後、PLL（フエーズ・ロツクド・ループ）回
路により処理して画素クロツクを生成することになる。
イングの明暗配列に従う走査長全域に渡るパルス列（基
準パルス）信号を、必要に応じて波形整形回路により波
形整形した後、PLL（フエーズ・ロツクド・ループ）回
路により処理して画素クロツクを生成することになる。
ここに、このようなPLL回路１の構成・作用を第４図
により説明する。まず、PLL回路１に対する入力信号で
ある基準パルス信号Prは、電圧制御発振器（VCO）２か
ら出力される画素クロツクを分周器３により1/N分周し
てなる比較パルス信号＝帰還信号Pfとの間の位相差が、
位相比較器４において比較される。そして、この位相比
較器４からの出力は雑音や高周波成分を除去するローパ
スフイルタ（LPF）５を介して電圧制御発振器２に出力
され、基準パルス信号Prと帰還信号Pfとの位相が一致す
るように電圧制御発振器２がフイードバツク制御され
る。これにより、電圧制御発振器２からは基準パルス信
号Prに位相同期し、かつ、Ｎ逓倍された画素クロツクが
発生する。このようなPLL回路１により走査速度の変化
（基準パルス信号Prの周波数変化）に追従した画素クロ
ツクが得られる。
により説明する。まず、PLL回路１に対する入力信号で
ある基準パルス信号Prは、電圧制御発振器（VCO）２か
ら出力される画素クロツクを分周器３により1/N分周し
てなる比較パルス信号＝帰還信号Pfとの間の位相差が、
位相比較器４において比較される。そして、この位相比
較器４からの出力は雑音や高周波成分を除去するローパ
スフイルタ（LPF）５を介して電圧制御発振器２に出力
され、基準パルス信号Prと帰還信号Pfとの位相が一致す
るように電圧制御発振器２がフイードバツク制御され
る。これにより、電圧制御発振器２からは基準パルス信
号Prに位相同期し、かつ、Ｎ逓倍された画素クロツクが
発生する。このようなPLL回路１により走査速度の変化
（基準パルス信号Prの周波数変化）に追従した画素クロ
ツクが得られる。
そこで、プリンタコントローラ又はホストマシンから
記録用の半導体レーザ用の駆動変調回路に出力する画素
対応の記録情報を、このPLL回路１からの画素クロツク
に同期させて変調させながら記録を行なわせることによ
り、ドツト配列精度の高い露光記録が可能となる。即
ち、記録中に回転多面鏡の回転ムラ等によつて走査速度
が変動しても、それに応じて半導体レーザの変調タイミ
ングも画素クロツクにより制御されるので、適正な光書
込みが可能となるというものである。
記録用の半導体レーザ用の駆動変調回路に出力する画素
対応の記録情報を、このPLL回路１からの画素クロツク
に同期させて変調させながら記録を行なわせることによ
り、ドツト配列精度の高い露光記録が可能となる。即
ち、記録中に回転多面鏡の回転ムラ等によつて走査速度
が変動しても、それに応じて半導体レーザの変調タイミ
ングも画素クロツクにより制御されるので、適正な光書
込みが可能となるというものである。
発明が解決しようとする課題 ここに、多点同期方式において、PLL回路１に入力さ
れる基準パルス信号Prは第５図に示すように画像域と非
画像域とで断続的に発生する。従つて、非画像域ではPL
L回路１の出力であるVCO2の発振周波数f0は、その自走
周波数で発振するため、再度基準パルス信号Prが入力し
てもその発振周波数が画素クロツクとして安定するため
の時間、即ちプルインタイムtpが必要である。
れる基準パルス信号Prは第５図に示すように画像域と非
画像域とで断続的に発生する。従つて、非画像域ではPL
L回路１の出力であるVCO2の発振周波数f0は、その自走
周波数で発振するため、再度基準パルス信号Prが入力し
てもその発振周波数が画素クロツクとして安定するため
の時間、即ちプルインタイムtpが必要である。
また、従来の多点同期方式では、基準パルス信号Prと
位相比較するための帰還信号PfをVCO2の出力を分周器３
で1/N逓倍することで生成しているが、この分周器３が
常に動作しているので非画像域から再び画像域に入り基
準パルス信号Prが発生した時のこのPrと帰還信号Pfとの
位相差が変化し（非画像域ではVCO2出力の位相とPrとの
位相関係は保証されないため）、プルインタイムtpに時
間がかかるだけでなく、PLL回路１の安定性にも影響を
及ぼす。即ち、第６図に示すように基準パルス信号Prと
帰還信号Pfとの間に位相差ずれΔψを生ずる。
位相比較するための帰還信号PfをVCO2の出力を分周器３
で1/N逓倍することで生成しているが、この分周器３が
常に動作しているので非画像域から再び画像域に入り基
準パルス信号Prが発生した時のこのPrと帰還信号Pfとの
位相差が変化し（非画像域ではVCO2出力の位相とPrとの
位相関係は保証されないため）、プルインタイムtpに時
間がかかるだけでなく、PLL回路１の安定性にも影響を
及ぼす。即ち、第６図に示すように基準パルス信号Prと
帰還信号Pfとの間に位相差ずれΔψを生ずる。
このようにPLL回路１の基準パルス信号Prの断状態
（非画像域）ではVCO2の発振周波数が変動することか
ら、出力安定化のために、このVCO2の入力電圧を保持す
る方法もあるが、電圧は温度変化に弱く、不安定なもの
である。
（非画像域）ではVCO2の発振周波数が変動することか
ら、出力安定化のために、このVCO2の入力電圧を保持す
る方法もあるが、電圧は温度変化に弱く、不安定なもの
である。
課題を解決するための手段 基準パルス信号が入力されるPLL回路の出力を画素ク
ロツクとする多点同期方式の光走査装置において、前記
PLL回路への帰還信号の初期位相を設定する初期位相合
せ回路を設ける。
ロツクとする多点同期方式の光走査装置において、前記
PLL回路への帰還信号の初期位相を設定する初期位相合
せ回路を設ける。
作用 初期位相合せ回路により帰還信号の初期位相を設定す
ることにより、帰還信号は強制的に基準パルス信号との
位相差がPLL回路のロツク時の位相差相当となる。よつ
て、PLL回路のプルインタイムが短縮され、PLL回路は発
振出力が早急に安定する状態で画素クロツクを出力す
る。
ることにより、帰還信号は強制的に基準パルス信号との
位相差がPLL回路のロツク時の位相差相当となる。よつ
て、PLL回路のプルインタイムが短縮され、PLL回路は発
振出力が早急に安定する状態で画素クロツクを出力す
る。
実施例 本発明の一実施例を第１図ないし第３図に基づいて説
明する。本実施例は、第４図に示したようなPLL回路１
への帰還信号Pfの初期位相を設定する初期位相合せ回路
６を分周器３に代えて設けたものである。この初期位相
合せ回路６には第１図に示すように、その出力時間が基
準パルス信号Prよりも長くなるように設定されたタイマ
７が設けられている。このタイマ７は基準パルス信号Pr
の反転信号が入力されるもので、この反転信号の初めの
立下りで第１カウンタ８、第1,2フリツプフロツプ9,10
がクリアされてイネーブル状態となるように構成されて
いる。ここに、第１カウンタ８はPLL回路１のVCO2から
の出力（画素クロツク）が入力されており、基準パルス
信号Prと帰還信号Pfがロツクした状態での位相差に相当
するパルス数を計数するものである。また、この第１カ
ウンタ８とは逆にVCO2からの出力（画素クロツク）をイ
ンバータ11により反転させた信号が入力される第２カウ
ンタ12が設けられている。この第２カウンタ12は第１カ
ウンタ８の出力によりセツトされる第１フリツプフロツ
プ９からの出力によりNORゲート13を介してロードされ
てイネーブル状態になるもので、分周比をｎとした時、
n/2パルス計数すると、この第２カウンタ12はRC信号をO
Rゲート14を介して第２フリツプフロツプ10に出力する
（ORゲート14の他方には第１フリツプフロツプ９からの
出力がインバータ15を介して入力されている）。第２フ
リツプフロツプ10はＪ−Ｋフリツプフロツプであり、第
２フリツプフロツプ12からRC信号が入力される毎にその
出力値が反転し、結果としてVCO2の出力信号をｎ分周し
た帰還信号Pfを発生する。この時、VCO2の自走周波数は
ｎ×Prとする。
明する。本実施例は、第４図に示したようなPLL回路１
への帰還信号Pfの初期位相を設定する初期位相合せ回路
６を分周器３に代えて設けたものである。この初期位相
合せ回路６には第１図に示すように、その出力時間が基
準パルス信号Prよりも長くなるように設定されたタイマ
７が設けられている。このタイマ７は基準パルス信号Pr
の反転信号が入力されるもので、この反転信号の初めの
立下りで第１カウンタ８、第1,2フリツプフロツプ9,10
がクリアされてイネーブル状態となるように構成されて
いる。ここに、第１カウンタ８はPLL回路１のVCO2から
の出力（画素クロツク）が入力されており、基準パルス
信号Prと帰還信号Pfがロツクした状態での位相差に相当
するパルス数を計数するものである。また、この第１カ
ウンタ８とは逆にVCO2からの出力（画素クロツク）をイ
ンバータ11により反転させた信号が入力される第２カウ
ンタ12が設けられている。この第２カウンタ12は第１カ
ウンタ８の出力によりセツトされる第１フリツプフロツ
プ９からの出力によりNORゲート13を介してロードされ
てイネーブル状態になるもので、分周比をｎとした時、
n/2パルス計数すると、この第２カウンタ12はRC信号をO
Rゲート14を介して第２フリツプフロツプ10に出力する
（ORゲート14の他方には第１フリツプフロツプ９からの
出力がインバータ15を介して入力されている）。第２フ
リツプフロツプ10はＪ−Ｋフリツプフロツプであり、第
２フリツプフロツプ12からRC信号が入力される毎にその
出力値が反転し、結果としてVCO2の出力信号をｎ分周し
た帰還信号Pfを発生する。この時、VCO2の自走周波数は
ｎ×Prとする。
第２図はこのような動作を示すタイミングチヤートで
あり、その内、Ａで示す部分のタイミングの詳細を第３
図に拡大して示す。
あり、その内、Ａで示す部分のタイミングの詳細を第３
図に拡大して示す。
このように構成することにより、帰還信号Pfは強制的
に基準パルス信号Prとの位相差がPLL回路のロツク時の
位相差±２π/nとなる。このように帰還信号Pfの初期位
相設定、特にPLL回路１の安定時（ロツク時）の位相差
と同じとなるように設定されるので、PLL回路１のプル
インタイムを短縮できるとともに、PLL回路１の安定度
も増す。この際、位相差制御によるため、温度変化等の
影響を受けない安定したものとなる。また、このための
初期位相合せ回路９も簡単な回路構成で済む。本実施例
では、第３図に示すように分周比ｎ＝24、安定時（ロツ
ク時）のPrとPfとの位相差が約π/2であるので、第１カ
ウンタ８のカウント数は６となる。
に基準パルス信号Prとの位相差がPLL回路のロツク時の
位相差±２π/nとなる。このように帰還信号Pfの初期位
相設定、特にPLL回路１の安定時（ロツク時）の位相差
と同じとなるように設定されるので、PLL回路１のプル
インタイムを短縮できるとともに、PLL回路１の安定度
も増す。この際、位相差制御によるため、温度変化等の
影響を受けない安定したものとなる。また、このための
初期位相合せ回路９も簡単な回路構成で済む。本実施例
では、第３図に示すように分周比ｎ＝24、安定時（ロツ
ク時）のPrとPfとの位相差が約π/2であるので、第１カ
ウンタ８のカウント数は６となる。
発明の効果 本発明は、上述したようにPLL回路への帰還信号の初
期位相を設定する初期位相合せ回路を設けたので、帰還
信号が強制的に基準パルス信号との位相差がPLL回路の
ロツク時の位相差相当に制御されることになり、PLL回
路のプルインタイムを短縮することができ、PLL回路か
らその発振出力が早急に安定する状態での画素クロツク
を出力させ、良好なる画像作成に寄与することができ
る。
期位相を設定する初期位相合せ回路を設けたので、帰還
信号が強制的に基準パルス信号との位相差がPLL回路の
ロツク時の位相差相当に制御されることになり、PLL回
路のプルインタイムを短縮することができ、PLL回路か
らその発振出力が早急に安定する状態での画素クロツク
を出力させ、良好なる画像作成に寄与することができ
る。
第１図は本発明の一実施例を示す回路図、第２図は概略
タイミングチヤート、第３図は第２図中のＡ部分を拡大
して示すタイミングチヤート、第４図は一般的なPLL回
路のブロツク図、第５図はPrとVCO出力との関係を示す
タイミングチヤート、第６図はPrとPfとの関係を示すタ
イミングチヤートである。 １……PLL回路、６……初期位相合せ回路
タイミングチヤート、第３図は第２図中のＡ部分を拡大
して示すタイミングチヤート、第４図は一般的なPLL回
路のブロツク図、第５図はPrとVCO出力との関係を示す
タイミングチヤート、第６図はPrとPfとの関係を示すタ
イミングチヤートである。 １……PLL回路、６……初期位相合せ回路
Claims (1)
- 【請求項１】基準パルス信号が入力されるPLL回路の出
力を画素クロツクとする多点同期方式の光走査装置にお
いて、前記PLL回路への帰還信号の初期位相を設定する
初期位相合せ回路を設けたことを特徴とする多点同期方
式の光走査装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63262135A JP2693523B2 (ja) | 1988-10-18 | 1988-10-18 | 多点同期方式の光走査装置 |
| US07/420,878 US5122678A (en) | 1988-10-18 | 1989-10-13 | Image clock signal generating system with initial phase matching means in phase-locked loop |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63262135A JP2693523B2 (ja) | 1988-10-18 | 1988-10-18 | 多点同期方式の光走査装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02108014A JPH02108014A (ja) | 1990-04-19 |
| JP2693523B2 true JP2693523B2 (ja) | 1997-12-24 |
Family
ID=17371541
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63262135A Expired - Fee Related JP2693523B2 (ja) | 1988-10-18 | 1988-10-18 | 多点同期方式の光走査装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5122678A (ja) |
| JP (1) | JP2693523B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE4237554C2 (de) * | 1991-11-06 | 1995-08-03 | Mitsubishi Electric Corp | Vorrichtung zur Messung der Dielektrizitätskonstante eines Brennstoffs |
| US5497126A (en) * | 1993-11-09 | 1996-03-05 | Motorola, Inc. | Phase synchronization circuit and method therefor for a phase locked loop |
| US5574894A (en) * | 1994-11-03 | 1996-11-12 | Motorola, Inc. | Integrated circuit data processor which provides external sensibility of internal signals during reset |
| JP2004114316A (ja) * | 2002-09-24 | 2004-04-15 | Ricoh Co Ltd | 画像形成装置 |
| JP4169196B2 (ja) * | 2003-07-14 | 2008-10-22 | 株式会社リコー | 画像形成装置 |
| KR102543948B1 (ko) * | 2016-05-17 | 2023-06-15 | 삼성전자주식회사 | 클럭 신호 생성기 및 기판 검사 장치 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3781470A (en) * | 1971-10-27 | 1973-12-25 | Tektronix Inc | Phase control system for signal conditioning circuits |
| JPS6010967A (ja) * | 1983-06-30 | 1985-01-21 | Fujitsu Ltd | 走査位置検出方式 |
| US4975650A (en) * | 1989-07-24 | 1990-12-04 | Motorola, Inc. | Phase detector |
-
1988
- 1988-10-18 JP JP63262135A patent/JP2693523B2/ja not_active Expired - Fee Related
-
1989
- 1989-10-13 US US07/420,878 patent/US5122678A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02108014A (ja) | 1990-04-19 |
| US5122678A (en) | 1992-06-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5294944A (en) | Color image forming apparatus having means for properly superimposing image colors on each other | |
| US6154246A (en) | Image processing apparatus and image forming apparatus | |
| JP2693523B2 (ja) | 多点同期方式の光走査装置 | |
| US5059987A (en) | Synchronizing signal generating system | |
| US4803367A (en) | Light beam scanning apparatus employing beam modulation in accordance with the start of scan and end of scan signals | |
| US4912564A (en) | Clock signal generation apparatus | |
| JPH0352707B2 (ja) | ||
| JP2828681B2 (ja) | 多点同期光書込み装置 | |
| JP2783822B2 (ja) | Ｐｌｌ回路のアンロック検出方法及びその装置 | |
| JP2566229B2 (ja) | 光走査装置 | |
| JP2737985B2 (ja) | レーザプリンタ | |
| JP3516154B2 (ja) | レーザビーム走査光学系の走査速度補正方法 | |
| JP3184583B2 (ja) | 同期信号発生装置、同期クロック信号発生装置及び画像形成装置 | |
| JP2692850B2 (ja) | 多点同期装置 | |
| JPS6033777A (ja) | 記録装置のクロック制御方式 | |
| JPH0373908A (ja) | 多点同期方式の光書込み記録装置 | |
| JPH0377905A (ja) | 多点同期光書込み装置 | |
| JP2670069B2 (ja) | 画像形成装置 | |
| JPH04316268A (ja) | 走査ビーム同期制御装置 | |
| JPS63210910A (ja) | 画像形成装置 | |
| JP2986159B2 (ja) | 光走査装置の同期回路 | |
| JPH0642020B2 (ja) | 光走査装置 | |
| JPH0426269A (ja) | 記録開始位置同期装置 | |
| JPH02106715A (ja) | 多点同期方式の光走査装置 | |
| JPH06206342A (ja) | マルチビーム記録装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |