JP2783822B2 - Ｐｌｌ回路のアンロック検出方法及びその装置 - Google Patents
Ｐｌｌ回路のアンロック検出方法及びその装置Info
- Publication number
- JP2783822B2 JP2783822B2 JP1002320A JP232089A JP2783822B2 JP 2783822 B2 JP2783822 B2 JP 2783822B2 JP 1002320 A JP1002320 A JP 1002320A JP 232089 A JP232089 A JP 232089A JP 2783822 B2 JP2783822 B2 JP 2783822B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- controlled oscillator
- input
- reference signal
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Laser Beam Printer (AREA)
- Mechanical Optical Scanning Systems (AREA)
- Facsimile Scanning Arrangements (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は、多点同期方式の光書込み装置等において、
画素クロツク生成用に用いられるPLL回路のアンロツク
検出方法及びその装置に関する。
画素クロツク生成用に用いられるPLL回路のアンロツク
検出方法及びその装置に関する。
従来の技術 従来、例えばレーザプリンタ等の光書込み装置の光走
査光学系において、走査のためのレーザビームは、一般
に、回転多面鏡等の偏向器で偏向走査させている。この
ような光走査を適正に行なうためには、光走査のタイミ
ングをとるための同期信号が必要である。そこで、一般
には、レーザビームの走査光路上の走査開始側であつて
画像範囲外となる位置に配置させた１つの受光素子によ
りレーザビームを受光し、この受光素子により同期信号
を得、この同期信号に同期してレーザビームを画像情報
により変調するようにしている。しかし、この方法では
走査開始時のみの同期であるため、画像終端部側では、
回転多面鏡等の偏向器の回転ムラ、加工精度のムラ等に
より、光走査の速度ないしはタイミングが必ずしも各走
査毎に一定とはならない。これにより、ドツト配列精
度、即ち印字品質等が劣化してしまう。
査光学系において、走査のためのレーザビームは、一般
に、回転多面鏡等の偏向器で偏向走査させている。この
ような光走査を適正に行なうためには、光走査のタイミ
ングをとるための同期信号が必要である。そこで、一般
には、レーザビームの走査光路上の走査開始側であつて
画像範囲外となる位置に配置させた１つの受光素子によ
りレーザビームを受光し、この受光素子により同期信号
を得、この同期信号に同期してレーザビームを画像情報
により変調するようにしている。しかし、この方法では
走査開始時のみの同期であるため、画像終端部側では、
回転多面鏡等の偏向器の回転ムラ、加工精度のムラ等に
より、光走査の速度ないしはタイミングが必ずしも各走
査毎に一定とはならない。これにより、ドツト配列精
度、即ち印字品質等が劣化してしまう。
このようなことから、１走査ライン域に複数点の基準
パルスを設ける多点同期方式が考えられている。これ
は、特開昭60−10967号公報に示されるように、グレー
テイング（スリツト、グリツド又はスケールとも称され
る）を用いて画素クロツクを発生させるものや、特開昭
60−75168号公報に示されるように、凹面ミラーアレイ
と複数の小径の受光素子（例えば、ピンフオトダイオー
ド）とを用いたものである。
パルスを設ける多点同期方式が考えられている。これ
は、特開昭60−10967号公報に示されるように、グレー
テイング（スリツト、グリツド又はスケールとも称され
る）を用いて画素クロツクを発生させるものや、特開昭
60−75168号公報に示されるように、凹面ミラーアレイ
と複数の小径の受光素子（例えば、ピンフオトダイオー
ド）とを用いたものである。
第３図はこのような多点同期方式であって、半導体レ
ーザを光源とするレーザ走査光学系による記録装置の一
例を示す。まず、画素信号により変調されて記録用ビー
ムP1を射出する記録用半導体レーザ１が設けられてい
る。この記録用ビームP1は回転するポリゴンミラー２の
ある１面により偏向され、ｆθレンズ３を通つた後、ミ
ラー４により反射されて感光体５上に結像され、走査ラ
イン６で示すような記録走査を行う。一方、半導体レー
ザ１とは別に設けられた同期用半導体レーザ７から射出
された同期用ビームP2はポリゴンミラー２の同一反射面
上においてビームP1に対しある間隔離れた位置（主走査
方向では同一位置）に入射されて、ビームP1と同様にｆ
θレンズ３に入射する。ｆθレンズ３透過後は上下位置
が異なることにより、このビームP2はミラー４上を通過
して感光体５と光学的に等価な位置に配置させたグレー
テイング８を走査する。このグレーテイング８の透過部
分を通過したビームP2はレンズアレイにより複数、例え
ば４個の受光素子10a〜10dに順次集光結像され、これら
の受光素子10a〜10dから基準パルス信号Prが発生する。
即ち、これらの受光素子10a〜10dにより受光され光電変
換された受光信号は各々増幅された後、加算回路により
加算処理される。これにより、グレーテイング８の明暗
配列に従う走査長全域に渡るパルス列信号なる基準信号
frなり、必要に応じて波形整形回路による波形整形を受
けた後、PLL（フエーズ・ロツクド・ループ）回路によ
り処理されて画素クロツクfoが生成される。
ーザを光源とするレーザ走査光学系による記録装置の一
例を示す。まず、画素信号により変調されて記録用ビー
ムP1を射出する記録用半導体レーザ１が設けられてい
る。この記録用ビームP1は回転するポリゴンミラー２の
ある１面により偏向され、ｆθレンズ３を通つた後、ミ
ラー４により反射されて感光体５上に結像され、走査ラ
イン６で示すような記録走査を行う。一方、半導体レー
ザ１とは別に設けられた同期用半導体レーザ７から射出
された同期用ビームP2はポリゴンミラー２の同一反射面
上においてビームP1に対しある間隔離れた位置（主走査
方向では同一位置）に入射されて、ビームP1と同様にｆ
θレンズ３に入射する。ｆθレンズ３透過後は上下位置
が異なることにより、このビームP2はミラー４上を通過
して感光体５と光学的に等価な位置に配置させたグレー
テイング８を走査する。このグレーテイング８の透過部
分を通過したビームP2はレンズアレイにより複数、例え
ば４個の受光素子10a〜10dに順次集光結像され、これら
の受光素子10a〜10dから基準パルス信号Prが発生する。
即ち、これらの受光素子10a〜10dにより受光され光電変
換された受光信号は各々増幅された後、加算回路により
加算処理される。これにより、グレーテイング８の明暗
配列に従う走査長全域に渡るパルス列信号なる基準信号
frなり、必要に応じて波形整形回路による波形整形を受
けた後、PLL（フエーズ・ロツクド・ループ）回路によ
り処理されて画素クロツクfoが生成される。
ここに、このようなPLL回路の構成・作用を第４図に
より説明する。まず、PLL回路11に対する入力信号であ
る基準信号frは、電圧制御発振器（VCO）12から出力さ
れる画素クロツクfoを分周器13により1/N分周してなる
帰還信号fhとの間の位相差が、位相比較器14において比
較される。そして、この位相比較器14からの出力は雑音
や高周波成分を除去するローパスフイルタ（LPF）15を
介して電圧制御発振器12に出力され、基準信号frと帰還
信号fhの位相が一致するように電圧制御発振器12がフイ
ードバツク制御される。これにより、電圧制御発振器12
からは基準信号frに位相同期し、かつ、Ｎ逓倍された画
素クロツクfoが発生する。このようなPLL回路11により
走査速度の変化（基準信号frの周波数変化）に追従して
画素クロツクfoが得られる。
より説明する。まず、PLL回路11に対する入力信号であ
る基準信号frは、電圧制御発振器（VCO）12から出力さ
れる画素クロツクfoを分周器13により1/N分周してなる
帰還信号fhとの間の位相差が、位相比較器14において比
較される。そして、この位相比較器14からの出力は雑音
や高周波成分を除去するローパスフイルタ（LPF）15を
介して電圧制御発振器12に出力され、基準信号frと帰還
信号fhの位相が一致するように電圧制御発振器12がフイ
ードバツク制御される。これにより、電圧制御発振器12
からは基準信号frに位相同期し、かつ、Ｎ逓倍された画
素クロツクfoが発生する。このようなPLL回路11により
走査速度の変化（基準信号frの周波数変化）に追従して
画素クロツクfoが得られる。
そこで、プリンタコントローラ又はホストマシンから
記録用の半導体レーザ用の駆動変調回路に出力する画素
対応の記録情報を、このPLL回路11からの画素クロツクf
oに同期させて変調させながら記録を行なわせることに
より、ドツト配列精度の高い露光記録が可能となる。即
ち、記録中に回転多面鏡の回転ムラ等によつて走査速度
が変動しても、それに応じて半導体レーザの変調タイミ
ングも画素クロツクfoにより制御されるので、適正な光
書込みが可能となるというものである。
記録用の半導体レーザ用の駆動変調回路に出力する画素
対応の記録情報を、このPLL回路11からの画素クロツクf
oに同期させて変調させながら記録を行なわせることに
より、ドツト配列精度の高い露光記録が可能となる。即
ち、記録中に回転多面鏡の回転ムラ等によつて走査速度
が変動しても、それに応じて半導体レーザの変調タイミ
ングも画素クロツクfoにより制御されるので、適正な光
書込みが可能となるというものである。
ところで、PLL回路の出力をこのようにレーザプリン
タ等の書込み画素クロツク生成用に用いると、位相比較
器14に入力する基準信号frは、第５図（ａ）に示すよう
に、グレーテイング８の走査時と非走査時とで断続的な
ものとなる。この時、電圧制御発振器12の発振周波数を
制御するローパスフイルタ15からの出力電圧Vinは、第
５図（ｂ）中に示すように、基準信号frが入力し始める
時点と途切れる時点とでともに大きなリツプル（振動）
を持つ。そして、PLL系のループ利得で決まる時定数
（ここでは、PLLのプルインタイム＝同期確立時間）定
常値V0及びV1に落ち着く。ここに、定常値V0は電圧制御
発振器12の発振周波数foが入力信号である基準信号frに
同期した時の値であり、定常値V1は電圧制御発振器12が
自走周波数で発振している時の値である。実際の画素ク
ロツクfoはPLL系が定常値Voに落ち着いた状態でPLL系を
ロツク状態として出力させる必要がある。
タ等の書込み画素クロツク生成用に用いると、位相比較
器14に入力する基準信号frは、第５図（ａ）に示すよう
に、グレーテイング８の走査時と非走査時とで断続的な
ものとなる。この時、電圧制御発振器12の発振周波数を
制御するローパスフイルタ15からの出力電圧Vinは、第
５図（ｂ）中に示すように、基準信号frが入力し始める
時点と途切れる時点とでともに大きなリツプル（振動）
を持つ。そして、PLL系のループ利得で決まる時定数
（ここでは、PLLのプルインタイム＝同期確立時間）定
常値V0及びV1に落ち着く。ここに、定常値V0は電圧制御
発振器12の発振周波数foが入力信号である基準信号frに
同期した時の値であり、定常値V1は電圧制御発振器12が
自走周波数で発振している時の値である。実際の画素ク
ロツクfoはPLL系が定常値Voに落ち着いた状態でPLL系を
ロツク状態として出力させる必要がある。
発明が解決しようとする課題 ところで、電圧制御発振器12に対する入力電圧in（ロ
ーパスフイルタ15出力）は、外乱等により第５図（ｃ）
に示すような大きなリツプルを生じ、プルインタイムTp
が過ぎても定常値Voになかなか落ちつかないことがあ
る。しかし、プルインタイムTp経過によりPLL系はロツ
ク状態とされてしまい、不安定なまま、画素クロツクfo
が出力されることがある。このような状態では画素クロ
ツクfoの乱れにより、画像品質も劣化してしまう。よつ
て、このようにな不安定な状態のまま画素クロツクを出
力しないように、アンロツク状態を正確に検出する必要
がある。
ーパスフイルタ15出力）は、外乱等により第５図（ｃ）
に示すような大きなリツプルを生じ、プルインタイムTp
が過ぎても定常値Voになかなか落ちつかないことがあ
る。しかし、プルインタイムTp経過によりPLL系はロツ
ク状態とされてしまい、不安定なまま、画素クロツクfo
が出力されることがある。このような状態では画素クロ
ツクfoの乱れにより、画像品質も劣化してしまう。よつ
て、このようにな不安定な状態のまま画素クロツクを出
力しないように、アンロツク状態を正確に検出する必要
がある。
課題を解決するための手段 位相比較器とローパスフイルタと電圧制御発振器と分
周器とをループ接続し、電圧制御発振器からの発振出力
を分周器により分周した帰還信号を位相比較器により基
準信号と位相比較し、ローパスフイルタを通した後、前
記電圧制御発振器に入力させ前記基準信号に位相同期し
たロツク状態で画素クロツクを出力させるPLL回路を用
いた光書込み装置において、前記電圧制御発振器の入力
電圧を所定レベルの閾値電圧と比較することによりPLL
のアンロツク状態を検出し、位相比較器に対して基準信
号が入力されてから、所定の設定時間が経過するまでは
アンロツク状態の検出結果を無効とし、前記所定の設定
時間が経過した後はアンロツク状態の検出結果を有効と
するようにした。
周器とをループ接続し、電圧制御発振器からの発振出力
を分周器により分周した帰還信号を位相比較器により基
準信号と位相比較し、ローパスフイルタを通した後、前
記電圧制御発振器に入力させ前記基準信号に位相同期し
たロツク状態で画素クロツクを出力させるPLL回路を用
いた光書込み装置において、前記電圧制御発振器の入力
電圧を所定レベルの閾値電圧と比較することによりPLL
のアンロツク状態を検出し、位相比較器に対して基準信
号が入力されてから、所定の設定時間が経過するまでは
アンロツク状態の検出結果を無効とし、前記所定の設定
時間が経過した後はアンロツク状態の検出結果を有効と
するようにした。
また、位相比較器とローパスフイルタと電圧制御発振
器と分周器とをループ接続し、電圧制御発振器からの発
振出力を分周器により分周した帰還信号を位相比較器に
より基準信号と位相比較し、ローパスフイルタを通した
後、前記電圧制御発振器に入力させ前記基準信号に位相
同期したロツク状態で画素クロツクを出力させるPLL回
路と、このPLL回路の前記ローパスフイルタから前記電
圧制御発振器に対する入力電圧とそれぞれ異なる閾値電
圧とを比較する２つのコンパレータと、これらのコンパ
レータに接続されるとともにクロツク端子に基準信号が
入力されクリア端子に所定の設定時間が経過した後に発
生するパルス信号が入力されるフリツプフロツプと、ク
ロツク端子に前記フリツプフロツプの出力が入力されク
リア端子に所定の設定時間が経過した後に発生するパル
ス信号が入力されるフリツプフロツプと、これらのフリ
ツプフロツプに接続されたアンロツク状態検出手段とに
より構成した。
器と分周器とをループ接続し、電圧制御発振器からの発
振出力を分周器により分周した帰還信号を位相比較器に
より基準信号と位相比較し、ローパスフイルタを通した
後、前記電圧制御発振器に入力させ前記基準信号に位相
同期したロツク状態で画素クロツクを出力させるPLL回
路と、このPLL回路の前記ローパスフイルタから前記電
圧制御発振器に対する入力電圧とそれぞれ異なる閾値電
圧とを比較する２つのコンパレータと、これらのコンパ
レータに接続されるとともにクロツク端子に基準信号が
入力されクリア端子に所定の設定時間が経過した後に発
生するパルス信号が入力されるフリツプフロツプと、ク
ロツク端子に前記フリツプフロツプの出力が入力されク
リア端子に所定の設定時間が経過した後に発生するパル
ス信号が入力されるフリツプフロツプと、これらのフリ
ツプフロツプに接続されたアンロツク状態検出手段とに
より構成した。
作用 PLL系はロツクが外れた場合、電圧制御発振器の入力
電圧はある基準値を中心として大きく振動するので、こ
の入力電圧に対して所定レベルの閾値電圧を用いること
により、アンロツクを正確に検出でき、基準信号入力期
間外及びノイズによる誤動作を防止することができ、特
に、位相比較器に対して基準信号が入力された後、所定
の設定時間経過後の電圧制御発振器の入力電圧をアンロ
ツク検出用とすることにより、同期引込み中にアンロツ
ク表示等を行なうような誤動作を生じない。
電圧はある基準値を中心として大きく振動するので、こ
の入力電圧に対して所定レベルの閾値電圧を用いること
により、アンロツクを正確に検出でき、基準信号入力期
間外及びノイズによる誤動作を防止することができ、特
に、位相比較器に対して基準信号が入力された後、所定
の設定時間経過後の電圧制御発振器の入力電圧をアンロ
ツク検出用とすることにより、同期引込み中にアンロツ
ク表示等を行なうような誤動作を生じない。
実施例 本発明の一実施例を第１図及び第２図に基づいて説明
する。第３図ないし第５図で示した部分と同一部分はそ
のまま用いるものとする。
する。第３図ないし第５図で示した部分と同一部分はそ
のまま用いるものとする。
本実施例では、電圧制御発振器12の入力電圧Vinを用
いてPLL系のアンロツク状態を検出するものであり、ロ
ーパスフイルタ15から電圧制御発振器12に対する入力電
圧Vinを入力とする２つのコンパレータ16,17が設けられ
ている。ここに、コンパレータ16,17は閾値電圧として
の各々異なる基準電圧Vref1,Vref2と入力電圧Vinとの大
小を比較するものである。そして、コンパレータ16の出
力側には２段のフリツプフロツプ18,19が接続されてい
る。また、コンパレータ17の出力側にも２段のフリツプ
フロツプ20,21が接続されている。これらのフリツプフ
ロツプ18,20のクロツク端子には基準信号frが入力され
ている。また、これらのフリツプフロツプ18〜21の何れ
のクリア端子にも、後述する所定のパルス信号Toが入力
され、動作制御されるように構成されている。これらの
フリツプフロツプ19,21の出力はORゲート22、バツフア2
3を介してアンロツク状態検出手段としてのアンロツク
表示用のLED24に接続されている。
いてPLL系のアンロツク状態を検出するものであり、ロ
ーパスフイルタ15から電圧制御発振器12に対する入力電
圧Vinを入力とする２つのコンパレータ16,17が設けられ
ている。ここに、コンパレータ16,17は閾値電圧として
の各々異なる基準電圧Vref1,Vref2と入力電圧Vinとの大
小を比較するものである。そして、コンパレータ16の出
力側には２段のフリツプフロツプ18,19が接続されてい
る。また、コンパレータ17の出力側にも２段のフリツプ
フロツプ20,21が接続されている。これらのフリツプフ
ロツプ18,20のクロツク端子には基準信号frが入力され
ている。また、これらのフリツプフロツプ18〜21の何れ
のクリア端子にも、後述する所定のパルス信号Toが入力
され、動作制御されるように構成されている。これらの
フリツプフロツプ19,21の出力はORゲート22、バツフア2
3を介してアンロツク状態検出手段としてのアンロツク
表示用のLED24に接続されている。
ここに、ローパスフイルタ15の出力、即ち、電圧制御
発振器12の入力電圧Vinは定常時であつても極く僅かな
リツプル成分を含んでいる。その上限値をコンパレータ
16の基準電圧Vref1とし，下限値をコンパレータ17の基
準電圧Vref2とするものである。また、フリツプフロツ
プ18〜21に対する信号Toは、第２図（ｃ）に示すよう
に、位相比較器14に基準信号frが入力されてからPLL系
が安定するまでに要する時間、即ち、電圧制御発振器12
の出力foが基準信号frに位相同期するまでに要するプル
インタイムTpが経過するタイミングで立上り、基準信号
frの段状態で立下るパルス信号である。
発振器12の入力電圧Vinは定常時であつても極く僅かな
リツプル成分を含んでいる。その上限値をコンパレータ
16の基準電圧Vref1とし，下限値をコンパレータ17の基
準電圧Vref2とするものである。また、フリツプフロツ
プ18〜21に対する信号Toは、第２図（ｃ）に示すよう
に、位相比較器14に基準信号frが入力されてからPLL系
が安定するまでに要する時間、即ち、電圧制御発振器12
の出力foが基準信号frに位相同期するまでに要するプル
インタイムTpが経過するタイミングで立上り、基準信号
frの段状態で立下るパルス信号である。
このような構成において、４つのフリツプフロツプ18
〜21はパルス信号Toにより動作制御され、グレーテイン
グ走査期間にあつてはプルインタイムTp経過後に動作状
態となる。この時、電圧制御発振器12に対する入力電圧
Vinが第２図（ｂ）に示すように基準電圧Vref1,Vref2内
に落ち着くような状態であれば、コンパレータ16,17出
力はともにＬレベルとなる。よつて、フリツプフロツプ
18,19側の経路からもフリツプフロツプ20,21側の経路か
らも出力が出ず、LED24は発光しない。よつて、プルイ
ンタイムTp経過後はPLL系が安定状態に落ち着き、安定
したロツク状態としてクロツク画素foが出力される。
〜21はパルス信号Toにより動作制御され、グレーテイン
グ走査期間にあつてはプルインタイムTp経過後に動作状
態となる。この時、電圧制御発振器12に対する入力電圧
Vinが第２図（ｂ）に示すように基準電圧Vref1,Vref2内
に落ち着くような状態であれば、コンパレータ16,17出
力はともにＬレベルとなる。よつて、フリツプフロツプ
18,19側の経路からもフリツプフロツプ20,21側の経路か
らも出力が出ず、LED24は発光しない。よつて、プルイ
ンタイムTp経過後はPLL系が安定状態に落ち着き、安定
したロツク状態としてクロツク画素foが出力される。
しかして、第２図（ｄ）に示すように、外乱等により
電圧制御発振器12に対する入力電圧Vinに大きなリツプ
ルを生じた場合を考える。即ち、このような場合には、
プルインタイムTpの経過後にも入力電圧Vinが基準電圧V
ref1〜Vref2の範囲内に収まらない。そして、フリツプ
フロツプ18が動作するタイミングt1において、コンパレ
ータ16からの出力により基準信号frに同期してフリツプ
フロツプ18のＱから出力が出される。即ち、基準信号fr
でコンパレータ16出力がフリツプフロツプ19にラツチさ
れる。よつて、後段のフリツプフロツプ19からも出力が
出され、LED24が発光し、プルインタイムTpが経過した
がPLL系がアンロツク状態にあることが表示される。一
方、次のグレーテイング走査期間中に示すような場合で
あれば、プルインタイムTpを経過しても基準電圧Vref1
〜Vref2の範囲内に収まらず、基準電圧Vref2以下となつ
ているため、タイミングt2においてコンパレータ17側か
ら出力が出る。そして、基準信号frに同期してフリツプ
フロツプ20のＱから出力が出される。よつて、後段のフ
リツプフロツプ21からも出力が出され、LED24が発光し
プルインタイムTpが経過したがPLL系がアンロツク状態
にあることが表示される。
電圧制御発振器12に対する入力電圧Vinに大きなリツプ
ルを生じた場合を考える。即ち、このような場合には、
プルインタイムTpの経過後にも入力電圧Vinが基準電圧V
ref1〜Vref2の範囲内に収まらない。そして、フリツプ
フロツプ18が動作するタイミングt1において、コンパレ
ータ16からの出力により基準信号frに同期してフリツプ
フロツプ18のＱから出力が出される。即ち、基準信号fr
でコンパレータ16出力がフリツプフロツプ19にラツチさ
れる。よつて、後段のフリツプフロツプ19からも出力が
出され、LED24が発光し、プルインタイムTpが経過した
がPLL系がアンロツク状態にあることが表示される。一
方、次のグレーテイング走査期間中に示すような場合で
あれば、プルインタイムTpを経過しても基準電圧Vref1
〜Vref2の範囲内に収まらず、基準電圧Vref2以下となつ
ているため、タイミングt2においてコンパレータ17側か
ら出力が出る。そして、基準信号frに同期してフリツプ
フロツプ20のＱから出力が出される。よつて、後段のフ
リツプフロツプ21からも出力が出され、LED24が発光し
プルインタイムTpが経過したがPLL系がアンロツク状態
にあることが表示される。
このように、本実施例によれば、電圧制御発振器12の
入力電圧Vinに対して基準電圧Vref1,Vref2を用いてアン
ロツク状態を検出するようにしたので、正確にPLL系の
ロツク／アンロツク状態を検出できる。特に、入力電圧
Vinはある基準値を中心として大きく振動するので、ア
ンロツク状態の検出は容易である。さらには、フリツプ
フロツプ18〜21がプルインタイムTpに対応したパルス信
号Toにより動作制御されるので、基準信号frが断状態
（グレーテイング非走査時）及びPLL系のプルインタイ
ムTpの間は、入力電圧Vinに大きなリツプルがあつて
も、これをアンロツクとして検出するような誤動作を生
じない。そして、これらのフリツプフロツプ18,20のク
ロツクに基準信号frを用いているので、ノイズ等によつ
てLED24が誤点灯することもない。
入力電圧Vinに対して基準電圧Vref1,Vref2を用いてアン
ロツク状態を検出するようにしたので、正確にPLL系の
ロツク／アンロツク状態を検出できる。特に、入力電圧
Vinはある基準値を中心として大きく振動するので、ア
ンロツク状態の検出は容易である。さらには、フリツプ
フロツプ18〜21がプルインタイムTpに対応したパルス信
号Toにより動作制御されるので、基準信号frが断状態
（グレーテイング非走査時）及びPLL系のプルインタイ
ムTpの間は、入力電圧Vinに大きなリツプルがあつて
も、これをアンロツクとして検出するような誤動作を生
じない。そして、これらのフリツプフロツプ18,20のク
ロツクに基準信号frを用いているので、ノイズ等によつ
てLED24が誤点灯することもない。
なお、本実施例では、アンロツク検出をLED24の点灯
により表示させるようにしたが、これに限らず、例えば
システム駆動回路に対してアンロツク情報を提供するよ
うにしてもよい。
により表示させるようにしたが、これに限らず、例えば
システム駆動回路に対してアンロツク情報を提供するよ
うにしてもよい。
発明の効果 本発明は上述のように、位相比較器とローパスフイル
タと電圧制御発振器と分周器とをループ接続し、電圧制
御発振器からの発振出力を分周器により分周した帰還信
号を位相比較器により基準信号と位相比較し、ローパス
フイルタを通した後、前記電圧制御発振器に入力させ前
記基準信号に位相同期したロツク状態で画素クロツクを
出力させるPLL回路を用いた光書込み装置において、前
記電圧制御発振器の入力電圧を所定レベルの閾値電圧と
比較することによりPLLのアンロツク状態を検出し、位
相比較器に対して基準信号が入力されてから、所定の設
定時間が経過するまではアンロツク状態の検出結果を無
効とし、前記所定の設定時間が経過した後はアンロツク
状態の検出結果を有効とするようにしたので、PLL系は
ロックが外れた場合、電圧制御発振器の入力電圧はある
基準値を中心として大きく振動するため、この入力電圧
に対して所定レベルの閾値電圧を用いることにより、ア
ンロツクを正確に検出でき、基準信号入力期間外及びノ
イズによる誤動作を防止することができ、特に、位相比
較器に対して基準信号が入力された後、所定の設定時間
経過後の電圧制御発振器の入力電圧をアンロツク検出用
とすることにより、同期引込み中にアンロツク表示等を
行なうような誤動作を生じない。
タと電圧制御発振器と分周器とをループ接続し、電圧制
御発振器からの発振出力を分周器により分周した帰還信
号を位相比較器により基準信号と位相比較し、ローパス
フイルタを通した後、前記電圧制御発振器に入力させ前
記基準信号に位相同期したロツク状態で画素クロツクを
出力させるPLL回路を用いた光書込み装置において、前
記電圧制御発振器の入力電圧を所定レベルの閾値電圧と
比較することによりPLLのアンロツク状態を検出し、位
相比較器に対して基準信号が入力されてから、所定の設
定時間が経過するまではアンロツク状態の検出結果を無
効とし、前記所定の設定時間が経過した後はアンロツク
状態の検出結果を有効とするようにしたので、PLL系は
ロックが外れた場合、電圧制御発振器の入力電圧はある
基準値を中心として大きく振動するため、この入力電圧
に対して所定レベルの閾値電圧を用いることにより、ア
ンロツクを正確に検出でき、基準信号入力期間外及びノ
イズによる誤動作を防止することができ、特に、位相比
較器に対して基準信号が入力された後、所定の設定時間
経過後の電圧制御発振器の入力電圧をアンロツク検出用
とすることにより、同期引込み中にアンロツク表示等を
行なうような誤動作を生じない。
第１図は本発明の一実施例を示す回路図、第２図は波形
を示すタイミングチヤート、第３図は一般的な多点同期
方式の光学系の概略斜視図、第４図は一般的なPLL回路
のブロツク図、第５図は波形を示すタイミングチヤート
である。 11……PLL回路、12……電圧制御発振器、13……分周
器、14……位相比較器、15……ローパスフイルタ、16,1
7……コンパレータ、18〜21……フリツプフロツプ、24
……アンロツク状態検出手段、fr……基準信号、fo……
画素クロツク、Vin……入力電圧、Ｔ……パルス信号
を示すタイミングチヤート、第３図は一般的な多点同期
方式の光学系の概略斜視図、第４図は一般的なPLL回路
のブロツク図、第５図は波形を示すタイミングチヤート
である。 11……PLL回路、12……電圧制御発振器、13……分周
器、14……位相比較器、15……ローパスフイルタ、16,1
7……コンパレータ、18〜21……フリツプフロツプ、24
……アンロツク状態検出手段、fr……基準信号、fo……
画素クロツク、Vin……入力電圧、Ｔ……パルス信号
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H03L 7/08 H04N 1/04 G02B 26/10 G09G 5/18
Claims (2)
- 【請求項１】位相比較器とローパスフイルタと電圧制御
発振器と分周器とをループ接続し、電圧制御発振器から
の発振出力を分周器により分周した帰還信号を位相比較
器により基準信号と位相比較し、ローパスフイルタを通
した後、前記電圧制御発振器に入力させ前記基準信号に
位相同期したロツク状態で画素クロツクを出力させるPL
L回路を用いた光書込み装置において、前記電圧制御発
振器の入力電圧を所定レベルの閾値電圧と比較すること
によりPLLのアンロツク状態を検出し、位相比較器に対
して基準信号が入力されてから、所定の設定時間が経過
するまではアンロツク状態の検出結果を無効とし、前記
所定の設定時間が経過した後はアンロツク状態の検出結
果を有効としたことを特徴とするPLL回路のアンロツク
検出方法。 - 【請求項２】位相比較器とローパスフイルタと電圧制御
発振器と分周器とをループ接続し、電圧制御発振器から
の発振出力を分周器により分周した帰還信号を位相比較
器により基準信号と位相比較し、ローパスフイルタを通
した後、前記電圧制御発振器に入力させ前記基準信号に
位相同期したロツク状態で画素クロツクを出力させるPL
L回路と、このPLL回路の前記ローパスフイルタから前記
電圧制御発振器に対する入力電圧とそれぞれ異なる閾値
電圧とを比較する２つのコンパレータと、これらのコン
パレータに接続されるとともにクロツク端子に基準信号
が入力されクリア端子に所定の設定時間が経過した後に
発生するパルス信号が入力されるフリツプフロツプと、
クロツク端子に前記フリツプフロツプの出力が入力され
クリア端子に所定の設定時間が経過した後に発生するパ
ルス信号が入力されるフリツプフロツプと、これらのフ
リツプフロツプに接続されたアンロツク状態検出手段と
よりなることを特徴とするPLL回路のアンロツク検出装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1002320A JP2783822B2 (ja) | 1989-01-09 | 1989-01-09 | Ｐｌｌ回路のアンロック検出方法及びその装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1002320A JP2783822B2 (ja) | 1989-01-09 | 1989-01-09 | Ｐｌｌ回路のアンロック検出方法及びその装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02182031A JPH02182031A (ja) | 1990-07-16 |
| JP2783822B2 true JP2783822B2 (ja) | 1998-08-06 |
Family
ID=11526032
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1002320A Expired - Fee Related JP2783822B2 (ja) | 1989-01-09 | 1989-01-09 | Ｐｌｌ回路のアンロック検出方法及びその装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2783822B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2956313B2 (ja) * | 1990-10-31 | 1999-10-04 | 日本電気株式会社 | 無線送受信機 |
| JP4614248B2 (ja) * | 2000-06-14 | 2011-01-19 | マスプロ電工株式会社 | Ｐｌｌシンセサイザ監視方法及びｌｎｂ装置 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54130862A (en) * | 1978-04-03 | 1979-10-11 | Fujitsu Ltd | Pll anomaly detector circuit |
| JPS5582548A (en) * | 1978-12-19 | 1980-06-21 | Hitachi Denshi Ltd | Detection circuit of out of synchronism |
| JPS63289522A (ja) * | 1987-05-22 | 1988-11-28 | Ricoh Co Ltd | 位相同期装置 |
-
1989
- 1989-01-09 JP JP1002320A patent/JP2783822B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02182031A (ja) | 1990-07-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6154246A (en) | Image processing apparatus and image forming apparatus | |
| US4518998A (en) | Method and apparatus for producing a time advanced output pulse train from an input pulse train | |
| US5059987A (en) | Synchronizing signal generating system | |
| JP2783822B2 (ja) | Ｐｌｌ回路のアンロック検出方法及びその装置 | |
| US5122678A (en) | Image clock signal generating system with initial phase matching means in phase-locked loop | |
| US5095315A (en) | Multipoint synchronization optical writing apparatus | |
| KR100334561B1 (ko) | 화상기록 개시위치 정밀제어 가능한 멀티-빔 화상형성장치 및방법 | |
| JP2749897B2 (ja) | 多点同期光書込み装置 | |
| JPH02106715A (ja) | 多点同期方式の光走査装置 | |
| JP2828681B2 (ja) | 多点同期光書込み装置 | |
| JP2749889B2 (ja) | 多点同期光書込み装置 | |
| JPS635317A (ja) | レ−ザ書込装置における異常検出回路 | |
| JPH0377906A (ja) | 多点同期光書込み装置 | |
| JP3600024B2 (ja) | 画像形成装置 | |
| KR940005971B1 (ko) | 레이저 플로터등의 광클록 신호 발생 회로 | |
| JPH09218362A (ja) | 画像記録装置 | |
| JPH10157196A (ja) | 画像形成装置 | |
| JPH05344292A (ja) | 光走査装置 | |
| JP2692850B2 (ja) | 多点同期装置 | |
| JPH05191576A (ja) | フェーズ・ロックド・ループ回路及び光書込み装置 | |
| JP2566229B2 (ja) | 光走査装置 | |
| JPS59134977A (ja) | レ−ザプリンタの水平同期方法 | |
| JPH07281112A (ja) | 画像記録装置 | |
| JPH05136950A (ja) | レーザプリンタ用ビデオクロツク信号生成装置 | |
| JPH04194906A (ja) | 画像形成装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |