JP2828681B2 - 多点同期光書込み装置 - Google Patents
多点同期光書込み装置Info
- Publication number
- JP2828681B2 JP2828681B2 JP1228594A JP22859489A JP2828681B2 JP 2828681 B2 JP2828681 B2 JP 2828681B2 JP 1228594 A JP1228594 A JP 1228594A JP 22859489 A JP22859489 A JP 22859489A JP 2828681 B2 JP2828681 B2 JP 2828681B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- reference pulse
- pll circuit
- generated
- writing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Facsimile Scanning Arrangements (AREA)
- Fax Reproducing Arrangements (AREA)
- Laser Beam Printer (AREA)
- Mechanical Optical Scanning Systems (AREA)
- Exposure Or Original Feeding In Electrophotography (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は、レーザプロッタ、高品質レーザプリンタ等
に用いられる多点同期光書込み装置に関する。
に用いられる多点同期光書込み装置に関する。
従来の技術 一般に、レーザプリンタ等の光書込み装置では、レー
ザ光源を画像情報に応じて変調し、かつ、ポリゴンミラ
ー等の偏向器で走査させて感光体等に光書込みを行うよ
うにしている。この時、ポリゴンミラー等の駆動におい
て一定速度で回転させることは困難で、現実には速度ム
ラ等が生じ、書込みドット位置にずれを生ずる。そこ
で、書込みドツト間隔が一定となる良好なる光書込みを
行うため、多数のスリットを有するリニアエンコーダを
用いた多点同期方式の光書込み装置が、例えば米国特許
2,389,403号明細書等により知られている。
ザ光源を画像情報に応じて変調し、かつ、ポリゴンミラ
ー等の偏向器で走査させて感光体等に光書込みを行うよ
うにしている。この時、ポリゴンミラー等の駆動におい
て一定速度で回転させることは困難で、現実には速度ム
ラ等が生じ、書込みドット位置にずれを生ずる。そこ
で、書込みドツト間隔が一定となる良好なる光書込みを
行うため、多数のスリットを有するリニアエンコーダを
用いた多点同期方式の光書込み装置が、例えば米国特許
2,389,403号明細書等により知られている。
ここに、リニアエンコーダの製造を容易にする等の改
良を施したものとして、特開昭54−97050号公報に示さ
れるものがある。これは、リニアエンコーダより得られ
る光電パルスをｎ逓倍してビデオクロック（画素クロッ
ク）とするようにしたものである。具体的には、リニア
エンコーダによって得られる光電パルスをPLL回路の位
相比較器で基準パルスと比較し、両者が一致するように
電圧制御発振器をフィードバック制御し、PLL回路から
は光電パルスに同期し、かつ、ｎ逓倍されたクロック信
号を半導体レーザを変調させる変調信号なる画素クロッ
クとして出力させるものである。
良を施したものとして、特開昭54−97050号公報に示さ
れるものがある。これは、リニアエンコーダより得られ
る光電パルスをｎ逓倍してビデオクロック（画素クロッ
ク）とするようにしたものである。具体的には、リニア
エンコーダによって得られる光電パルスをPLL回路の位
相比較器で基準パルスと比較し、両者が一致するように
電圧制御発振器をフィードバック制御し、PLL回路から
は光電パルスに同期し、かつ、ｎ逓倍されたクロック信
号を半導体レーザを変調させる変調信号なる画素クロッ
クとして出力させるものである。
ところで、PLL回路は回路構成等によってほぼ一定の
応答遅れがあるため、光電パルスが発生しても直ちにそ
の位相と基準パルスの位相とが揃うことはない。そこ
で、上記公報にあっては、光電パルスと基準パルスとの
位相が揃うに必要な時間（＝ロックアップ時間）が経過
し、位相が揃った後、ゲートが開かれ書込み開始信号が
出力されることにより、画素クロックとするようにして
いる。このような画素クロックに同期させて半導体レー
ザを変調させると、有効走査線の始点（即ち、最初のド
ット位置）が垂直方向に揃う正しい位置に記録できる。
ここに、ロックアップ時間が短い程、有効走査線が長く
なり、高解像度を得るに便利となる。この点、上記公報
にあっては、走査線の最初の光電パルスで分周器をリセ
ットし、光電パルスと基準パルスとの位相を強制的に合
わせて位相補正量を小さくすることにより、ロックアッ
プの時間を短縮するようにしている。
応答遅れがあるため、光電パルスが発生しても直ちにそ
の位相と基準パルスの位相とが揃うことはない。そこ
で、上記公報にあっては、光電パルスと基準パルスとの
位相が揃うに必要な時間（＝ロックアップ時間）が経過
し、位相が揃った後、ゲートが開かれ書込み開始信号が
出力されることにより、画素クロックとするようにして
いる。このような画素クロックに同期させて半導体レー
ザを変調させると、有効走査線の始点（即ち、最初のド
ット位置）が垂直方向に揃う正しい位置に記録できる。
ここに、ロックアップ時間が短い程、有効走査線が長く
なり、高解像度を得るに便利となる。この点、上記公報
にあっては、走査線の最初の光電パルスで分周器をリセ
ットし、光電パルスと基準パルスとの位相を強制的に合
わせて位相補正量を小さくすることにより、ロックアッ
プの時間を短縮するようにしている。
発明が解決しようとする課題 ところが、上記公報方式により、ドットを常に正しい
位置に記録できるのは、一定温度下である。一般に、PL
L回路は環境温度が変化すると、ロック時であっても、
その入力である基準パルスとその帰還信号であるVCO発
振出力を分周したクロックとの位相誤差も変化する。従
って、常温時に書込み開始信号と書込みクロック（画素
クロック）との位相差を調整しておいても、温度変化に
伴い位相ずれを生じ、最悪の場合には、画像上で記録ド
ットの位置ずれとして現れる。つまり、従来にあって
は、温度変化による位相誤差の変化に対する対策がなさ
れていない。
位置に記録できるのは、一定温度下である。一般に、PL
L回路は環境温度が変化すると、ロック時であっても、
その入力である基準パルスとその帰還信号であるVCO発
振出力を分周したクロックとの位相誤差も変化する。従
って、常温時に書込み開始信号と書込みクロック（画素
クロック）との位相差を調整しておいても、温度変化に
伴い位相ずれを生じ、最悪の場合には、画像上で記録ド
ットの位置ずれとして現れる。つまり、従来にあって
は、温度変化による位相誤差の変化に対する対策がなさ
れていない。
また、基準パルスは断続的に発生するものであり、そ
の断時と発生時とでは電圧制御発振器の入力電圧に変動
があり、リップルも大きくなるため、PLL回路の同期引
込み時間も遅くなってしまう。
の断時と発生時とでは電圧制御発振器の入力電圧に変動
があり、リップルも大きくなるため、PLL回路の同期引
込み時間も遅くなってしまう。
課題を解決するための手段 書込みビームの他に同期ビームを用い、この同期ビー
ムに基づき主走査方向全域に渡って生成される基準パル
スと位相同期した画素クロックをPLL回路により発生さ
せ、この画素クロックに同期した画像情報により書込み
ビーム用のレーザ光源を変調させて光書込みを行わせる
多点同期光書込み装置において、前記基準パルスを計数
するカウンタを設け、このカウンタによる計数値が所定
値になった時の前記PLL回路中の電圧制御発振器出力を
分周器により分周した分周帰還信号をトリガとして１主
走査書込み幅信号を発生する書込み幅信号発生回路を設
けた。
ムに基づき主走査方向全域に渡って生成される基準パル
スと位相同期した画素クロックをPLL回路により発生さ
せ、この画素クロックに同期した画像情報により書込み
ビーム用のレーザ光源を変調させて光書込みを行わせる
多点同期光書込み装置において、前記基準パルスを計数
するカウンタを設け、このカウンタによる計数値が所定
値になった時の前記PLL回路中の電圧制御発振器出力を
分周器により分周した分周帰還信号をトリガとして１主
走査書込み幅信号を発生する書込み幅信号発生回路を設
けた。
ここに、請求項２記載の発明では、分周器を、断続的
に発生する基準パルスの断時にも電圧制御発振器出力を
分周してPLL回路への帰還入力を継続し前記基準パルス
の発生時にこの基準パルスとの位相差がπ/2となる分周
帰還信号を生成するものとした。
に発生する基準パルスの断時にも電圧制御発振器出力を
分周してPLL回路への帰還入力を継続し前記基準パルス
の発生時にこの基準パルスとの位相差がπ/2となる分周
帰還信号を生成するものとした。
作用 カウンタにより計数される基準パルス数が所定値にな
りPLL回路がロックした時点での、PLL回路の分周帰還信
号をトリガとして書込み幅信号発生回路から１主走査書
込み幅信号を発生させているので、温度変化があっても
記録ドットの位置ずれを生じない。
りPLL回路がロックした時点での、PLL回路の分周帰還信
号をトリガとして書込み幅信号発生回路から１主走査書
込み幅信号を発生させているので、温度変化があっても
記録ドットの位置ずれを生じない。
また、断続的に発生する基準パルスにつき、基準パル
スの断時にも分周器によるPLL回路への帰還入力をし続
け、基準パルスが発生した時点で強制的に位相をπ/2だ
け遅らせた分周帰還信号を生成しているので、基準パル
ス断時と発生時との電圧制御発振器の入力電圧の変動、
リップルを小さく抑えることができ、PLL回路の同期引
込み時間が短縮される。
スの断時にも分周器によるPLL回路への帰還入力をし続
け、基準パルスが発生した時点で強制的に位相をπ/2だ
け遅らせた分周帰還信号を生成しているので、基準パル
ス断時と発生時との電圧制御発振器の入力電圧の変動、
リップルを小さく抑えることができ、PLL回路の同期引
込み時間が短縮される。
実施例 本発明の一実施例を図面に基づいて説明する。
まず、第５図により本発明が適用されるレーザプリン
タの概略を説明する。これは、例えば特開昭60−109667
号公報等に示されるように、グレーティング（スリッ
ト、グリッド又はスケールとも称される）を用いて画素
クロックを発生させる多点同期方式のものである。画像
情報により変調されて書込みビームP1を射出する書込み
用の半導体レーザ１が設けられている。この書込みビー
ムP1はポリゴンミラー２の１面により偏向され、ｆθレ
ンズ３を通った後、ミラー４により反射されて感光体５
上に結像され、走査ライン６で示すような記録走査が行
なわれる。一方、半導体レーザ１とは別に画素クロック
生成用の半導体レーザ７も設けられている。半導体レー
ザ７から射出された同期ビームP2はポリゴンミラー２の
同一反射面上において書込みビームP2に対しある間隔離
れた位置（主走査方向では同一位置）に入射され、書込
みビームP1と同様にｆθレンズ３に入射する。ｆθレン
ズ３透過後は上下位置が異なることにより、同期ビーム
P2はミラー４上を通過し、感光体５と光学的に等価な位
置に位置させたグレーティング８を走査する。グレーテ
ィング８の透過部分を透過した同期用ビームP2はレンズ
アレイ９により複数、例えば４個の受光素子10a〜10dに
順次集光結像され、これらの受光素子10a〜10dから、PL
L回路11に対し基準パルスSrが発生する。より詳細に
は、受光素子10により受光され光電変換された受光信号
は各々増幅された後、加算回路により加算処理される。
これにより、グレーティング８の明暗配列に従う主走査
方向の走査長全域に渡るパルス列信号となり、必要に応
じて波形整形された後、PLL回路11により基準パルスSr
をｎ逓倍処理した画素クロックWCLKが生成出力される。
タの概略を説明する。これは、例えば特開昭60−109667
号公報等に示されるように、グレーティング（スリッ
ト、グリッド又はスケールとも称される）を用いて画素
クロックを発生させる多点同期方式のものである。画像
情報により変調されて書込みビームP1を射出する書込み
用の半導体レーザ１が設けられている。この書込みビー
ムP1はポリゴンミラー２の１面により偏向され、ｆθレ
ンズ３を通った後、ミラー４により反射されて感光体５
上に結像され、走査ライン６で示すような記録走査が行
なわれる。一方、半導体レーザ１とは別に画素クロック
生成用の半導体レーザ７も設けられている。半導体レー
ザ７から射出された同期ビームP2はポリゴンミラー２の
同一反射面上において書込みビームP2に対しある間隔離
れた位置（主走査方向では同一位置）に入射され、書込
みビームP1と同様にｆθレンズ３に入射する。ｆθレン
ズ３透過後は上下位置が異なることにより、同期ビーム
P2はミラー４上を通過し、感光体５と光学的に等価な位
置に位置させたグレーティング８を走査する。グレーテ
ィング８の透過部分を透過した同期用ビームP2はレンズ
アレイ９により複数、例えば４個の受光素子10a〜10dに
順次集光結像され、これらの受光素子10a〜10dから、PL
L回路11に対し基準パルスSrが発生する。より詳細に
は、受光素子10により受光され光電変換された受光信号
は各々増幅された後、加算回路により加算処理される。
これにより、グレーティング８の明暗配列に従う主走査
方向の走査長全域に渡るパルス列信号となり、必要に応
じて波形整形された後、PLL回路11により基準パルスSr
をｎ逓倍処理した画素クロックWCLKが生成出力される。
ここに、PLL回路11は周知のように、位相比較器（P
D）12とローパスフィルタ（LPF）13と電圧制御発振器
（VCO）14と1/N分周器15とをループ接続してなる。即
ち、比較器12で前記基準パルスSrと、電圧制御発振器14
の発振出力信号f0を1/N分周器15よりＮ逓倍して帰還さ
れる分周帰還信号FBとの位相差に応じたパルスを出力
し、ローパスフィルタ13でそのパルスを平滑化した後、
電圧制御発振器14の制御電圧とする。電圧制御発振器14
はその発振出力信号f0をＮ分周した分周帰還信号FBが基
準パルスSrと位相同期するように制御して、画素クロッ
クWCLKを半導体レーザ１の駆動回路に対して出力する。
D）12とローパスフィルタ（LPF）13と電圧制御発振器
（VCO）14と1/N分周器15とをループ接続してなる。即
ち、比較器12で前記基準パルスSrと、電圧制御発振器14
の発振出力信号f0を1/N分周器15よりＮ逓倍して帰還さ
れる分周帰還信号FBとの位相差に応じたパルスを出力
し、ローパスフィルタ13でそのパルスを平滑化した後、
電圧制御発振器14の制御電圧とする。電圧制御発振器14
はその発振出力信号f0をＮ分周した分周帰還信号FBが基
準パルスSrと位相同期するように制御して、画素クロッ
クWCLKを半導体レーザ１の駆動回路に対して出力する。
しかして、本実施例では基準パルスSrを入力とするタ
イマー16とともにカウンタ17が設けられている。ここ
に、タイマー16は第２図に示すように基準パルスSr発生
時に１走査幅に渡るゲート信号Ａを生成するものであ
る。また、カウンタ17はタイマー16からゲート信号Ａが
出力される前にロードされて信号Ａの出力中に基準パル
スSrを計数し、PLL回路11のロック時間に相当する分の
所定の基準パルス数を計数すると信号Ｂを出力するもの
である。これらのカウンタ17や前記PLL回路11の電圧制
御発振器14出力に対しては１主走査書込み幅信号L Gate
を発生する書込み幅信号発生回路18が接続されている。
この書込み幅信号発生回路18はカウンタ17に接続された
JKフリップフロップ19と、その出力側及び1/N分周器15
出力側に接続されて信号L Gateを出力するＤフリップフ
ロップ20と、このＤフリップフロップ20出力によりロー
ドされて前記電圧制御発振器14からの発振出力信号f0を
計数する第２のカウンタ21と、カウンタ21に接続されて
ANDゲート22を介して前記JKフリップフロップ19及びＤ
フリップフロップ20にクリア信号を出力するJKフリップ
フロップ23とよりなる。これにより、カウンタ17からの
信号Ｂの最初の立上りでJKフリップフロップ19からの信
号Ｃも立上る。よって、Ｄフリップフロップ20では電圧
制御発振器14からの発振出力信号（VCO発振出力信号）f
0をＮ分周した分周帰還信号FBでクロック同期した書込
み幅信号L Gateが立上る。この信号L Gateが立上ると、
カウンタ21が計数動作を開始し、１主走査分のデータ
数、即ち画素クロックWCLKを計数する。所定数カウント
すると、カウンタ21からの信号ＤによりJKフリップフロ
ップ23から信号Ｅの立下りを生じ、JKフリップフロップ
19、Ｄフリップフロップ20がクリアされ、信号L Gateは
立下る。
イマー16とともにカウンタ17が設けられている。ここ
に、タイマー16は第２図に示すように基準パルスSr発生
時に１走査幅に渡るゲート信号Ａを生成するものであ
る。また、カウンタ17はタイマー16からゲート信号Ａが
出力される前にロードされて信号Ａの出力中に基準パル
スSrを計数し、PLL回路11のロック時間に相当する分の
所定の基準パルス数を計数すると信号Ｂを出力するもの
である。これらのカウンタ17や前記PLL回路11の電圧制
御発振器14出力に対しては１主走査書込み幅信号L Gate
を発生する書込み幅信号発生回路18が接続されている。
この書込み幅信号発生回路18はカウンタ17に接続された
JKフリップフロップ19と、その出力側及び1/N分周器15
出力側に接続されて信号L Gateを出力するＤフリップフ
ロップ20と、このＤフリップフロップ20出力によりロー
ドされて前記電圧制御発振器14からの発振出力信号f0を
計数する第２のカウンタ21と、カウンタ21に接続されて
ANDゲート22を介して前記JKフリップフロップ19及びＤ
フリップフロップ20にクリア信号を出力するJKフリップ
フロップ23とよりなる。これにより、カウンタ17からの
信号Ｂの最初の立上りでJKフリップフロップ19からの信
号Ｃも立上る。よって、Ｄフリップフロップ20では電圧
制御発振器14からの発振出力信号（VCO発振出力信号）f
0をＮ分周した分周帰還信号FBでクロック同期した書込
み幅信号L Gateが立上る。この信号L Gateが立上ると、
カウンタ21が計数動作を開始し、１主走査分のデータ
数、即ち画素クロックWCLKを計数する。所定数カウント
すると、カウンタ21からの信号ＤによりJKフリップフロ
ップ23から信号Ｅの立下りを生じ、JKフリップフロップ
19、Ｄフリップフロップ20がクリアされ、信号L Gateは
立下る。
ここに、書込み幅信号L Gate発生時の詳細を第３図に
示す。帰還分周信号FBはπ/2の位相差で基準パルスSrに
ロックする。この時、環境温度変化によって信号L Gate
発生の基準となる信号Ｃに対する分周帰還信号FB及びVC
O発振出力信号f0の位相差φ０、φ１は変化する。即
ち、温度変化があると、これらの位相差φ０、φ１はゆ
っくりと変化し、その温度での定常位相誤差φ０′、φ
１′に落ち着く。帰還分周信号FBの立上りエッジで信号
L Gateを発生させると、長い時間で見た場合の立上りの
絶対的位置は変化するものの、１ページ書込み時間内で
の変動は問題とならない。また、分周帰還信号FBはVCO
発振出力信号f0の分周出力であり、信号L Gateと画素ク
ロックとなるVCO発振出力信号f0との位相関係は常に一
定となり、ドット位置ずれを生じない。仮に、VCO発振
出力信号f0に同期させて信号L Gate′を発生させた場合
には、定常位相誤差φ１′≒０であると、ジターやノイ
ズによって、第３図中に示すようにこの信号L Gate′の
発生タイミングが、t0（VCO発振出力信号f0の１周期
分）異なり、ドツト位置ずれを生じてしまう。
示す。帰還分周信号FBはπ/2の位相差で基準パルスSrに
ロックする。この時、環境温度変化によって信号L Gate
発生の基準となる信号Ｃに対する分周帰還信号FB及びVC
O発振出力信号f0の位相差φ０、φ１は変化する。即
ち、温度変化があると、これらの位相差φ０、φ１はゆ
っくりと変化し、その温度での定常位相誤差φ０′、φ
１′に落ち着く。帰還分周信号FBの立上りエッジで信号
L Gateを発生させると、長い時間で見た場合の立上りの
絶対的位置は変化するものの、１ページ書込み時間内で
の変動は問題とならない。また、分周帰還信号FBはVCO
発振出力信号f0の分周出力であり、信号L Gateと画素ク
ロックとなるVCO発振出力信号f0との位相関係は常に一
定となり、ドット位置ずれを生じない。仮に、VCO発振
出力信号f0に同期させて信号L Gate′を発生させた場合
には、定常位相誤差φ１′≒０であると、ジターやノイ
ズによって、第３図中に示すようにこの信号L Gate′の
発生タイミングが、t0（VCO発振出力信号f0の１周期
分）異なり、ドツト位置ずれを生じてしまう。
ところで、基準パルスSrは書込み領域と非書込み領域
とで断続的に発生するものであるが、本実施例にあって
は、基準パルスSrの断時にも1/N分周器15による分周帰
還信号FBをPLL回路11に入力し続ける。もっとも、基準
信号Sr断時には分周帰還信号FBの位相が保証されないの
で、第４図に示すように不定とした。そして、基準パル
スSrが発生した時点で分周帰還信号FBをリセットし、VC
O発振出力信号f0をN/4分カウントしたら分周帰還信号FB
を立上げ（基準パルスSrよりπ/2分だけ位相の遅れたも
のとなる）、以後は、N/2ずつVCO発振出力信号f0をカウ
ントする毎に分周帰還信号FBが反転するように出力す
る。本実施例の1/N分周器15はこのように機能するよう
構成されている。よって、基準パルスSrの断時と発生時
との電圧制御発振器14の入力電圧の変動、リップルを小
さく抑えることができ、PLL回路11の同期引込み時間が
短縮される。
とで断続的に発生するものであるが、本実施例にあって
は、基準パルスSrの断時にも1/N分周器15による分周帰
還信号FBをPLL回路11に入力し続ける。もっとも、基準
信号Sr断時には分周帰還信号FBの位相が保証されないの
で、第４図に示すように不定とした。そして、基準パル
スSrが発生した時点で分周帰還信号FBをリセットし、VC
O発振出力信号f0をN/4分カウントしたら分周帰還信号FB
を立上げ（基準パルスSrよりπ/2分だけ位相の遅れたも
のとなる）、以後は、N/2ずつVCO発振出力信号f0をカウ
ントする毎に分周帰還信号FBが反転するように出力す
る。本実施例の1/N分周器15はこのように機能するよう
構成されている。よって、基準パルスSrの断時と発生時
との電圧制御発振器14の入力電圧の変動、リップルを小
さく抑えることができ、PLL回路11の同期引込み時間が
短縮される。
発明の効果 本発明は、上述したように構成し、カウンタにより計
数される基準パルス数が所定値になりPLL回路がロック
した時点での、PLL回路の分周帰還信号をトリガとして
書込み幅信号発生回路から１主走査書込み幅信号を発生
させたので、温度変化があっても記録ドットの位置ずれ
を防止でき、また、断続的に発生する基準パルスにつ
き、基準パルスの断時にも分周器によるPLL回路への帰
還入力をし続け、基準パルスが発生した時点で強制的に
位相をπ/2だけ遅らせた分周帰還信号を生成したので、
基準パルス断時と発生時との電圧制御発振器の入力電圧
の変動、リップルを小さく抑え、PLL回路の同期引込み
時間を短縮できるものである。
数される基準パルス数が所定値になりPLL回路がロック
した時点での、PLL回路の分周帰還信号をトリガとして
書込み幅信号発生回路から１主走査書込み幅信号を発生
させたので、温度変化があっても記録ドットの位置ずれ
を防止でき、また、断続的に発生する基準パルスにつ
き、基準パルスの断時にも分周器によるPLL回路への帰
還入力をし続け、基準パルスが発生した時点で強制的に
位相をπ/2だけ遅らせた分周帰還信号を生成したので、
基準パルス断時と発生時との電圧制御発振器の入力電圧
の変動、リップルを小さく抑え、PLL回路の同期引込み
時間を短縮できるものである。
図面は本発明の一実施例を示すもので、第１図はブロッ
ク図、第２図はタイミングチャート、第３図はその一部
を拡大して示すタイミングチャート、第４図は分周帰還
信号の初期化を示すタイミングチャート、第５図はレー
ザプリンタ例を示す斜視図である。 １……レーザ光源、11……PLL回路、14……電圧制御発
振器、15……分周器、17……カウンタ、18……書込み幅
信号発生回路、P1……書込みビーム、P2……同期ビー
ム、Sr……基準パルス、L Gate……１主走査書込み幅信
号、WCLK……画素クロック、FB……分周帰還信号
ク図、第２図はタイミングチャート、第３図はその一部
を拡大して示すタイミングチャート、第４図は分周帰還
信号の初期化を示すタイミングチャート、第５図はレー
ザプリンタ例を示す斜視図である。 １……レーザ光源、11……PLL回路、14……電圧制御発
振器、15……分周器、17……カウンタ、18……書込み幅
信号発生回路、P1……書込みビーム、P2……同期ビー
ム、Sr……基準パルス、L Gate……１主走査書込み幅信
号、WCLK……画素クロック、FB……分周帰還信号
Claims (2)
- 【請求項１】書込みビームの他に同期ビームを用い、こ
の同期ビームに基づき主走査方向全域に渡って生成され
る基準パルスと位相同期した画素クロックをPLL回路に
より発生させ、この画素クロックに同期した画像情報に
より書込みビーム用のレーザ光源を変調させて光書込み
を行わせる多点同期光書込み装置において、前記基準パ
ルスを計数するカウンタを設け、このカウンタによる計
数値が所定値になった時の前記PLL回路中の電圧制御発
振器出力を分周器により分周した分周帰還信号をトリガ
として１主走査書込み幅信号を発生する書込み幅信号発
生回路を設けたことを特徴とする多点同期光書込み装
置。 - 【請求項２】分周器を、断続的に発生する基準パルスの
断時にも電圧制御発振器出力を分周してPLL回路への帰
還入力を継続し前記基準パルスの発生時にこの基準パル
スとの位相差がπ/2となる分周帰還信号を生成するもの
としたことを特徴とする請求項１記載の多点同期光書込
み装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1228594A JP2828681B2 (ja) | 1989-09-04 | 1989-09-04 | 多点同期光書込み装置 |
| US07/568,718 US5095315A (en) | 1989-08-21 | 1990-08-17 | Multipoint synchronization optical writing apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1228594A JP2828681B2 (ja) | 1989-09-04 | 1989-09-04 | 多点同期光書込み装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0391366A JPH0391366A (ja) | 1991-04-16 |
| JP2828681B2 true JP2828681B2 (ja) | 1998-11-25 |
Family
ID=16878804
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1228594A Expired - Fee Related JP2828681B2 (ja) | 1989-08-21 | 1989-09-04 | 多点同期光書込み装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2828681B2 (ja) |
-
1989
- 1989-09-04 JP JP1228594A patent/JP2828681B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0391366A (ja) | 1991-04-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5294944A (en) | Color image forming apparatus having means for properly superimposing image colors on each other | |
| US4962431A (en) | Synchronizing signal generating system for laser scanner | |
| JP2002267963A (ja) | 画像形成装置 | |
| US4837588A (en) | Synchronizing signal generating system for laser scanner | |
| US4518998A (en) | Method and apparatus for producing a time advanced output pulse train from an input pulse train | |
| US5059987A (en) | Synchronizing signal generating system | |
| US4803367A (en) | Light beam scanning apparatus employing beam modulation in accordance with the start of scan and end of scan signals | |
| JP2828681B2 (ja) | 多点同期光書込み装置 | |
| JP2693523B2 (ja) | 多点同期方式の光走査装置 | |
| EP0535783B1 (en) | Method and apparatus for reducing pixel clock jitter in a laser scanner | |
| US5095315A (en) | Multipoint synchronization optical writing apparatus | |
| JP2749897B2 (ja) | 多点同期光書込み装置 | |
| JP2749889B2 (ja) | 多点同期光書込み装置 | |
| JP2783822B2 (ja) | Ｐｌｌ回路のアンロック検出方法及びその装置 | |
| JP2615668B2 (ja) | レーザ記録装置 | |
| JPH0377906A (ja) | 多点同期光書込み装置 | |
| JPH05344292A (ja) | 光走査装置 | |
| JP3531775B2 (ja) | マルチビーム画像形成装置 | |
| JP3500271B2 (ja) | マルチビーム画像形成装置 | |
| JP3640365B2 (ja) | 光ビーム記録装置 | |
| JPH04316268A (ja) | 走査ビーム同期制御装置 | |
| JP2566229B2 (ja) | 光走査装置 | |
| JPH0373908A (ja) | 多点同期方式の光書込み記録装置 | |
| JP3184583B2 (ja) | 同期信号発生装置、同期クロック信号発生装置及び画像形成装置 | |
| JPH02106715A (ja) | 多点同期方式の光走査装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |