RU2713726C1 - Многорежимное устройство синхронизации с адаптацией - Google Patents
Многорежимное устройство синхронизации с адаптацией Download PDFInfo
- Publication number
- RU2713726C1 RU2713726C1 RU2019118698A RU2019118698A RU2713726C1 RU 2713726 C1 RU2713726 C1 RU 2713726C1 RU 2019118698 A RU2019118698 A RU 2019118698A RU 2019118698 A RU2019118698 A RU 2019118698A RU 2713726 C1 RU2713726 C1 RU 2713726C1
- Authority
- RU
- Russia
- Prior art keywords
- input
- output
- unit
- block
- formation
- Prior art date
Links
- 230000006978 adaptation Effects 0.000 title claims description 4
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 50
- 238000004891 communication Methods 0.000 abstract description 3
- 230000000694 effects Effects 0.000 abstract 1
- 239000000126 substance Substances 0.000 abstract 1
- 238000003786 synthesis reaction Methods 0.000 description 4
- 230000007423 decrease Effects 0.000 description 3
- 230000003044 adaptive effect Effects 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 230000033228 biological regulation Effects 0.000 description 1
- 244000309464 bull Species 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005265 energy consumption Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000002194 synthesizing effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L9/00—Automatic control not provided for in other groups of this subclass
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
Изобретение относится к области радиоавтоматики и может быть использовано в радиотехнических устройствах и системах связи различного назначения для повышения стабильности частот и синхронизации приемной и передающей аппаратуры. Техническим результатом изобретения является снижение энергозатрат при фазовой синхронизации по критерию быстродействия за счет увеличения числа режимов функционирования. Он достигается за счет реализации устройства контура фазовой автоподстройки частоты с обратной связью на основе объединенного принципа максимума. Устройство синхронизации содержит блок формирования задержки 1; блоки формирования модуля 2, 3; блок хранения констант 6; блоки формирования произведения 4, 7, 8, 13, 17, 20, 21, 24; блоки формирования суммы 5, 9, 15, 16, 18, 23, 25; блок возведения в степень «-1» 10; блоки формирования отношения 11, 12, 19; блок формирования экспоненты 14; блок формирования функции sign 22. 3 ил.
Description
Изобретение относится к области радиоавтоматики и может быть использовано в радиотехнических устройствах и системах связи различного назначения для повышения стабильности частот и синхронизации приемной и передающей аппаратуры.
Известны различные модификации устройств контуров фазовой автоподстройки частоты (ФАПЧ). Все они представляет собой следящую систему автоматического регулирования с одним «входом», одним «выходом» и однопетлевой обратной связью, где объектом регулирования является подстраиваемый генератор. При построении таких систем основное внимание уделяют решению проблемы определения условий устойчивости требуемого режима, а также качественных характеристик процесса его установления.
Наиболее близким по технической сущности к заявленному изобретению является устройство фазовой автоподстройки частоты (ФАПЧ) [Патент RU № 2547635, МПК H03L 7/06, опубл. 10.04.2015], где ЭГ – эталонный генератор, УЭ – управляющий элемент, ПГ – подстраиваемый генератор, ФД – фазовый детектор, ФНЧ – фильтр нижних частот.
Недостаток прототипа – один релейный режим функционирования, который требует высоких энергетических затрат на синхронизацию.
Технической задачей изобретения является снижение энергозатрат при фазовой синхронизации по критерию быстродействия за счет увеличение числа режимов функционирования.
Указанная техническая задача достигается за счет реализации устройства контура фазовой автоподстройки частоты с обратной связью на основе объединенного принципа максимума.
На Фиг. 1 изображена схема многорежимного устройства синхронизации с адаптацией.
На Фиг. 2, 3 представлены результаты математического моделирования.
Устройство синхронизации содержит блок формирования задержки 1; блоки формирования модуля 2, 3; блок хранения констант 6; блоки формирования произведения 4, 7, 8, 13, 17, 20, 21, 24; блоки формирования суммы 5, 9, 15, 16, 18, 23, 25; блок возведения в степень «-1» 10; блоки формирования отношения 11, 12, 19; блок формирования экспоненты 14; блок формирования функции sign 22.
Результаты математического моделирования приведены на фигурах 2, 3, где сплошной линией обозначены кривые, соответствующие управлению (6) с функциями принадлежности (7), пунктирной линией кривые, соответствующие оптимальному решению Л.С. Понтрягина, а точками кривые, соответствующие управлению (6) с функциями принадлежности (8).
Сущность изобретения поясняется чертежом, где на фиг. 1, представлено устройство контура фазовой автоподстройки частоты с обратной связью на основе объединенного принципа максимума, при этом вход устройства соединен со вторым входом блока 9 формирования суммы, со входом блока 2 формирования модуля, вторым входом блока 7 формирования произведения и входом блока 1 формирования линии задержки, выход которого соединен с четвертым входом блока 8 формирования произведения и входом блока 3 формирования модуля, выход которого соединен с третьим входом блока 8, выход которого соединен с первым входом блока 12 формирования отношения и первым входом блока 11 формирования отношения, выход которого соединен со вторым входом блока 15 формирования суммы, выход которого соединен со входом блока 22 формирования функции sign, выход которого соединен с четвертым входом блока 21 формирования произведения, выход которого соединен с первым входом блока 25 формирования суммы, выход которого является выходом устройства, первый выход блока 6 хранения констант соединен со вторым входом блока 5 формирования суммы, выход которого соединен со вторым входом блока 12, выход которого соединен со вторым входом блока 18 формирования суммы, выход которого соединен с третьим входом блока 24 формирования произведения, выход которого соединен со вторым входом блока 25, второй выход блока 6 соединен со вторым входом блока 17 формирования произведения и с первым входом блока 4 формирования произведения, выход которого соединен со вторым входом блока 11, третий выход блока 6 соединен с первым входом блока 8 и входом блока 10 формирования возведения в «-1» степень, выход которого соединен с третьим входом блока 21 и вторым входом блока 24, четвертый выход блока 6 соединен с первым входом блока 9, выход которого соединен со вторым входом блока 13 формирования произведения, выход которого соединен со входом блока 14 формирования экспоненты, выход которого соединен со вторым входом блока 16 формирования суммы, выход которого соединен со вторым входом блока 19 формирования отношения, выход которого соединен с первым входом блока 20 формирования произведения и вторым входом блока 21, пятый выход блока 6 соединен с первым входом блока 13, вторым входом блока 20, вторым входом блока 8 и первым входом блока 7 формирования произведения, выход которого соединен с пятым входом блока 8, с первым входом блока 15 и первым входом блока 17 формирования произведения, выход которого соединен с первым входом блока 18, шестой выход блока 6 соединен с первым входом блока 16, первым входом блока 19 и первым входом блока 23 формирования суммы, выход которого соединен с первым входом блока 24, выход семь блока 6 соединен с первым входом блока 21, выход блока 2 соединен со вторым входом блока 4 и первым входом блока 5, выход блока 20 соединен со вторым входом блока 23.
Работа устройства поясняется выражением:
где μ1',μ2'–такие функции принадлежности, что при удалении от терминальной точки μ1'уменьшается, а μ2' увеличивается, 
– фаза сигнала, 
– скорость изменения фазы сигнала.
Устройство работает следующим образом: В момент времени 
значение 
подаётся на второй вход блока 9 формирования суммы, на вход блока 2 формирования модуля, на второй вход блока 7 формирования произведения и на вход блока 1 формирования линии задержки, с выхода которого значение 
подается на четвертый вход блока 8 формирования произведения и вход блока 3 формирования модуля, с выхода которого значение 
подается на третий вход блока 8, с выхода которого значение 
подается на первый вход блока 12 формирования отношения и первый вход блока 11 формирования отношения, с выхода которого значение 
подается на второй вход блока 15 формирования суммы, c выхода которого значение 
подается на вход блока 22 формирования функции sign, c выхода которого значение 
подается на четвертый вход блока 21 формирования произведения, c выхода которого значение 
подается на первый вход блока 25 формирования суммы, c выхода которого значение 
поступает на выход устройства, с первого выхода блока 6 хранения констант значение C поступает на второй вход блока 5 формирования суммы, c выхода которого значение 
поступает на второй вход блока 12, c выхода которого значение 
поступает на второй вход блока 18 формирования суммы, c выхода которого значение 
поступает на третий вход блока 24 формирования произведения, c выхода которого значение 
поступает на второй вход блока 25, cо второго выхода блока 6 значение «2» поступает на второй вход блока 17 формирования произведения и на первый вход блока 4 формирования произведения, c выхода которого значение 
поступает на второй вход блока 11, c третьего выхода блока 6 значение 
поступает на первый вход блока 8 и вход блока 10 формирования возведения в «-1» степень, с выхода которого значение 
поступает на третий вход блока 21 и на второй вход блока 24, с четвертого выхода блока 6 значение 
поступает на первый вход блока 9, с выхода которого значение 
поступает на второй вход блока 13 формирования произведения, с выхода которого значение 
поступает на вход блока 14 формирования экспоненты, с выхода которого значение 
поступает на второй вход блока 16 формирования суммы, с выхода которого значение 
поступает на второй вход блока 19 формирования отношения, с выхода которого значение 
поступает на первый вход блока 20 формирования произведения и на второй вход блока 21, c пятого выхода блока 6 значение «-1» поступает на первый вход блока 13, на второй вход блока 20, на второй вход блока 8 и на первый вход блока 7 формирования произведения, с выхода которого значение 
поступает на пятый вход блока 8, на первый вход блока 15 и на первый вход блока 17 формирования произведения, с выхода которого значение 
поступает на первый вход блока 18, с шестого выхода блока 6 значение «1» поступает на первый вход блока 16, на первый вход блока 19 и на первый вход блока 23 формирования суммы, с выхода которого значение 
поступает на первый вход блока 24, c седьмого выхода блока 6 значение 
поступает на первый вход блока 21, c выхода блока 2 значение 
поступает на второй вход блока 4 и на первый вход блока 5, с выхода блока 20 значение 
поступает на второй вход блока 23.
Пример. Рассматривается заданная с точностью до обратной связи система ФАПЧ
Требуется синтезировать ФАПЧ из условия минимума целевого функционала
при ограничении 
.
Использование условий максимума функции обобщенной мощности позволяет получить квазиоптимальное решение задачи синтеза [1 - 4] на границе области допустимых управлений
и внутри
где 
- константа.
Предлагается структура нечеткого управления [7]
где 
– такие функции принадлежности, что при удалении от терминальной точки 
уменьшается, а 
увеличивается.
Для сравнения выбраны варианты функций принадлежности [5]:
и
Анализ представленных результатов позволяет сделать вывод о том, что применение синтезированной ФАПЧ с двумя режимами функционирования позволяет избежать режима с учащающимися переключениями и обеспечивает время достижения терминальной точки, совпадающее в пределах выбранного масштаба рассмотрения с оптимальным.
Расчеты показывают, что полученный результат исключает режим учащающихся переключений при снижении быстродействия на 0,4% в сравнении с классическим решением Л.С. Понтрягина, что подтверждает его близость к оптимальному. Результаты, приведенные в примере, позволяют сделать заключение о достижении заявленного технического результата.
Литература
1. Патент РФ № 2013151702/08. Устройство контура фазовой автоподстройки частоты с обратной связью на основе объединенного принципа максимума // Патент России № 2547635. 2015. Бюл. № 10. / Андрашитов Д.С., Костоглотов А.А., Лазаренко С.В. [и др.].
2 A.A. Kostoglotov, S.V. Lazarenko. Synthesis of Adaptive Tracking Systems Based on the Hypothesis of Stationarity of the Hamiltonian on the Switching Hypersurface. Journal of Communications Technology and Electronics. 62, 123-127 (2017)
2. A.A. Kostoglotov, A.I. Kostoglotov, S.V. Lazarenko. Joint Maximum Principle in the Problem of Synthesizing an Optimal Control of Nonlinear Systems. Automatic Control and Computer Sciences. 41, 274 – 281 (2007)
3. A. Kostoglotov, S. Lazarenko, I. Derabkin, A. Kuzin, I. Pugachev, O. Manaenkova. Fuzzy Control Laws in the Basis of Solutions of Synthesis Problems of the Combined Maximum Principle. Advances in Intelligent Systems and Computing. 679, 321 – 329 (2017)
4. A.A. Kostoglotov, S.V. Lazarenko, D.S. Andrashitov, I.V. Deryabkin. Synthesis of Phase-locked Loop System Structure with Adaptation Based on Combined-maximum Principle. MATEC Web of Conference. 77, 15002, 1 – 4 (2016)
5. S.A. Orlovskij. The problem of decision making with fuzzy initial information (Nauka, Moscow 1981).
Claims (1)
- Многорежимное устройство синхронизации с адаптацией, содержащее блок формирования суммы (9), со вторым входом которого соединен вход устройства, который соединен с входом блока формирования модуля (2), вторым входом блока формирования произведения (7) и входом блока формирования линии задержки (1), выход которого соединен с четвертым входом блока формирования произведения (8) и входом блока формирования модуля (3), выход которого соединен с третьим входом блока (8), выход которого соединен с первым входом блока формирования отношения (12) и первым входом блока формирования отношения (11), выход которого соединен со вторым входом блока формирования суммы (15), выход которого соединен с входом блока формирования функции sign (22), выход которого соединен с четвертым входом блока формирования произведения (21), выход которого соединен с первым входом блока формирования суммы (25), выход которого является выходом устройства, первый выход блока хранения констант (6) соединен со вторым входом блока формирования суммы (5), выход которого соединен со вторым входом блока (12), выход которого соединен со вторым входом блока формирования суммы (18), выход которого соединен с третьим входом блока формирования произведения (24), выход которого соединен со вторым входом блока (25), второй выход блока хранения констант (6) соединен со вторым входом блока формирования произведения (17) и с первым входом блока формирования произведения (4), выход которого соединен со вторым входом блока (11), третий выход блока хранения констант (6) соединен с первым входом блока (8) и входом блока формирования возведения в «-1» степень (10), выход которого соединен с третьим входом блока (21) и вторым входом блока (24), четвертый выход блока хранения констант (6) соединен с первым входом блока (9), выход которого соединен со вторым входом блока формирования произведения (13), выход которого соединен с входом блока формирования экспоненты (14), выход которого соединен со вторым входом блока формирования суммы (16), выход которого соединен со вторым входом блока формирования отношения (19), выход которого соединен с первым входом блока формирования произведения (20) и вторым входом блока (21), пятый выход блока хранения констант (6) соединен с первым входом блока (13), вторым входом блока (20), вторым входом блока (18) и первым входом блока формирования произведения (7), выход которого соединен с пятым входом блока (8), с первым входом блока (15) и первым входом блока формирования произведения (17), выход которого соединен с первым входом блока (18), шестой выход блока хранения констант (6) соединен с первым входом блока (16), первым входом блока (19) и первым входом блока формирования суммы (23), выход которого соединен с первым входом блока (24), выход семь блока (6) соединен с первым входом блока (21), выход блока (2) соединен со вторым входом блока (4) и первым входом блока (5), выход блока (20) соединен со вторым входом блока (23).
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| RU2019118698A RU2713726C1 (ru) | 2019-06-17 | 2019-06-17 | Многорежимное устройство синхронизации с адаптацией |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| RU2019118698A RU2713726C1 (ru) | 2019-06-17 | 2019-06-17 | Многорежимное устройство синхронизации с адаптацией |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| RU2713726C1 true RU2713726C1 (ru) | 2020-02-07 |
Family
ID=69625058
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| RU2019118698A RU2713726C1 (ru) | 2019-06-17 | 2019-06-17 | Многорежимное устройство синхронизации с адаптацией |
Country Status (1)
| Country | Link |
|---|---|
| RU (1) | RU2713726C1 (ru) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| RU2810551C1 (ru) * | 2023-06-16 | 2023-12-27 | федеральное государственное бюджетное образовательное учреждение высшего образования "Донской государственный технический университет" (ДГТУ) | Устройство синхронизации с нечетким контроллером |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| SU1732467A1 (ru) * | 1990-04-04 | 1992-05-07 | Рязанский Радиотехнический Институт | Устройство фазовой автоподстройки частоты |
| US5497126A (en) * | 1993-11-09 | 1996-03-05 | Motorola, Inc. | Phase synchronization circuit and method therefor for a phase locked loop |
| RU2119717C1 (ru) * | 1997-04-15 | 1998-09-27 | Пензенский технологический институт | Устройство фазовой синхронизации |
| RU2547635C1 (ru) * | 2013-11-20 | 2015-04-10 | Федеральное государственное казенное учреждение "Пограничный научно-исследовательский центр Федеральной службы безопасности Российской Федерации" | Устройство контура фазовой автоподстройки частоты с обратной связью на основе объединенного принципа максимума |
-
2019
- 2019-06-17 RU RU2019118698A patent/RU2713726C1/ru active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| SU1732467A1 (ru) * | 1990-04-04 | 1992-05-07 | Рязанский Радиотехнический Институт | Устройство фазовой автоподстройки частоты |
| US5497126A (en) * | 1993-11-09 | 1996-03-05 | Motorola, Inc. | Phase synchronization circuit and method therefor for a phase locked loop |
| RU2119717C1 (ru) * | 1997-04-15 | 1998-09-27 | Пензенский технологический институт | Устройство фазовой синхронизации |
| RU2547635C1 (ru) * | 2013-11-20 | 2015-04-10 | Федеральное государственное казенное учреждение "Пограничный научно-исследовательский центр Федеральной службы безопасности Российской Федерации" | Устройство контура фазовой автоподстройки частоты с обратной связью на основе объединенного принципа максимума |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| RU2810551C1 (ru) * | 2023-06-16 | 2023-12-27 | федеральное государственное бюджетное образовательное учреждение высшего образования "Донской государственный технический университет" (ДГТУ) | Устройство синхронизации с нечетким контроллером |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102706424B1 (ko) | 위상 고정 회로, 이를 포함하는 동작 방법 및 트랜시버 | |
| CN101098220B (zh) | 一种基于数字锁相环的时钟同步方法及其系统 | |
| US6333942B1 (en) | Atomic frequency standard laser pulse oscillator | |
| US7538622B2 (en) | Multiple reference frequency fractional-N PLL (phase locked loop) | |
| KR20120025660A (ko) | 자동 주파수 제어 회로를 포함하는 위상 고정 루프 회로 및 그것의 동작 방법 | |
| EP1033815A2 (en) | PLL circuit | |
| RU2713726C1 (ru) | Многорежимное устройство синхронизации с адаптацией | |
| CN104521175A (zh) | 用于多通道的时钟恢复、接收器以及通信系统 | |
| EP3016216B1 (en) | System and method to produce tunable synthesized optical frequency | |
| TWI484758B (zh) | 壓控振盪器之控制電路、壓控振盪器之控制方法、快速相位收斂之鎖相迴路及快速相位收斂之鎖相方法 | |
| CN116318122A (zh) | 一种超宽带小型化便携式信号源 | |
| CN114710153A (zh) | 一种锁相环装置、锁相环装置的锁定方法及雷达系统 | |
| US20240007115A1 (en) | Phase-locked loop frequency synthesizer and control method therefor | |
| TWI307221B (en) | Apparatus and method for generating spread spectrum clock signal with constant spread ratio | |
| US20090140820A1 (en) | Ring Oscillator with Constant Gain | |
| Lennholm et al. | Real-time control of ELM and sawtooth frequencies: similarities and differences | |
| RU2565526C1 (ru) | Устройство фазовой автоподстройки частоты | |
| CN115483928B (zh) | 基于时钟加速的相位追踪环路和方法及电子设备 | |
| US9673826B2 (en) | Receiving device | |
| RU2810551C1 (ru) | Устройство синхронизации с нечетким контроллером | |
| Blagov et al. | Hold-in, Pull-in and Lock-in ranges for Phase-locked loop with tangential characteristic of the phase detector | |
| RU2697728C1 (ru) | Устройство управления автоматическими системами при структурной неопределенности | |
| KR20210047778A (ko) | 위상잠금루프 회로를 이용한 다중 동기신호를 출력하는 다중 전압제어발진기 장치 | |
| RU2477920C1 (ru) | Синтезатор частот | |
| Koskin et al. | Averaging techniques for the analysis of event driven models of all digital PLLs |