CN115483928B - 基于时钟加速的相位追踪环路和方法及电子设备 - Google Patents
基于时钟加速的相位追踪环路和方法及电子设备 Download PDFInfo
- Publication number
- CN115483928B CN115483928B CN202211129145.2A CN202211129145A CN115483928B CN 115483928 B CN115483928 B CN 115483928B CN 202211129145 A CN202211129145 A CN 202211129145A CN 115483928 B CN115483928 B CN 115483928B
- Authority
- CN
- China
- Prior art keywords
- signal
- phase
- clock
- ratio
- clock signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 48
- 230000001133 acceleration Effects 0.000 title abstract description 5
- 238000012545 processing Methods 0.000 claims abstract description 6
- 238000001514 detection method Methods 0.000 claims description 53
- 230000007423 decrease Effects 0.000 claims description 25
- 230000010354 integration Effects 0.000 claims description 22
- 230000008569 process Effects 0.000 claims description 16
- 238000010586 diagram Methods 0.000 description 11
- 230000007704 transition Effects 0.000 description 10
- 230000008859 change Effects 0.000 description 8
- 230000008901 benefit Effects 0.000 description 5
- 238000004891 communication Methods 0.000 description 4
- 230000003247 decreasing effect Effects 0.000 description 4
- 230000003111 delayed effect Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 238000013461 design Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 235000008694 Humulus lupulus Nutrition 0.000 description 1
- 238000007792 addition Methods 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- 238000000354 decomposition reaction Methods 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
本发明涉及基于时钟加速的相位追踪环路和方法及电子设备。一种相位追踪环路可包括：分频器，用于对第一时钟信号进行分频处理以获得载波信号；鉴相器，用于比较所述载波信号和参考时钟信号的相位，以生成相位指示信号；相位调谐模块，用于基于所述相位指示信号来调整所述第一时钟信号的相位，以使得所述载波信号的相位更接近于所述参考时钟信号的相位；以及时钟调节模块，用于基于所述相位指示信号来调整所述相位调谐模块的运行时钟，以控制所述相位调谐模块的相位调整速度。
Description
技术领域
本发明涉及基于时钟加速的相位追踪环路和方法及电子设备。
背景技术
在无线通信领域，有时候需要针对接收到的信号进行相位追踪。例如，在近场通信(NFC)场景，由于采用的是幅度调制，因此读卡器需要追踪从NFC卡片读取的信号的相位，当二者的相位差较大时，可能造成幅度信息丢失。读卡器从NFC卡片读取的信号来自NFC卡片进行负载调制产生的信号，NFC卡片一般可采用无源负载调制(PLM)和有源负载调制(ALM)两种方案之一。当采用无源负载调制方案时，由于NFC卡片完全依赖于读卡器提供的射频信号来产生被动读取信号，因此不存在相位差异，但是所产生的被动读取信号的能量较小，通信距离受到限制，而且容易受到干扰。当采用有源负载调制方案时，处于卡模拟角色的NFC装置(例如手机)可以模拟负载调制过程，主动发射与读卡器装置相位一致的载波信号。有源负载调制方案能够提供更大的信号功率和更好的抗干扰特性，但是由于NFC装置主动发射的载波信号与读卡器信号不同源，因此可能存在相位偏差问题。
发明内容
本发明总体上提供一种基于时钟加速的相位追踪环路和方法，以及包括这种相位追踪环路的电子设备，所述相位追踪环路能够在大的相差范围内快速并且高精度地追踪目标相位。
根据一实施例，一种相位追踪环路可包括：分频器，用于对第一时钟信号进行分频处理以获得载波信号；鉴相器，用于比较所述载波信号和参考时钟信号的相位，以生成相位指示信号；相位调谐模块，用于基于所述相位指示信号来调整所述第一时钟信号的相位，以使得所述载波信号的相位更接近于所述参考时钟信号的相位；以及时钟调节模块，用于基于所述相位指示信号来调整所述相位调谐模块的运行时钟，以控制所述相位调谐模块的相位调整速度。
在一实施例中，所述鉴相器是二进制鉴相器，当所述载波信号的相位比所述参考时钟信号的相位超前时，所述二进制鉴相器输出第一指示信号，当所述载波信号的相位比所述参考时钟信号的相位滞后时，所述二进制鉴相器输出第二指示信号。
在一实施例中，所述相位调谐模块包括：数字环路滤波器，用于基于所述相位指示信号来生成第一时钟选择信号；以及第一时钟选择单元，用于基于所述第一时钟选择信号从多相时钟信号中选择一个时钟信号作为所述第一时钟信号。
在一实施例中，所述时钟调节模块包括：动态检测调整单元，用于检测所述鉴相器生成的相位指示信号，并且生成第二时钟选择信号；以及第二时钟选择单元，用于基于所述第二时钟选择信号从多个第二时钟信号中选择一个作为所述数字环路滤波器的运行时钟。
在一实施例中，所述多个第二时钟信号包括所述分频器提供的一个或多个分频信号。
在一实施例中，所述多个第二时钟信号还包括所述第一时钟选择单元提供的所述第一时钟信号。
在一实施例中，当所述相位指示信号指示所述载波信号的相位比所述参考时钟信号的相位更超前或者更滞后并且持续预定周期时，所述动态检测调整单元生成的第二时钟选择信号指示所述第二时钟选择单元从所述多个第二时钟信号中选择一个比当前选择的时钟信号更高频率的时钟信号。当所述相位指示信号指示所述载波信号的相位在比所述参考时钟信号的相位更超前和更滞后之间跳变并且所述跳变达到预定次数时，所述动态检测调整单元生成的第二时钟选择信号指示所述第二时钟选择单元从所述多个第二时钟信号中选择一个比当前选择的时钟信号更低频率的时钟信号。
在一实施例中，所述载波信号是所述分频器提供的多个分频信号中具有最低频率的分频信号。
在一实施例中，所述多相时钟信号包括M个不同相位的时钟信号，M是大于一的整数。所述数字环路滤波器生成的第一时钟选择信号表示M个索引值中的一个，以指示所述第一时钟选择单元从所述M个不同相位的时钟信号中选择一个对应的时钟信号作为所述第一时钟信号。
在一实施例中，当所述鉴相器生成的相位指示信号指示所述载波信号的相位比所述参考时钟信号的相位超前并且持续预定周期时，所述数字环路滤波器生成的第一时钟选择信号指示所述第一时钟选择单元从所述多相时钟信号中选择一个比当前选择的时钟信号相位更滞后的时钟信号。当所述鉴相器生成的相位指示信号指示所述载波信号的相位比所述参考时钟信号的相位滞后并且持续预定周期时，所述数字环路滤波器生成的第一时钟选择信号指示所述第一时钟选择单元从所述多相时钟信号中选择一个比当前选择的时钟信号相位更超前的时钟信号。
在一实施例中，所述数字环路滤波器包括：比例路径，用于生成与所述相位指示信号成第一比例的第一比例信号；积分路径，用于生成与所述相位指示信号成第二比例的第二比例信号，并且使用积分器对所述第二比例信号进行积分处理以生成积分信号；加法器，用于对所述第一比例信号和所述积分信号进行加法运算，以输出二者的和值；以及取余单元，用于对从所述加法器接收到的所述和值关于预定值进行取余运算，以生成表示余数的所述第一时钟选择信号。
在一实施例中，所述第二时钟选择单元选择的第二时钟信号用作所述积分路径中的积分器的运行时钟，所述预定值等于所述多相时钟信号中包括的具有不同相位的时钟信号的个数。
在一实施例中，所述数字环路滤波器还包括以下中的至少一个：设置在所述比例路径中的第一比例调节单元，用于调节所述第一比例；以及设置在所述积分路径中的第二比例调节单元，用于调节所述第二比例。
在一实施例中，所述第一比例调节单元和所述第二比例调节单元使用相同的调节系数对所述第一比例和所述第二比例进行等比调节。
在一实施例中，所述相位追踪环路还包括：系数控制单元，用于基于所述动态检测调整单元生成的系数调整信号来控制对所述第一比例和所述第二比例中的至少一个进行调节的调节系数。当所述相位指示信号指示所述载波信号的相位比所述参考时钟信号的相位更超前或者更滞后并且持续预定周期时，所述动态检测调整单元生成的系数调整信号指示所述系数控制单元提高所述调节系数以增大所述第一比例和所述第二比例中的所述至少一个，直到达到最大比例。当所述相位指示信号指示所述载波信号的相位在比所述参考时钟信号的相位更超前和更滞后之间跳变并且所述跳变达到预定次数时，所述动态检测调整单元生成的系数调整信号指示所述系数控制单元降低所述调节系数以减小所述第一比例和所述第二比例中的所述至少一个，直到达到基础比例。
在一实施例中，当所述相位指示信号指示所述载波信号的相位比所述参考时钟信号的相位更超前或者更滞后并且持续预定周期时，所述动态检测调整单元先生成所述系数调整信号以增大所述第一比例和所述第二比例中的所述至少一个，直到达到最大比例，然后再生成所述第二时钟选择信号以提高所述第二时钟选择单元选择的第二时钟信号的频率直到达到最高频率。当所述相位指示信号指示所述载波信号的相位在比所述参考时钟信号的相位更超前和更滞后之间跳变并且所述跳变达到预定次数时，所述动态检测调整单元先生成所述第二时钟选择信号以降低所述第二时钟选择单元选择的第二时钟信号的频率直到达到最低频率，然后再生成所述系数调整信号以减小所述第一比例和所述第二比例中的所述至少一个，直到达到基础比例。
根据另一实施例，一种相位追踪方法可包括：分频器对第一时钟信号进行分频处理以获得载波信号；鉴相器比较所述载波信号和参考时钟信号的相位，以生成相位指示信号；相位调谐模块基于所述相位指示信号来调整所述第一时钟信号的相位，以使得所述载波信号的相位更接近于所述参考时钟信号的相位；以及时钟调节模块基于所述相位指示信号来调整所述相位调谐模块的运行时钟，以控制所述相位调谐模块的相位调整速度。
在一实施例中，相位调谐模块基于所述相位指示信号来调整所述第一时钟信号的相位包括：利用数字环路滤波器基于所述相位指示信号来生成第一时钟选择信号；以及利用第一时钟选择单元基于所述第一时钟选择信号从多相时钟信号中选择一个时钟信号作为所述第一时钟信号。
在一实施例中，时钟调节模块基于所述相位指示信号来调整所述相位调谐模块的运行时钟包括：利用动态检测调整单元检测所述鉴相器生成的指示信号，并且生成第二时钟选择信号；以及利用第二时钟选择单元基于所述第二时钟选择信号从多个第二时钟信号中选择一个作为所述数字环路滤波器的运行时钟。
在一实施例中，所述多个第二时钟信号包括所述分频器提供的一个或多个分频信号。
在一实施例中，所述多个第二时钟信号还包括所述第一时钟选择单元提供的所述第一时钟信号。
在一实施例中，当所述相位指示信号指示所述载波信号的相位比所述参考时钟信号的相位更超前或者更滞后并且持续预定周期时，所述动态检测调整单元生成的第二时钟选择信号指示所述第二时钟选择单元从所述多个第二时钟信号中选择一个比当前选择的时钟信号更高频率的时钟信号。当所述相位指示信号指示所述载波信号的相位在比所述参考时钟信号的相位更超前和更滞后之间跳变并且所述跳变达到预定次数时，所述动态检测调整单元生成的第二时钟选择信号指示所述第二时钟选择单元从所述多个第二时钟信号中选择一个比当前选择的时钟信号更低频率的时钟信号。
在一实施例中，所述载波信号是所述分频器提供的多个分频信号中具有最低频率的分频信号。
在一实施例中，当所述相位指示信号指示所述载波信号的相位比所述参考时钟信号的相位超前并且持续预定周期时，所述数字环路滤波器生成的第一时钟选择信号指示所述第一时钟选择单元从所述多相时钟信号中选择一个比当前选择的时钟信号相位更滞后的时钟信号。当所述相位指示信号指示所述载波信号的相位比所述参考时钟信号的相位滞后并且持续预定周期时，所述数字环路滤波器生成的第一时钟选择信号指示所述第一时钟选择单元从所述多相时钟信号中选择一个比当前选择的时钟信号相位更超前的时钟信号。
在一实施例中，利用数字环路滤波器基于所述相位指示信号来生成第一时钟选择信号包括：利用比例路径生成与所述相位指示信号成第一比例的第一比例信号；利用积分路径生成与所述相位指示信号成第二比例的第二比例信号，并且使用设置在所述积分路径中的积分器对所述第二比例信号进行积分处理以生成积分信号；利用加法器对所述第一比例信号和所述积分信号进行加法运算，以输出二者的和值；以及利用取余单元对所述和值关于预定值进行取余运算，以生成表示余数的所述第一时钟选择信号。
在一实施例中，所述第二时钟选择单元选择的第二时钟信号用作所述积分路径中的积分器的运行时钟以控制对所述第二比例信号进行积分的速度，所述预定值等于所述多相时钟信号中包括的具有不同相位的时钟信号的个数。
在一实施例中，利用数字环路滤波器基于所述相位指示信号来生成第一时钟选择信号还包括以下步骤中的至少一个：利用设置在所述比例路径中的第一比例调节单元调节所述第一比例；以及利用设置在所述积分路径中的第二比例调节单元调节所述第二比例。
在一实施例中，所述第一比例调节单元和所述第二比例调节单元使用相同的调节系数对所述第一比例和所述第二比例进行等比调节。
在一实施例中，所述方法还包括：利用系数控制单元基于所述动态检测调整单元生成的系数调整信号来控制对所述第一比例和所述第二比例中的至少一个进行调节的调节系数。当所述相位指示信号指示所述载波信号的相位比所述参考时钟信号的相位更超前或者更滞后并且持续预定周期时，所述动态检测调整单元生成的系数调整信号指示所述系数控制单元提高所述调节系数以增大所述第一比例和所述第二比例中的所述至少一个，直到达到最大比例。当所述相位指示信号指示所述载波信号的相位在比所述参考时钟信号的相位更超前和更滞后之间跳变并且所述跳变达到预定次数时，所述动态检测调整单元生成的系数调整信号指示所述系数控制单元降低所述调节系数以减小所述第一比例和所述第二比例中的所述至少一个，直到达到基础比例。
在一实施例中，当所述相位指示信号指示所述载波信号的相位比所述参考时钟信号的相位更超前或者更滞后并且持续预定周期时，所述动态检测调整单元先生成所述系数调整信号以增大所述第一比例和所述第二比例中的所述至少一个，直到达到最大比例，然后再生成所述第二时钟选择信号以提高所述第二时钟选择单元选择的第二时钟信号的频率直到达到最高频率。当所述相位指示信号指示所述载波信号的相位在比所述参考时钟信号的相位更超前和更滞后之间跳变并且所述跳变达到预定次数时，所述动态检测调整单元先生成所述第二时钟选择信号以降低所述第二时钟选择单元选择的第二时钟信号的频率直到达到最低频率，然后再生成所述系数调整信号以减小所述第一比例和所述第二比例中的所述至少一个，直到达到基础比例。
根据另一实施例，一种电子设备可包括上述相位追踪环路。
本发明的上述和其他特征和优点将从下面结合附图对示例性实施例的描述变得显而易见。
附图说明
图1示出根据本发明一实施例的相位追踪环路的示意图。
图2示出根据本发明一实施例的相位追踪环路的示意图。
图3示出根据本发明一实施例的数字环路滤波器的示意图。
图4示出根据本发明一实施例的数字环路滤波器中的积分信号的示意图。
图5示出根据本发明一实施例的相位追踪方法的流程图。
图6示出根据本发明一实施例的第一时钟信号的相位调节过程的流程图。
图7示出根据本发明一实施例的第二时钟信号的频率调节过程的流程图。
图8示出根据本发明一实施例的生成第二时钟选择信号的过程的流程图。
图9示出根据本发明一实施例的生成第一时钟选择信号的过程的流程图。
图10示出根据本发明一实施例的进行系数调节和积分时钟频率调节的过程的流程图。
图11示出根据本发明一实施例的电子设备的示意图。
具体实施方式
下面将参照附图来描述本发明的一些示范性实施例。为了清楚和完整地描述这些示范性实施例，下面的描述提供了一些特定细节。但是应理解，本发明不应被限制到这些示范性实施例的特定细节。而是，可以在没有这些特定细节或者采用其他替代方式的情况下，实施本发明的实施例，而不会偏离权利要求定义的本发明的思想和原理。
目前，用于有源负载调制(ALM)模式下的NFC卡模拟装置的相位追踪技术包括基于无源匹配网络的技术方案和使用全数字锁相环(ADPLL)的技术方案。无源匹配网络的调节并非是线性的，在不同阻值时相位调整的步进不一致，难以在较大的相差范围内(例如0度到180度)实现高精度的调整。此外，阻值调整也会改变芯片的阻抗，对无线通信产生一定的不利影响。全数字锁相环具有复杂的设计和较高的成本，在卡模拟模式下产生的频率和相位信息完全来自于从读卡器信号恢复的时钟，而从读卡器信号恢复的时钟往往是间断的。例如，当读卡器发射信号时，数据处于低电平时磁场消失；又比如当NFC卡模拟装置本身发射信号时，过大的发射信号将淹没读卡器的磁场信号。因此，在间断的参考时钟条件下，对于锁相环的环路锁定速度要求非常高，因为只有非常短的时间用于频率和相位的锁定，这个问题难以解决。在传统设计中，快速锁定意味着环路带宽更大，带来更多由参考时钟引入的相位噪声，其会影响电路性能；另一方面，降低环路带宽虽然能够部分提升相位噪声性能，但难以达到快速锁定的要求。
图1示出根据本发明一实施例的相位追踪环路100的示意图。如图1所示，相位追踪环路100包括分频器110、鉴相器120、相位调谐模块130和时钟调节模块140。
分频器110可以对高频时钟信号(下面称为第一时钟信号)进行分频处理，以获得分频后的低频时钟信号，其可以用作载波信号，并且与从读卡器磁场恢复的时钟频率相同。输入到分频器110的高频信号的频率可以是分频器110输出的分频信号的频率的N倍，其中N是分频器110的分频比。应理解，在本申请中“高频”和“低频”都是相对概念，描述频率的相对大小，但是并不对频率的绝对大小即频率范围进行任何意义上的限定。
鉴相器120可以比较分频器110输出的载波信号和参考时钟信号的相位，并且输出相位指示信号。这里，参考时钟信号可以是从NFC读卡器恢复的时钟信号，相位追踪环路100用于使载波信号的相位与参考时钟信号的相位保持一致。
相位调谐模块130可以基于鉴相器120输出的相位指示信号来调整提供给分频器110的第一时钟信号的相位，使得分频器110输出的载波信号的相位追踪/更接近于参考时钟信号的相位。
时钟调节模块140可以基于鉴相器120输出的相位指示信号来调整相位调谐模块130的运行时钟信号(下面称为第二时钟信号)的频率，从而控制相位调谐模块130的相位调整速度。
图2示出相位追踪环路100的一种示例性实施方式，其中示出了相位调谐模块130和时钟调节模块140的一种示例结构。参照图2，相位调谐模块130可包括数字环路滤波器(DLF)132和第一时钟选择单元134，并且可选地还可以包括系数控制单元136。时钟调节模块140可包括动态检测调整单元142和第二时钟选择单元144。
在一实施例中，鉴相器120可以是二进制鉴相器(BBPD)，当载波信号(或者称为分频时钟信号)的相位比参考时钟信号的相位超前时，鉴相器120输出的相位指示信号可以是高电平“1”；当载波信号的相位比参考时钟信号的相位滞后时，鉴相器120输出的相位指示信号可以是低电平“-1”，或者反之亦可。当鉴相器120的使能信号关断时(例如EN＝0，未示出)，鉴相器120可以输出“0”。
数字环路滤波器(DLF)132可以检测鉴相器120输出的相位指示信号，并且基于其指示的载波信号和参考时钟信号的相对相位关系，生成第一时钟选择信号来控制第一时钟选择单元134从多相时钟信号中选择适当相位的时钟信号。例如，当鉴相器120指示载波信号的相位比参考时钟信号的相位超前时，数字环路滤波器132可以指示第一时钟选择单元134从多相时钟信号中选择相位更滞后的时钟信号；当鉴相器120指示载波信号的相位比参考时钟信号的相位滞后时，数字环路滤波器132可以指示第一时钟选择单元134从多相时钟信号中选择相位更超前的时钟信号。当鉴相器120输出的相位指示信号指示载波信号的相位在比参考时钟信号的相位超前和滞后之间来回跳变时，第一时钟选择单元134选择的时钟信号在两个信号之间来回跳变，总体等效为相位不变，环路达到锁定状态。
图3示出根据本发明一实施例的数字环路滤波器200的示意图，数字环路滤波器200可以用于图2所示的相位追踪环路100中的数字环路滤波器132。
参照图3，数字环路滤波器200可包括比例路径210和积分路径220，二者在第一输入端口In-1处接收鉴相器120输出的相位指示信号作为输入。比例路径210和积分路径220可以分别生成与相位指示信号成第一比例“a”的第一比例信号和与相位指示信号成第二比例“p”的第二比例信号。例如，比例路径210可包括第一寄存器212，其中存储有第一比例系数“a”，以输出第一比例信号；积分路径220可包括第二寄存器222，其中存储有第二比例系数“p”，以输出第二比例信号。例如，当鉴相器120的输出为“1”时，比例路径210生成的第一比例信号为“a”，积分路径220生成的第二比例信号为“p”；当鉴相器120的输出从“1”变为“-1”时，第一比例信号产生“-2a”的变化，从“a”变为“-a”，第二比例信号产生“-2p”的变化，从“p”变为“-p”。类似地，当鉴相器120的输出从“-1”变为“1”时，第一比例信号产生“+2a”的变化，从“-a”变为“a”，第二比例信号产生“+2p”的变化，从“-p”变为“p”。
在一实施例中，比例路径210生成的第一比例信号和积分路径220生成的第二比例信号，或者说第一比例系数“a”和第二比例系数“p”，还可以被调整。例如，比例路径210可包括第一比例调节单元例如乘法器214，其使用调整因子与第一比例信号相乘，以生成调整后的第一比例信号；积分路径220可包括第二比例调节单元例如乘法器224，其使用调整因子与第二比例信号相乘，以生成调整后的第二比例信号。在图3所示的实施例中，第一比例调节单元214和第二比例调节单元224从第二输入端口In-2接收相同的调整因子，从而对第一比例信号和第二比例信号进行等比调整。在另一些实施例中，第一比例调节单元214和第二比例调节单元224也可以接收不同的调整因子以对第一比例信号和第二比例信号进行不同的调整，或者可以仅设置第一比例调节单元214和第二比例调节单元224中的一个以对第一比例信号和第二比例信号之一进行调整。
在积分路径220中，调整后的第二比例信号可以在积分器226中进行积分处理，以生成积分信号。积分器226可以从第三输入端口In-3接收积分时钟信号，以根据积分时钟对调整后的第二比例信号进行积分处理。图4示出了积分器226生成的积分信号的示意图。如图4所示，基于在第三输入端口In-3上接收到的积分时钟信号，积分器226对调整后的第二比例信号“px”或者“-px”进行积分，其中p是第二比例系数，x是调整系数。当调整后的第二比例信号是“px”时，假设p为正数(p也可以为负数)，积分信号随着积分周期而逐渐递增，并且增大步进为“px”。当调整后的第二比例信号是“-px”时，积分信号随着积分周期而逐渐递减，并且减小步进为“-px”。可以理解，当调整后的第二比例信号从“px”变为“-px”时，积分信号从递增变为递减；当调整后的第二比例信号从“-px”变为“px”时，积分信号从递减变为递增。
继续参照图3，积分路径220中的积分器226输出的积分信号和比例路径210输出的第一比例信号可以在加法器232中执行加法处理，获得二者的和值。可以理解，当鉴相器120输出的相位指示信号保持不变时，积分器226输出的积分信号随时间而递增，比例路径210输出的第一比例信号随时间保持不变。
加法器232输出的和值可以在取余(Mod)单元234中关于预定值M进行取余运算，从而生成表示余数的第一时钟选择信号，其在输出端口Out处输出。随着积分器226输出的积分值增大，取余单元234输出的第一时钟选择信号表示的余数值从0增大到M-1，然后继续增大到0，如此循环变化。这里，第一时钟选择信号表示的余数值用作索引，用于第一时钟选择单元134从M个不同相位的时钟信号中选择一个与索引值对应的时钟信号，作为提供给分频器110的第一时钟信号。
在一些实施例中，也可以省略比例路径210，而仅采用积分路径220，同样也可以生成包含索引值(即余数)的第一时钟选择信号，以用于从多相时钟信号中选择一个对应的时钟信号。但是应理解，通过设置比例路径210，相当于在环路中引入了参考零点，可以避免环路起振而产生噪声。因此，引入比例路径210后，相位追踪环路100可以具有改善的相位噪声性能。
从上面的描述可以理解，数字环路滤波器200输出的第一时钟选择信号表示的索引值的变化速度，也就是第一时钟选择单元134从多相时钟信号中选择的第一时钟信号的相位变化速度，取决于积分器226的积分速度，也就是积分时钟信号的频率，以及对第一比例系数a和第二比例系数p进行调节的调节因子x的值。因此，通过调节积分时钟信号的频率和调节因子x的值，可以调节相位追踪环路100的相位调整速度，这将在下面进一步详细描述。
返回参照图2，第一时钟选择单元134基于数字环路滤波器132输出的第一时钟选择信号从M个不同相位的时钟信号中选择一个时钟信号，作为提供给分频器110的第一时钟信号。这M个不同相位的时钟信号可以具有360°/M的相位差，例如当M＝12时，M个时钟信号的相位可以分别为0°、30°、60°、90°、120°、150°、180°、210°、240°、270°、300°和330°，当然也可以具有在360°范围内均匀分布的其他相位值。
例如，当鉴相器120的输出为“1”时，表示分频器110提供的载波信号(即分频信号)的相位比参考时钟信号的相位超前。此时，随着积分器226输出的积分值逐渐增大，数字环路滤波器132输出的第一时钟选择信号表示的余数逐渐增大，使得第一时钟选择单元134从M个(M是大于1的整数)不同相位的时钟信号中选择相位更滞后的时钟信号，从而分频器110提供的载波信号的相位也向后移动。当载波信号的相位变得比参考时钟信号的相位更滞后时，鉴相器120的输出变为“-1”。此时，积分器226输出的积分值随时间逐渐减小，数字环路滤波器132输出的第一时钟选择信号表示的余数也逐渐减小，使得第一时钟选择单元134从M个不同相位的时钟信号中选择相位更超前的时钟信号，从而分频器110提供的载波信号的相位也向前移动。当鉴相器120的输出在“1”和“-1”之间来回变化时，表明第一时钟选择单元134选择的时钟信号在比参考时钟信号相位超前的一个时钟信号和比参考时钟信号相位滞后的一个时钟信号之间变化，总体等效为载波信号的相位等于或最接近于参考时钟信号的相位，环路达到锁定状态。
这里，第一时钟选择单元134选择的M个时钟信号之间的相位步进为360°/M，但是当分频器110进行分频处理之后，相邻分频信号之间的相位步进(即相位差)变为360°/(M*N)，其中N是分频器110的分频比，因为分频信号的脉冲宽度是分频前的时钟信号的脉冲宽度的N倍。例如，NFC读卡器的信号频率为13.56MHz，多相时钟信号的频率为867.84MHz，可以采用分频比N＝64的分频器110。当然，也可以采用其他分频比，例如多相时钟信号的频率为542.4MHz时，可以采用N＝40的分频比。
如果M＝12，多相时钟信号之间的相位步进为30°，那么分频后的信号的相位步进变为0.46875°，这样就可以实现精确的相位调整和跟踪。当第一时钟选择信号表示的索引值从0增大到11时，第一时钟选择单元134选择的时钟信号的相位推迟了330°，分频后的时钟信号的相位推迟了5.15625°；然后索引值从11变为0，第一时钟选择单元134选择的时钟信号的相位继续推迟30°，分频后的时钟信号的相位继续推迟0.46875°。类似地，循环减小索引值可以使分频信号的相位不断向前移动。这样，可以在大的范围内改变分频信号(即载波信号)的相位。
这种方案通过采用分频处理，大大提高了相位调节的精度，也就是相位追踪环路100的相位追踪精度。但是，其调整相位的速度较慢，每次调整的步进是360°/(M*N)，因此可能需要较长时间才能实现环路锁定。为了缩短锁定时间，本发明的实施例还通过调整数字环路滤波器132的比例系数和积分频率，来加快相位调整速度。
具体而言，继续参照图2，动态检测调整单元142可以检测鉴相器120生成的相位指示信号，并且生成第二时钟选择信号。第二时钟选择单元144可以基于动态检测调整单元142提供的第二时钟选择信号来从多个第二时钟信号中选择一个时钟信号，作为数字环路滤波器132的运行时钟，或者更具体而言，作为数字环路滤波器132中的积分器226的运行时钟。这里，第二时钟选择单元144选择的多个第二时钟信号可以包括分频器110提供的一个或多个分频信号。例如，分频器110可以是多级2/3分频器，包括多个2/3分频单元的级联结构，从而分频器110的多个级可以提供多个不同分频比的分频信号。其中，分频器110提供给鉴相器120的作为载波信号的分频信号可以是具有最大分频比(也就是最低频率)的分频信号。在一实施例中，第二时钟选择单元144选择的多个第二时钟信号还可以包括第一时钟选择单元134提供的第一时钟信号，其比分频器110提供的分频信号具有更高的频率。当然，第二时钟选择单元144不限于这里描述的实施例。例如，第二时钟选择单元144也可以实施为压控振荡器(VCO)，其根据动态检测调整单元142提供的电压信号来调整输出信号的频率。
在一实施例中，当鉴相器120指示载波信号的相位比参考时钟信号的相位更超前或者更滞后(相位指示信号为“1”或者“-1”)并且持续预定周期数时，可以认为载波信号和参考时钟信号之间的相位差可能较大，此时动态检测调整单元142生成的第二时钟选择信号可以指示第二时钟选择单元144选择更高频率的时钟信号，从而可以加快数字环路滤波器132中的积分操作，使得数字环路滤波器132更快地调整第一时钟选择单元134选择的第一时钟信号的相位。可以重复此操作，以不断提高第二时钟选择单元144选择的时钟信号的频率，直到达到最高频率。当鉴相器120指示载波信号的相位在比参考时钟信号的相位更超前和更滞后之间跳变(相位指示信号在“1”和“-1”之间跳变)并且跳变达到预定次数时，可以认为载波信号的相位已经被调整到参考时钟信号的相位前后附近，此时动态检测调整单元142生成的第二时钟选择信号可以指示第二时钟选择单元144选择更低频率的时钟信号，从而可以减慢数字环路滤波器132中的积分操作，使得数字环路滤波器132调整第一时钟选择单元134选择的第一时钟信号的相位的速度变慢。可以重复此操作，以不断降低第二时钟选择单元144选择的时钟信号的频率，直到达到最低频率。
如上所述，在数字环路滤波器132中除了控制用于积分处理的积分时钟信号的频率之外，还可以通过调节第一比例系数a和第二比例系数p中的至少一个来控制相位调整速度。可以理解，第一比例系数a和第二比例系数p中的任何一个变大时，加法器232输出的和值的变化也增大，从而取余单元234输出的第一时钟选择信号指示的余数(即索引值)的变化也越快。因此，通过调节第一比例系数a和第二比例系数p中的至少一个，优选地至少调节第二比例系数p(因为其通过积分运算能够更快地改变加法器232输出的和值)，可以改变相位调整速度。
继续参照图2，系数控制单元136可以控制提供到数字环路滤波器132/200的第二输入端口In-2上的、用于对第一比例系数a和第二比例系数p中的至少一个进行调节的调节系数的大小。例如，当动态检测调整单元142检测到鉴相器120指示载波信号的相位比参考时钟信号的相位更超前或者更滞后(相位指示信号为“1”或“-1”)并且持续预定周期数(可以与用于积分时钟频率控制的周期数相同或不同)时，动态检测调整单元142生成的系数调整信号可以指示系数控制单元136提高调节系数以增大第一比例系数a和第二比例系数p中的至少一个，从而加快相位调整速度。可以重复该操作，直到达到最大比例系数。当动态检测调整单元142检测到鉴相器120指示载波信号的相位在比参考时钟信号的相位更超前和更滞后之间跳变(相位指示信号在“1”和“-1”之间跳变)并且跳变达到预定次数(可以与用于积分时钟频率控制的跳变次数相同或不同)时，动态检测调整单元142生成的系数调整信号可以指示系数控制单元136降低调节系数以减小第一比例系数a和第二比例系数p中的至少一个，从而降低相位调整速度，直到达到最低比例系数。可以理解，增大和减小比例系数a和p可以改变相位调整速度，但是并不会影响相位调整精度。
通过积分时钟频率调整实现的相位调整速度控制和通过比例系数调整实现的相位调整速度控制可以组合使用。在一实施例中，当相位指示信号指示载波信号的相位比参考时钟信号的相位更超前或者更滞后并且持续预定周期时，动态检测调整单元142可以先生成系数调整信号以增大第一比例系数a和第二比例系数p中的至少一个，直到达到最大比例系数，然后再生成第二时钟选择信号以提高第二时钟选择单元144选择的时钟信号的频率，直到达到最高频率。当相位指示信号指示载波信号的相位在比参考时钟信号的相位更超前和更滞后之间跳变并且跳变达到预定次数时，动态检测调整单元142可以先生成第二时钟选择信号以降低第二时钟选择单元144选择的时钟信号的频率，直到达到最低频率，然后再生成系数调整信号以减小第一比例系数a和第二比例系数p中的所述至少一个，直到达到基础/最低比例系数。
虽然上面以相位调谐模块130包括数字环路滤波器132和第一时钟选择单元134为例进行了说明，但是应理解，本发明不限于此。相位调谐模块130可以实施为任何可以对时钟信号的相位进行调节的模块或装置，并且在一些实施例中，系数控制单元136可以被省略。
图5示出根据本发明一实施例的相位追踪方法300的流程图。方法300可以利用上面参照图1-4描述的相位追踪环路100来实施。参照图5，相位追踪方法300可包括：步骤310，利用分频器110对第一时钟信号进行分频处理，以获得载波信号；步骤320，利用鉴相器120比较载波信号和参考时钟信号的相位，以生成相位指示信号；步骤330，由相位调谐模块130基于相位指示信号来调整第一时钟信号的相位，使得载波信号的相位追踪或更接近于参考时钟信号的相位；以及步骤340，由时钟调节模块140基于相位指示信号来调整相位调谐模块130的运行时钟，或者更具体而言，调整相位调谐模块130的运行时钟的频率，以控制相位调谐模块130的相位调整速度。
图6示出根据本发明一实施例的第一时钟信号的相位调整过程的流程图，其可应用于图5所示的方法300的步骤330中。参照图6，在步骤332，可以利用数字环路滤波器132基于相位指示信号来生成第一时钟选择信号。在步骤334，可以利用第一时钟选择单元134基于第一时钟选择信号从多相时钟信号中选择一个时钟信号作为第一时钟信号。
图7示出根据本发明一实施例的用于调整相位调谐模块130的运行时钟频率的过程的流程图，其可应用于图5所示的方法300的步骤340中。参照图7，在步骤342，利用动态检测调整单元142检测鉴相器120生成的相位指示信号，并且生成第二时钟选择信号；在步骤344，利用第二时钟选择单元144基于第二时钟选择信号从多个第二时钟信号中选择一个作为相位调谐模块130中的数字环路滤波器132的运行时钟。所述多个第二时钟信号可包括分频器110提供的一个或多个分频信号，或者还可以包括第一时钟选择单元134提供的第一时钟信号。
图8示出根据本发明一实施例的生成第二时钟选择信号的过程的流程图，其可应用于图7所示的步骤342中。参照图8，在步骤401，动态检测调整单元142基于检测鉴相器120生成的相位指示信号确定载波信号的相位是否在比参考时钟信号的相位更超前和更滞后之间跳变并且跳变达到预定次数。如果是(Y)，则在步骤403，动态检测调整单元142生成用于降低第二时钟选择单元144选择的时钟信号频率的第二时钟选择信号。可以重复执行步骤401和403，直到第二时钟选择单元144选择最低/基础频率的时钟信号。
如果在步骤401确定没有发生上述跳变或者跳变未达到预定次数，则在步骤405中动态检测调整单元142可以基于检测鉴相器120生成的相位指示信号确定载波信号的相位是否比参考时钟信号的相位更超前或者更滞后并且持续预定周期。如果是(Y)，则可以在步骤407中，动态检测调整单元142生成用于提高第二时钟选择单元144选择的时钟信号频率的第二时钟选择信号。可以重复执行步骤405和407，直到第二时钟选择单元144选择最高频率的时钟信号。
图9示出根据本发明一实施例的生成第一时钟选择信号的过程的流程图，其可应用于图6所示的步骤332中。参照图9，在步骤512，可以利用比例路径210生成与鉴相器120提供的相位指示信号成第一比例的第一比例信号；在步骤514，可以利用积分路径220生成与相位指示信号成第二比例的第二比例信号。
可选地，在步骤516中，可以由第一比例调节单元214对第一比例或者说第一比例信号进行调整；在步骤518中，可以由第二比例调节单元224对第二比例或者说第二比例信号进行调整。在一实施例中，在步骤516和步骤518中可以使用相同的调节系数对第一比例和第二比例进行等比调整。如前所述，可以利用系数控制单元136基于动态检测调整单元142生成的系数调整信号来控制对第一比例和/或第二比例进行调整的调整系数。例如，当相位指示信号指示载波信号的相位比参考时钟信号的相位更超前或者更滞后并且持续预定周期时，动态检测调整单元142生成的系数调整信号可以指示系数控制单元136提高调整系数以增大第一比例和/或第二比例，直到达到最大比例。当相位指示信号指示载波信号的相位在比参考时钟信号的相位更超前和更滞后之间跳变并且所述跳变达到预定次数时，动态检测调整单元142生成的系数调整信号可以指示系数控制单元136降低调整系数以减小第一比例和/或第二比例，直到达到最小/基础比例。
继续参照图9，在步骤520，可以对第二比例信号进行积分处理，以获得积分信号。如前所述，可以使用第二时钟选择单元144选择的第二时钟信号来控制积分速度。然后在步骤522，可以对第一比例信号和积分信号进行加法运算，以获得二者的和值。在步骤524，可以将所述和值关于预定值进行取余运算，以生成所述第一时钟选择信号。所述预定值可以等于第一时钟选择单元134要选择的多相时钟信号中包括的具有不同相位的时钟信号的个数。
图10示出根据本发明一实施例的对数字环路滤波器进行系数调整和运行时钟频率调整的流程图，其中示出了系数调整和运行时钟频率调整的执行顺序。参照图10，在步骤601，可以基于相位指示信号确定载波信号的相位是否在比参考时钟信号的相位更超前和更滞后之间跳变并且跳变达到预定次数。如果没有发生跳变或者跳变没有达到预定次数，则在步骤603确定载波信号的相位是否比参考时钟信号的相位更超前或者更滞后并且持续预定周期。如果没有检测到载波信号的相位比参考时钟信号的相位更超前或者更滞后达到预定周期，则可以在步骤621，保持数字环路滤波器的比例系数和运行时钟不变，然后返回到步骤601。
如果在步骤603确定载波信号的相位比参考时钟信号的相位更超前或者更滞后达到预定周期，则可以在步骤605中确定数字环路滤波器的待调整的比例系数(第一比例系数a和/或第二比例系数p)是否达到最大值。如果尚未达到最大值，则可以在步骤607提高数字环路滤波器的待调整的比例系数，然后返回到步骤601。
如果在步骤605确定数字环路滤波器的要调整的比例系数已经达到最大值，则可以在步骤609确定数字环路滤波器的运行时钟频率，或者更准确地说，数字环路滤波器的积分路径中的积分器的运行时钟频率，也就是第二时钟选择单元144选择的第二时钟信号的频率，是否达到了最大值。如果尚未达到最大频率，则可以在步骤611提高数字环路滤波器的运行时钟频率，也就是第二时钟选择单元144选择的第二时钟信号的频率，然后返回步骤601。如果第二时钟信号的频率已经达到了最大值，则可以在步骤621，保持数字环路滤波器的比例系数和运行时钟不变，然后返回到步骤601。
另一方面，如果在步骤601确定载波信号的相位在比参考时钟信号的相位更超前和更滞后之间跳变并且跳变达到预定次数，则可以在步骤613确定数字环路滤波器的运行时钟频率，也就是第二时钟选择单元144选择的第二时钟信号的频率，是否为最低频率。如果不是最低频率，则可以在步骤615降低数字环路滤波器的运行时钟频率，然后返回到步骤601。
如果在步骤613确定数字环路滤波器的运行时钟频率是最低频率，则可以在步骤617确定数字环路滤波器的待调整的比例系数(第一比例系数a和/或第二比例系数p)是否为最小值。如果不是最小值，则可以在步骤619降低数字环路滤波器的待调整的比例系数，然后返回到步骤601。如果数字环路滤波器的待调整的比例系数已经是最小值，则可以在步骤621保持数字环路滤波器的比例系数和运行时钟不变，然后返回到步骤601。
上面参照附图描述了本发明的相位追踪环路和相位追踪方法的实施例，可以看出，本发明的相位追踪环路和相位追踪方法能够在大的相差范围内实现快速并且高精度的相位锁定，并且具有改善的相位噪声性能。例如，以分频比N＝64和多相时钟信号存在30°相差(M＝12)为例，传统的相位调整步进为0.46875°，如果载波信号和参考时钟信号之间存在180°的相位差，则相位锁定时间一般在100μs左右。如果载波信号和参考时钟信号之间存在一定的频率偏差，则相位锁定时间在100μs以上。利用本发明的动态检测调整技术，可以在相位追踪的初始阶段，通过提高数字环路滤波器中的比例系数和积分频率，大幅加快锁定时间。而在接近锁定时，可以降低数字环路滤波器中的比例系数和积分频率，直至最小系数和最低频率，使得锁定更稳定。整体锁定时间可以缩短至3μs至6μs左右。
图11示出根据本发明一实施例的电子设备700的示意图。电子设备700可以包括根据本发明一实施例的相位追踪环路720。例如，电子设备700可以具有NFC模块710，其可以工作在卡模拟模式下。NFC模块710可以包括相位追踪环路720，以追踪NFC读卡器的信号相位。这样的电子设备700的示例包括但不限于手机、平板、便携式个人数字助理、可穿戴电子设备等。
以上结合具体实施例描述了本申请的基本原理，但是，需要指出的是，在本申请中提及的优点、优势、效果等仅是示例而非限制，不能认为这些优点、优势、效果等是本申请的各个实施例必须具备的。另外，上述公开的具体细节仅是为了示例的作用和便于理解的作用，而非限制，上述细节并不限制本申请为必须采用上述具体的细节来实现。
本申请中涉及的器件、装置、设备、系统的方框图仅作为例示性的例子并且不意图要求或暗示必须按照方框图示出的方式进行连接、布置、配置。如本领域技术人员将认识到的，可以按任意方式连接、布置、配置这些器件、装置、设备、系统。诸如“包括”、“包含”、“具有”等等的词语是开放性词汇，指“包括但不限于”，且可与其互换使用。这里所使用的词汇“或”和“和”指词汇“和/或”，且可与其互换使用，除非上下文明确指示不是如此。这里所使用的词汇“诸如”指词组“诸如但不限于”，且可与其互换使用。
还需要指出的是，在本申请的装置、设备和方法中，各部件或各步骤是可以分解和/或重新组合的。这些分解和/或重新组合应视为本申请的等效方案。
提供所公开的方面的以上描述以使本领域的任何技术人员能够做出或者使用本申请。对这些方面的各种修改对于本领域技术人员而言是非常显而易见的，并且在此定义的一般原理可以应用于其他方面而不脱离本申请的范围。因此，本申请不意图被限制到在此示出的方面，而是按照与在此公开的原理和新颖的特征一致的最宽范围。
为了例示和描述的目的已经给出了以上描述。此外，此描述不意图将本申请的实施例限制到在此公开的形式。尽管以上已经讨论了多个示例方面和实施例，但是本领域技术人员将认识到其某些变型、修改、改变、添加和子组合。
Claims (31)
1.一种相位追踪环路，包括：
分频器，用于对第一时钟信号进行分频处理以获得载波信号；
鉴相器，用于比较所述载波信号和参考时钟信号的相位，以生成相位指示信号；
相位调谐模块，用于基于所述相位指示信号来调整所述第一时钟信号的相位，以使得所述载波信号的相位更接近于所述参考时钟信号的相位；以及
时钟调节模块，用于基于所述相位指示信号来调整所述相位调谐模块的运行时钟，以控制所述相位调谐模块的相位调整速度。
2.如权利要求1所述的相位追踪环路，其中，所述鉴相器是二进制鉴相器，当所述载波信号的相位比所述参考时钟信号的相位超前时，所述二进制鉴相器输出第一指示信号，当所述载波信号的相位比所述参考时钟信号的相位滞后时，所述二进制鉴相器输出第二指示信号。
3.如权利要求1所述的相位追踪环路，其中，所述相位调谐模块包括：
数字环路滤波器，用于基于所述相位指示信号来生成第一时钟选择信号；以及
第一时钟选择单元，用于基于所述第一时钟选择信号从多相时钟信号中选择一个时钟信号作为所述第一时钟信号。
4.如权利要求3所述的相位追踪环路，其中，所述时钟调节模块包括：
动态检测调整单元，用于检测所述鉴相器生成的相位指示信号，并且生成第二时钟选择信号；以及
第二时钟选择单元，用于基于所述第二时钟选择信号从多个第二时钟信号中选择一个作为所述数字环路滤波器的运行时钟。
5.如权利要求4所述的相位追踪环路，其中，所述多个第二时钟信号包括所述分频器提供的一个或多个分频信号。
6.如权利要求5所述的相位追踪环路，其中，所述多个第二时钟信号还包括所述第一时钟选择单元提供的所述第一时钟信号。
7.如权利要求4所述的相位追踪环路，其中，当所述相位指示信号指示所述载波信号的相位比所述参考时钟信号的相位更超前或者更滞后并且持续预定周期时，所述动态检测调整单元生成的第二时钟选择信号指示所述第二时钟选择单元从所述多个第二时钟信号中选择一个比当前选择的时钟信号更高频率的时钟信号，
当所述相位指示信号指示所述载波信号的相位在比所述参考时钟信号的相位更超前和更滞后之间跳变并且所述跳变达到预定次数时，所述动态检测调整单元生成的第二时钟选择信号指示所述第二时钟选择单元从所述多个第二时钟信号中选择一个比当前选择的时钟信号更低频率的时钟信号。
8.如权利要求7所述的相位追踪环路，其中，所述载波信号是所述分频器提供的多个分频信号中具有最低频率的分频信号。
9.如权利要求7所述的相位追踪环路，其中，所述多相时钟信号包括M个不同相位的时钟信号，M是大于一的整数，
所述数字环路滤波器生成的第一时钟选择信号表示M个索引值中的一个，以指示所述第一时钟选择单元从所述M个不同相位的时钟信号中选择一个对应的时钟信号作为所述第一时钟信号。
10.如权利要求7所述的相位追踪环路，其中，当所述鉴相器生成的相位指示信号指示所述载波信号的相位比所述参考时钟信号的相位超前并且持续预定周期时，所述数字环路滤波器生成的第一时钟选择信号指示所述第一时钟选择单元从所述多相时钟信号中选择一个比当前选择的时钟信号相位更滞后的时钟信号，
当所述鉴相器生成的相位指示信号指示所述载波信号的相位比所述参考时钟信号的相位滞后并且持续预定周期时，所述数字环路滤波器生成的第一时钟选择信号指示所述第一时钟选择单元从所述多相时钟信号中选择一个比当前选择的时钟信号相位更超前的时钟信号。
11.如权利要求7所述的相位追踪环路，其中，所述数字环路滤波器包括：
比例路径，用于生成与所述相位指示信号成第一比例的第一比例信号；
积分路径，用于生成与所述相位指示信号成第二比例的第二比例信号，并且使用积分器对所述第二比例信号进行积分处理以生成积分信号；
加法器，用于对所述第一比例信号和所述积分信号进行加法运算，以输出二者的和值；以及
取余单元，用于对从所述加法器接收到的所述和值关于预定值进行取余运算，以生成表示余数的所述第一时钟选择信号。
12.如权利要求11所述的相位追踪环路，其中，所述第二时钟选择单元选择的第二时钟信号用作所述积分路径中的积分器的运行时钟，所述预定值等于所述多相时钟信号中包括的具有不同相位的时钟信号的个数。
13.如权利要求11所述的相位追踪环路，其中，所述数字环路滤波器还包括以下中的至少一个：
设置在所述比例路径中的第一比例调节单元，用于调节所述第一比例；以及
设置在所述积分路径中的第二比例调节单元，用于调节所述第二比例。
14.如权利要求13所述的相位追踪环路，其中，所述第一比例调节单元和所述第二比例调节单元使用相同的调节系数对所述第一比例和所述第二比例进行等比调节。
15.如权利要求13所述的相位追踪环路，还包括：
系数控制单元，用于基于所述动态检测调整单元生成的系数调整信号来控制对所述第一比例和所述第二比例中的至少一个进行调节的调节系数，
其中，当所述相位指示信号指示所述载波信号的相位比所述参考时钟信号的相位更超前或者更滞后并且持续预定周期时，所述动态检测调整单元生成的系数调整信号指示所述系数控制单元提高所述调节系数以增大所述第一比例和所述第二比例中的所述至少一个，直到达到最大比例，
当所述相位指示信号指示所述载波信号的相位在比所述参考时钟信号的相位更超前和更滞后之间跳变并且所述跳变达到预定次数时，所述动态检测调整单元生成的系数调整信号指示所述系数控制单元降低所述调节系数以减小所述第一比例和所述第二比例中的所述至少一个，直到达到基础比例。
16.如权利要求15所述的相位追踪环路，其中，当所述相位指示信号指示所述载波信号的相位比所述参考时钟信号的相位更超前或者更滞后并且持续预定周期时，所述动态检测调整单元先生成所述系数调整信号以增大所述第一比例和所述第二比例中的所述至少一个，直到达到最大比例，然后再生成所述第二时钟选择信号以提高所述第二时钟选择单元选择的第二时钟信号的频率直到达到最高频率，
当所述相位指示信号指示所述载波信号的相位在比所述参考时钟信号的相位更超前和更滞后之间跳变并且所述跳变达到预定次数时，所述动态检测调整单元先生成所述第二时钟选择信号以降低所述第二时钟选择单元选择的第二时钟信号的频率直到达到最低频率，然后再生成所述系数调整信号以减小所述第一比例和所述第二比例中的所述至少一个，直到达到基础比例。
17.一种相位追踪方法，包括：
分频器对第一时钟信号进行分频处理以获得载波信号；
鉴相器比较所述载波信号和参考时钟信号的相位，以生成相位指示信号；
相位调谐模块基于所述相位指示信号来调整所述第一时钟信号的相位，以使得所述载波信号的相位更接近于所述参考时钟信号的相位；以及
时钟调节模块基于所述相位指示信号来调整所述相位调谐模块的运行时钟，以控制所述相位调谐模块的相位调整速度。
18.如权利要求17所述的方法，其中，相位调谐模块基于所述相位指示信号来调整所述第一时钟信号的相位包括：
利用数字环路滤波器基于所述相位指示信号来生成第一时钟选择信号；以及
利用第一时钟选择单元基于所述第一时钟选择信号从多相时钟信号中选择一个时钟信号作为所述第一时钟信号。
19.如权利要求18所述的方法，其中，时钟调节模块基于所述相位指示信号来调整所述相位调谐模块的运行时钟包括：
利用动态检测调整单元检测所述鉴相器生成的指示信号，并且生成第二时钟选择信号；以及
利用第二时钟选择单元基于所述第二时钟选择信号从多个第二时钟信号中选择一个作为所述数字环路滤波器的运行时钟。
20.如权利要求19所述的方法，其中，所述多个第二时钟信号包括所述分频器提供的一个或多个分频信号。
21.如权利要求20所述的方法，其中，所述多个第二时钟信号还包括所述第一时钟选择单元提供的所述第一时钟信号。
22.如权利要求19所述的方法，其中，当所述相位指示信号指示所述载波信号的相位比所述参考时钟信号的相位更超前或者更滞后并且持续预定周期时，所述动态检测调整单元生成的第二时钟选择信号指示所述第二时钟选择单元从所述多个第二时钟信号中选择一个比当前选择的时钟信号更高频率的时钟信号，
当所述相位指示信号指示所述载波信号的相位在比所述参考时钟信号的相位更超前和更滞后之间跳变并且所述跳变达到预定次数时，所述动态检测调整单元生成的第二时钟选择信号指示所述第二时钟选择单元从所述多个第二时钟信号中选择一个比当前选择的时钟信号更低频率的时钟信号。
23.如权利要求22所述的方法，其中，所述载波信号是所述分频器提供的多个分频信号中具有最低频率的分频信号。
24.如权利要求22所述的方法，其中，当所述相位指示信号指示所述载波信号的相位比所述参考时钟信号的相位超前并且持续预定周期时，所述数字环路滤波器生成的第一时钟选择信号指示所述第一时钟选择单元从所述多相时钟信号中选择一个比当前选择的时钟信号相位更滞后的时钟信号，
当所述相位指示信号指示所述载波信号的相位比所述参考时钟信号的相位滞后并且持续预定周期时，所述数字环路滤波器生成的第一时钟选择信号指示所述第一时钟选择单元从所述多相时钟信号中选择一个比当前选择的时钟信号相位更超前的时钟信号。
25.如权利要求22所述的方法，其中，利用数字环路滤波器基于所述相位指示信号来生成第一时钟选择信号包括：
利用比例路径生成与所述相位指示信号成第一比例的第一比例信号；
利用积分路径生成与所述相位指示信号成第二比例的第二比例信号，并且使用设置在所述积分路径中的积分器对所述第二比例信号进行积分处理以生成积分信号；
利用加法器对所述第一比例信号和所述积分信号进行加法运算，以输出二者的和值；以及
利用取余单元对所述和值关于预定值进行取余运算，以生成表示余数的所述第一时钟选择信号。
26.如权利要求25所述的方法，其中，所述第二时钟选择单元选择的第二时钟信号用作所述积分路径中的积分器的运行时钟以控制对所述第二比例信号进行积分的速度，所述预定值等于所述多相时钟信号中包括的具有不同相位的时钟信号的个数。
27.如权利要求25所述的方法，其中，利用数字环路滤波器基于所述相位指示信号来生成第一时钟选择信号还包括以下步骤中的至少一个：
利用设置在所述比例路径中的第一比例调节单元调节所述第一比例；以及
利用设置在所述积分路径中的第二比例调节单元调节所述第二比例。
28.如权利要求27所述的方法，其中，所述第一比例调节单元和所述第二比例调节单元使用相同的调节系数对所述第一比例和所述第二比例进行等比调节。
29.如权利要求27所述的方法，还包括：
利用系数控制单元基于所述动态检测调整单元生成的系数调整信号来控制对所述第一比例和所述第二比例中的至少一个进行调节的调节系数，
其中，当所述相位指示信号指示所述载波信号的相位比所述参考时钟信号的相位更超前或者更滞后并且持续预定周期时，所述动态检测调整单元生成的系数调整信号指示所述系数控制单元提高所述调节系数以增大所述第一比例和所述第二比例中的所述至少一个，直到达到最大比例，
当所述相位指示信号指示所述载波信号的相位在比所述参考时钟信号的相位更超前和更滞后之间跳变并且所述跳变达到预定次数时，所述动态检测调整单元生成的系数调整信号指示所述系数控制单元降低所述调节系数以减小所述第一比例和所述第二比例中的所述至少一个，直到达到基础比例。
30.如权利要求29所述的方法，其中，当所述相位指示信号指示所述载波信号的相位比所述参考时钟信号的相位更超前或者更滞后并且持续预定周期时，所述动态检测调整单元先生成所述系数调整信号以增大所述第一比例和所述第二比例中的所述至少一个，直到达到最大比例，然后再生成所述第二时钟选择信号以提高所述第二时钟选择单元选择的第二时钟信号的频率直到达到最高频率，
当所述相位指示信号指示所述载波信号的相位在比所述参考时钟信号的相位更超前和更滞后之间跳变并且所述跳变达到预定次数时，所述动态检测调整单元先生成所述第二时钟选择信号以降低所述第二时钟选择单元选择的第二时钟信号的频率直到达到最低频率，然后再生成所述系数调整信号以减小所述第一比例和所述第二比例中的所述至少一个，直到达到基础比例。
31.一种电子设备，包括权利要求1-16中的任一项所述的相位追踪环路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211129145.2A CN115483928B (zh) | 2022-09-16 | 2022-09-16 | 基于时钟加速的相位追踪环路和方法及电子设备 |
| PCT/CN2023/089748 WO2024055589A1 (zh) | 2022-09-16 | 2023-04-21 | 相位追踪电路和方法及电子设备 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211129145.2A CN115483928B (zh) | 2022-09-16 | 2022-09-16 | 基于时钟加速的相位追踪环路和方法及电子设备 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN115483928A CN115483928A (zh) | 2022-12-16 |
| CN115483928B true CN115483928B (zh) | 2023-09-01 |
Family
ID=84392484
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202211129145.2A Active CN115483928B (zh) | 2022-09-16 | 2022-09-16 | 基于时钟加速的相位追踪环路和方法及电子设备 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN115483928B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2024055589A1 (zh) * | 2022-09-16 | 2024-03-21 | 武汉市聚芯微电子有限责任公司 | 相位追踪电路和方法及电子设备 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07273643A (ja) * | 1994-03-31 | 1995-10-20 | Mitsubishi Electric Corp | 位相同期回路 |
| CN1173767A (zh) * | 1996-02-08 | 1998-02-18 | 三星电子株式会社 | 数字相位校正装置 |
| WO2007080918A1 (ja) * | 2006-01-12 | 2007-07-19 | Thine Electronics, Inc. | 位相比較回路およびそれを用いたｐｌｌ周波数シンセサイザ |
| CN204993302U (zh) * | 2015-10-07 | 2016-01-20 | 杭州锐达数字技术有限公司 | 全数字低频锁相环 |
| CN105959001A (zh) * | 2016-04-18 | 2016-09-21 | 南华大学 | 变频域全数字锁相环及锁相控制方法 |
| CN108282162A (zh) * | 2017-01-06 | 2018-07-13 | 联咏科技股份有限公司 | 抖动容限提高的时钟和数据恢复电路 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7433657B2 (en) * | 2005-11-08 | 2008-10-07 | Matsushita Electric Industrial Co., Ltd. | Apparatus and method for dynamically clocking a loop filter in a digital communications device |
-
2022
- 2022-09-16 CN CN202211129145.2A patent/CN115483928B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07273643A (ja) * | 1994-03-31 | 1995-10-20 | Mitsubishi Electric Corp | 位相同期回路 |
| CN1173767A (zh) * | 1996-02-08 | 1998-02-18 | 三星电子株式会社 | 数字相位校正装置 |
| WO2007080918A1 (ja) * | 2006-01-12 | 2007-07-19 | Thine Electronics, Inc. | 位相比較回路およびそれを用いたｐｌｌ周波数シンセサイザ |
| CN204993302U (zh) * | 2015-10-07 | 2016-01-20 | 杭州锐达数字技术有限公司 | 全数字低频锁相环 |
| CN105959001A (zh) * | 2016-04-18 | 2016-09-21 | 南华大学 | 变频域全数字锁相环及锁相控制方法 |
| CN108282162A (zh) * | 2017-01-06 | 2018-07-13 | 联咏科技股份有限公司 | 抖动容限提高的时钟和数据恢复电路 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN115483928A (zh) | 2022-12-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101227189B (zh) | 频率合成器、自动频率校正电路及频率校正方法 | |
| US20080284531A1 (en) | Fractional-n synthesized chirp generator | |
| CN101878594B (zh) | 基于分数输入和输出相位而操作的数字锁相环 | |
| US8536911B1 (en) | PLL circuit, method of controlling PLL circuit, and digital circuit | |
| CN115483928B (zh) | 基于时钟加速的相位追踪环路和方法及电子设备 | |
| CN115498999B (zh) | 基于分频和时钟加速的相位追踪环路和方法及电子设备 | |
| CN115441866B (zh) | 基于分频加速的相位追踪环路和方法及电子设备 | |
| CN112929022A (zh) | 全数字锁相环系统及全数字锁相环的频率校准方法 | |
| EP1916768A1 (en) | Device and method for generating a signal with predefined transient at start-up | |
| CN101421930A (zh) | 配置锁相环电路的方法以及系统 | |
| EP1297619B1 (en) | Linear dead-band-free digital phase detection | |
| US10693475B1 (en) | Gradual frequency transition with a frequency step | |
| CN112019212A (zh) | 锁相环中的参考时钟频率变化处理 | |
| WO2024055589A1 (zh) | 相位追踪电路和方法及电子设备 | |
| CN114513204B (zh) | 一种多环路的锁相环电路及电路板组件 | |
| CN103404031B (zh) | 锁相环控制电压确定 | |
| JP2003101410A (ja) | 周波数シンセサイザのサイクル・スリップを低減する方法および装置 | |
| US8428212B2 (en) | Frequency synthesis using upconversion PLL processes | |
| US20090278578A1 (en) | Delay locked loop circuit and delay locking method | |
| JP2005086789A (ja) | クロックデータリカバリ回路 | |
| CN203340051U (zh) | 锁相环系统 | |
| US4679004A (en) | Frequency synthesizer of a phase-locked type with a sampling circuit | |
| CN110995256A (zh) | 一种减少频率锁定时间的锁相环装置及实现方法 | |
| CN110061738B (zh) | 一种全数字锁相环电路 | |
| Ali et al. | Analyzing the Impact of Loop Parameter Variations on the Transient Response of Second Order Voltage-Switched CP-PLL |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |