CN1047897C - 锁相环同步电路和方法 - Google Patents

锁相环同步电路和方法 Download PDF

Info

Publication number
CN1047897C
CN1047897C CN94190898A CN94190898A CN1047897C CN 1047897 C CN1047897 C CN 1047897C CN 94190898 A CN94190898 A CN 94190898A CN 94190898 A CN94190898 A CN 94190898A CN 1047897 C CN1047897 C CN 1047897C
Authority
CN
China
Prior art keywords
signal
phase
frequency signal
reference frequency
locked loop
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CN94190898A
Other languages
English (en)
Other versions
CN1116466A (zh
Inventor
杰尼·汉·科西克
斯蒂芬·F·吉尔利格
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wireless company
Original Assignee
Motorola Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Motorola Inc filed Critical Motorola Inc
Publication of CN1116466A publication Critical patent/CN1116466A/zh
Application granted granted Critical
Publication of CN1047897C publication Critical patent/CN1047897C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L3/00—Starting of generators
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
    • H03L7/101—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using an additional control signal to the controlled loop oscillator derived from a signal generated in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
    • H03L7/107—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a variable transfer function for the loop, e.g. low pass filter having a variable bandwidth

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

一种用于锁相环(300)的改进的相位同步电路(301)及其方法。分频的基准频率信号和反馈信号保持在各自的预定状态上。响应基准频率信号(115)的相位，起用分频的基准频率信号(206)。确定出基准频率信号(115)与输出频率信号(116或117)之间的相位关系。响应起用分频的基准频率信号和确定的相位关系，起用反馈信号。本发明有利于在最少的附加电路硬件和不在锁相环路中引入相位误差的情况下，为锁相环路(300)提供一种快速且精确的相位同步。

Description

锁相环同步电路和方法
本发明涉及无线电通信收发信机，具体涉及无线电通信收发信机中用于锁相环(PLL)的相位同步电路和方法。
图1举例示出一种常规的无线电通信收发信机100(下文称作“收发信机”)的方框图。收发信机100能使一个移动的或便携式用户单元例如通过无线电通信系统(未示出)的射频(RF)信道与基站(未示出)进行通信。然后，基站提供与陆线电话系统(未示出)和其它用户单元通信。具有收发信机100的用户单元例如是一个蜂窝无线电话机。
图1的收发信机100通常包括天线101、双工滤波器102、接收机103、发射机105、基准频率信号源107、接收机锁相环频率合成器108、发射机锁相环频率合成器109、处理器110、信息源106和信息宿104。
收发信机100中各方框的互连及其工作将在下文描述。天线101从基站接收射频信号119。该射频信号由双工滤波器102滤波，在线111上产生经滤波的射频信号。双工滤波器102提供频率选择，以分离出线111上接收的射频信号机线113上发送的射频信号。接收机103被耦合用于接收线111上得到的射频信号，在工作时在线112上产生接收的基带信号供信息宿104用。基准频率信号源107在线115上提供一个基准频率信号。接收机锁相环频率合成器108被耦合用以接收线115上的基准频率信号和数据总线118上的信息，在工作时在线116上产生一个接收机调谐信号，以使接收机103调谐到一个特定的射频率信道上。同样，发射机锁相环频率合成器109被耦合用以接收线115上的基准频率信号和数据总线118上的信息，在工作时在线117上产生一个发射机调谐信号，以使发射机105调谐在一个特定的射频信道上。处理器110通过数据总线118控制接收机锁相环频率合成器108、发射机锁相环频率合成器109、接收机103和发射机105等的工作。信息源106在线114上产生一个基带发射信号。发射机105被耦合用以接收线114上的基带发射信号，在工作时在线113上产生射频发送信号。双工滤波器102对路113上的射频发送信号滤波，然后作为射频信号120由天线101发射出去。
蜂窝无线电话系统中的射频信道例如包括有话音信道和信令信道，用以在基站与用户单元之间发送和接收(下文称作：“收发”)信息。将话音信道被分配，用于收发话音信息。信令信道也称为“控制信道”被分配，用于收发数据和信令信息。用户单元通过这些信令信道得以访间蜂窝无线电话系统，并被指配到一个话音信道；进而可与陆线电话系统通信。能够在信令信道上收发宽带的数据蜂窝无线电话系统中，信令信道的频率间隔可以是话音信道频率间隔的一个倍数。
在某些蜂窝无线电话系统中，收发信机100与基站在信令信道上间断地收发信息。这样一个系统例如来用交替的信令方法来同步间断的信息。在此种型式的系统中，在整个时间内保持完全加电的收发信机100在不接收信息时，调谐到信令信道，则会不必要地消耗收发信机的电池能量。为此，当收发信机100不收发信息时，可使收发信机100的一部分断电，以延长电池的寿命。当通信信号质量足够好而无需要再重复同一信息时，也可使收发信机100的一部分断电，以延长电池寿命。在收发信机100接收工作期间，对它间断地加电和断电，也即启动和关闭，这称为“不连续接收(DRX)的模式”。在DRX工作模式时，收发信机100的一部分电路快速地启地和关闭可更加节省电池寿命。
图2举例示出应用于图1收发信机100的一种常规的锁相环频率合成器的方框图。图2的锁相环频率合成器的总体结构对于接收机锁相环频率合成器108和发射机锁相环频率合成器109都是相同的。
图2的锁相环频率合成器108或109通常包括一个基准分频器201(为了讨论的目的)和一个锁相环212。销相环212通常包括一个鉴相器202、一个环路滤波器203、一个压控振荡器204和一个环路分频器205。基准分频器201接收线115上的基准频率信号。
锁相环频率合成器108或109各方框的互连接在下文描述。基准分频器201被耦合用以接收线115上的基准频率信号和数据总线118上的信息，在工作时在线206上产生分频的基准频率信号。鉴相器202被耦合用以接收线206上的分频的基准频率信号和线209上的反馈信号，在工作时在线207上产生一个相位误差信号。环路滤波器203被耦合用以接收相位误差信号，在工作时在线208上产生已滤波信号。压控振荡器204被耦合用以接收线208上的已滤波信号，在工作时在线116或117上产生一个输出频率信号。环路分频器205被耦合用以接收线116或117上的输出频率信号，在工作时在线209上产生反馈信号。环路分频器205和基准分频器201被耦合用以接收数据总线118上的编程信息。
图2的锁相环频率合成器108或109的工作过程在下文描述。锁相环212是用以在线116或117上产生与线115上的基准频率信号相同步的输出频率信号的电路。当线116或117上输出频率信号的频率与线115上基准频率信号的频率之间具有一个预定的频率关系时，线116或117上的输出频率信号便同步于或“锁定在”线115上的基准频率信号上。在锁定的情况下，锁相环212典型地提供线115上的基准频率信号与线116或117上的输出频率信号的一个恒定的相位差。该恒定相位差可取为任意所希望的值，包括零。一旦，这样的信号的所希望的相位差出现偏离，也即一旦由于例如线115上基准频率信号的频率发生变动，或经由数据总线118来的锁相环的可编程参数发生变动，而使线207上出现相位误差，则锁相环便调节线116或117上输出频率信号的频率，驱动线207上的相位误差值向恒定的相位差值前进。
根据线116或117上输出频率信号的频率与线115上基准频率信号的频率之间预定的频率关系，可对锁相环频率合成器108或109进行分类为属于至少两种类别其中之一。第一类为分类为“整数分频”的锁相环频率合成器，其中，线116或117上的输出频率信号与线路115上的基准频率信号之间其频率关系为整数关系。第二类分类为“分数分频”的锁相环频率合成器，其中，线116或117上输出频率信号与线115上基准频率信号之间的频率关系为一个有理的非整数，即由一个整数和一个分数组成。
锁相环的特性是环路带宽。对于某些应用场合，希望在一定条件下改变锁相环的环路带宽，例如，在线115上基准频率信号的频率改变时，或在经由数据总线118的锁相环的可编程参数改变时。适当地改变环路带宽有利于提供较短的销定时间、减小的噪声和较小的假信号。
当锁相环频率合成器应用于DRX模式时，相位漂移会导致一个问题。因DRX模式的断电部分期间销相环不起作用，故压控振荡器的相位相对于基准频率信号源的相位发生漂移。当该锁相环再加电启动时，销相环的起作用，而使比相位漂移转移到压控振荡器频率的变化，以提供所需的相位调节。由于在达到锁定之前这个诱发的频率误差也最终要被锁相环的作用而消除，因而锁相环需要额外的锁定时间。如果锁相环不锁定，则收发信机不能接收到数据。为了保证在数据出现时使锁相环已锁定，收发信机应早一些加电启动锁相环，以使锁相环销定具有额外的时间。然而，在任何要被接收的数据出现之前锁相环必须被加电启动，因而会消耗功率，减少电池寿命。
先有技术提供一种解决方案是利用两个锁相环路使相位漂移减至最小。在加电启动主锁相环功能性方框之后，但在闭合主锁相环中的环路之前，激励一个辅助的锁相环，它使基准频率信号源相位锁定到主锁相环压控振荡器。一旦基准频率信号源被锁定到主锁相环压控振荡器，辅助锁相环便断开，主锁相环中的环路闭合。这个解决办法确实对主锁相环提供快速的锁定时间，但这个解决办法有缺点，对于辅助锁相环要有显著的附加硬件来将基准频率信号源相位锁定到主锁相环压控振荡器。此外，两个环路的相位特性必须一致，否则在主锁相环的环路闭合时在主锁相环中依然存在一个相位误差。
先有技术提供的另一个解决方案是在环路分频器再加电启动之后，在具第一个完整的分频循环中修改环路分频器的值。第二个以及随后的分频循环使用标称分频值。这个解决办法的缺点在于，由于一个分频值对于供电和温度的所有状况来说不总是最佳的，所以需要一个单独的反馈处理器，随着环境情况变化来调整第一个循环的分频值。
先有技术还提供又一种解决方案，是在基准分频器和环路分频器被再加电启动之后，但在闭合锁相环中的环路之前，使基准分频器和环路分频器复位。这种解决方案的缺点是，当锁相环断电时，该方案对于压控振荡器相对基准频率信号源的相位漂移不能提供精确的校正。鉴此，因不精确的相位校正而使锁相环还需要额外的锁定时间。
先有技术提供的再一种解决方案是，当锁相环再加电启动时，且在锁相环中环路闭合之前，利用鉴相器的输出来提供一个锁相环的相位误差指示。锁相环中的环路的闭合通常是利用在鉴相器与环路滤波器之间的一个开关来完成的。该相位误差指示用来选通时钟信号给基准频率分频器和可变频率分频器(环路分频器)，以初始地相位锁定该锁相环。然而，这种解决方案的缺点是，对基准频率分频器和可变频率(环路)分频器的时钟信号的初始相位调整需要一段时间长度。这种解决方案的另一个缺点是，在初始相位调整完毕之后，当使用上述开关使锁相环中的环路闭合时，相位误差被引进锁相环。
据此，现在对于锁相环需要一种改进的相位同步电路及其方法，它以最少的硬件和对锁相环引入最小相位误差为该锁相环提供快速和精确的相位调整。
根据本发明，一种锁相环(PLL)响应一个请求信号，具有第一状态和第二状态，该PLL工作，响应相位误差的周期性指示，减小相位误差，该请求信号发生在时间上与该相位差的周期性指示不相同步，其特征在于，该PLL包括：一个基准分频器，被耦合用来接收一个基准频率信号和一个同步分频基准频率信号，在工作时产生一个分频基准频率信号；一个相位检测器，被耦合用于接收所述的分频基准频率信号和一个反馈信号，在其工作时产生所述基准频率信号的相位与输出频率信号的相位之相位差的相位误差信号指示；一个环路滤波器，被耦合用于接收所述的相位误差信号，在其工作时产生一个滤波信号；一个压控振荡器，被耦合用于接收所述的滤波信号和一个PLL状态控制信号，在其工作时产生所述的输出频率信号；一个环路分频器，被耦合用于接收所述的输出频率信号、一个同步化反馈信号和所述的PLL状态控制信号，在其工作时产生所述的反馈信号；以及一个相位同步电路，包括：一个PLL状态控制电路，被耦合用以接收所述的请求信号、所述的相位误差周期性指示和第一复位信号，在其工作时产生一个置位信号和一个PLL状态控制信号；一个信号检测器，被耦合用以接收所述的请求信号、所述的输出频率信号、所述的基准频率信号和所述的置位信号，在其工作时产生第二和第三复位信号；一个定时控制电路，被耦合用以接收所述的第二和第三复位信号以及所述的置位信号，在其工作时产生第一和第二定时信号；一个复位电路，被耦合用以接收所述的请求信号及所述的第一和第二定时信号，在其工作时产生所述的第一复位信号；一个逻辑电路，被耦合用以接收所述第一和第二定时信号、所述的分频基准频率信号和所述的反馈信号，在其工作时将所述的分频基准频率信号与所述的反馈信号相同步，以产生所述的同步分频基准频率信号和同步反馈信号，并且将它们耦合到所述的相位检测器。
图1示出二种常规的无线电通信收发信机的方框图。
图2示出图1无线电通信收发信机内使用的一种常规的锁相环频率合成器的方框图。
图3示出用于图1中无线电通信收发信机内的按照本发明的锁相环频率合成器的方框图。
图4示出图3按照本发明的锁相环频率合成器的相位同步电路中数字信号的定时图。
图5示出图3按照本发明的锁相环频率合成器的同步步骤流程图。
图6示出图3按照本发明的锁相环频率合成器内相位同步电路的一个电路实施例。
按照本发明，上述的对于锁相环的需求，通过使用锁相环的一种改进的相位同步电路及其方法就能实质上得以满足。分频的基准频率信号和反馈信号之中的每一个都保持一种预定的状态。响应基准频率信号的相位起用分频基准频率信号。确定基准频率信号与输出频率信号之间的相位关系。然后，响应起用的分频基准频率信号，起用反馈信号并确定相位关系。本发明有利于以最少的附加硬件和对锁相环不引入相位误差的情况下为锁相环提供出快速、精确的相位同步。
参照图3至图6更全面地描述本发明，其中，图3示出而在图1的无线电通信收发信机中应用的按照本发明的锁相环频率合成器的方框图。图3的锁相环300的结构除了具有一个新颖的装置301及其有关的方法以外，其余部分基本上与先有技术的锁相环212相同，并按同样的状态工作。为此，在本发明的优选实施例中，上述的新颖的锁相环300取代图1收发信机100的接收机销相环频率合成器108中或发射机锁相环频率合成器109中先有技术的锁相环212。在锁相环设计和应用的领域中的普通技术人员能在无线电通信领域内、外找到该新颖的锁相环300的其它应用。
新颖的锁相环电路300通常包括一个鉴相器202、一个环路滤波器203、一个压控振荡器204、一个环路分频器205和一个新颖的相位同步电路301。各别地说，鉴相器202、环路滤波器203、压控振荡器204和环路分频器205是本领域公知的，因而除了便于理解本发明之外，无需再做进一步的讨论。下面，参照图3至图6描述和示例本发明的新颖的相位同步电路301。
新颖的锁相环300除了其内的新颖的相位同步电路301之外例如可应用Motorola公司的MC145170锁相环频率合成器和Motorola公司的MC1648压控振荡器来实施。环路滤波器205例如可按照公知的滤波器设计被术采用标准的电阻器和电容器来实施。
新颖的锁相环300的工作情况如下所述。新颖的锁相环300响应基准频率信号115，产生出输出频率信号116或117。输出频率信号116或117以及基准频率信号115各自的特征是频率和相位。输出频率信号116或117的频率比基准频率信号115的频率高些。基准频率信号115由基准频率分频器201分频，产生分频的基准频率信号206；输出频率信号116或117由环路分频器205分频，产生反馈信号209。一个相位误差指示表明基准频率信号115的相位与输出频率信号116或117的相位之间的相位差。锁相环300工作时响应相位误差207的周期性指示来减小该相位误差。锁相环300响应请求信号302，具有第一状态和第二状态。请求信号302的出现在时间上不与相位误差周期性指示信号207同步。
相位误差207的指示表明基准频率信号115的相位与输出频率信号116或117的相位之间的相位差。相位误差指示207可以鉴相器202产生，并可能具有可调脉冲宽度的数字信号形式。
相位误差207的周期性指示信号出现的频度，平均地说，与分频的基准频率信号206相同。当相位误差的207的指示有效时，该相位误差信息耦合到环路滤波器203上。
在优选实施例中，锁相环300的第一状态和第二状态分别是锁相环300的启动状态和关闭状态。在优选实施例中，请求信号302由处理器110产生，用以指示无线电收发信机100工作中所希望的锁相环状态。请求信号302可以在锁相环300工作期间的任何时间列达，包括相位误差207的指示有效的时候。
新颖的相位同步电路301与常规的锁相环回路212之间的互连构成新颖的锁相环300的情况如下所述。相位同步电路301被耦合用以接收线206上的分频的基准频率信号、线209上的反馈信号、线116或117上的输出频率信号、线115上的基准频率信号、线207上的相位误差指示信号、以及线302上的请求信号。新颖的相位同步电路301在线309上产生一个锁相环状态控制信号，在线303上产生一个同步的分频基准频率信号，以及在线304上产生一个同步的反馈信号。
该相位同步电路301还包括锁相环状态控制电路305、信号检测器307、定时控制电路308、逻辑电路316和复位电路306。各别地说，锁相环状态控制电路305、信号检测器307、定时控制电路308、逻辑电路316和复位电路306都是本技术领域内公知的，因而除了可能必需的以便于理解本发明的内容之外，这里无需赘述。本发明认为锁相环状态控制电路305、信号检测器307、定时控制电路308、逻辑电路316和复位电路306的组合是新颖的单元，下文将作进一步的详细说明。
锁相环状态控制电路305、信号检测器307、定时控制电路308、逻辑电路316和复位电路306例如可采用标准的逻辑单元来实施。按照公知的逻辑设计技术，这类逻辑单元例如可包括MotorolaMC74HC00与非门、Motorola MC74HC02或非门和MotorolaMC74HC74D型触发器。图6示例出图3所示的按照本发明优选实施例中锁相环300内的相位同步电路301的一个电路实施例。
下面描述新颖的相位同步电路301内各方框之间的互连。锁相环状态控制电路305被耦合用来接收请求信号302、相位误差指示207和第一复位信号311，在工作时产生置位信号310和锁相环状态控制信号309。该锁相环状态控制信号309控制锁相环的第一状态和第二状态。
信号检测器307被耦合用来接收请求信号302、输出频率信号116或117、基准频率信号115、以及置位信号310，在工作时分别产生第二和第三复位信号314和315。置位信号310使信号检测器307作好检测请求信号302的第一状态的准备。定时控制电路308被耦合用来分别接收第二和第三复位信号314和315以及置位信号310，在工作时分别产生第一和第二定时信号312和313。置位信号310使第一和第二定时信号312和313之每一个分别保持于一种预定状态上，而第二和第三复位信号314和315分别使第一和第二定时信号312和313脱离它们各自的预定状态。
复位电路306被耦合用来分别地接收请求信号302及第一和第二定时信号312和313，在其工作时产生第一复位信号311。该第一复位信号311使销相环状态控制电路305做好检测请求信号的第二状态的准备。
逻辑电路316被耦合用来分别地接收第一和第二定时信号312和313、分频的基准频率信号206和反馈信号209，在其工作时产生同步的分频基准频率信号303和同步的反馈信号304。第一定时信号312与分频的基准频率信号206相组合，以产生同步的分频基准频率信号303。第二定时信号313与反馈信号209相组合，以产生同步的反馈信号304。
下文描述新颖的相位同步电路301的总体工作情况。按照本发明，锁相环状态控制电路305、逻辑电路316、复位电路306及其有关方法都是用以控制锁相环的状态，使分频的基准频率信号206和反馈信号209保持于预定的状态。定时控制电路308、信号检测器307、逻辑电路316及其有关方法用以对分频的基准频率信号206提供定时控制。信号检测器307及其有关方法用以确定基准频率信号115与输出频率信号116或117之间的相对相位。定时控制电路308、信号检测器307、逻辑电路316及其有关方法用以对反馈信号209提供定时控制。关于新颖的相位同步电路301的工作更为详细的说明将参照图4和图5予以说明。
新颖的相位同步电路301的用途是在其第一状态与第二状态之间工作时，使引入进锁相环的相位误差最小。新颖的相位同步电路301能便利地使分频的基准频率信号206与反馈信号209实现相位同步，从而当锁相环300从其第二状态切换到第一状态之后，可使该锁相环300达到一种锁定情况所需的时间最小。
新颖的相位同步电路301用消除了先有技术中鉴相器与环路滤波器之间的开关和应用了锁相环状态控制电路305来控制锁相环状态转变的定时，故有利地使引入锁相环的相位误差最小。此外，新颖的相位同步电路301由于调整分频的基准频率信号206和反馈信号209的初始相位而使得锁相环300一旦工作在第一状态时能立即完成相位误差的精确测量，从而有利地使锁相环300达到一种锁定状态所需的时间最小。当锁相环300锁定时，初始相位调整便跟随分频的基准频率信号206和反馈信号209的固有特性，再生出事件的顺序。
在本发明的范围之内，可以在新颖的相位同步电路301与常规的锁相环212之间实施另外的可替代的互连，以组成新颖的锁相环300。锁相环状态控制电路305可以另一种可替代的形式被耦合用来接收分频的基准频率信号206和反馈信号209，而不接收相应误差指示207，确定另一种形式的相位误差指示。锁相环状态控制信号309可以另一种可替代的方式被耦合到锁相环300的其它单元上，以按照公知的设计技术来控制锁相环300。例如，锁相环状态控制信号309还可以控制一个预定标器(未示出)。
图3的锁相环300还可象本领域内公知的那样包括一个电荷泵和一个预定标器(这两者均未示出)。预定标器可以应用在线116或117上反馈通路中的压控振荡器204与环路分频器205之间，以使分频比高些的环路分频器205从压控振荡204上接收较高的输入频率。电荷泵可以应用在鉴相器202的输出，以使锁相环300提供出高的直流环路增益。
按照本发明的优选实施例，锁相环的状态由锁相环状态控制电路305、逻辑电路316和复位电路306控制。置位信号310使信号检测器307和定时控制电路308准备好在请求信号改变状态时的下一步动作。此外，第一复位信号311和置位信号310对相位同步电路301内电路单元的工作状态作出通知。相位同步电路301内电路单元的工作状态和相位误差指示207有利于提供锁相环状态控制信号309的定时控制，使得锁相环300能在第一状态和第二状态之间切换，且不在锁相环300中引入相位误差。
按照本发明的优选实施例，基准频率信号115与输出频率信号116或117的相对相位的检测和调整由信号检测器307、定时控制电路308和逻辑电路316非常快速地完成。在基准频率信号115和输出频率信号116或117被检测到之后，信号检测器307便利地检测出基准频率信号115的相位，并在输出频率信号116或117的半个时间周期之内确定出基准频率信号115与输出频率信号116或117之间的相对相位。当确定出相对相位之后，在基准频率信号115的一个周期之内环路分频器205和基准分频器201两者都被加电启动。另一个优点是，第二和第三复位信号314和315在定时控制电路308内分别精确地调整同步的分频基准频率信号303和同步的反馈信号304的初始相位，以在后继的锁相环运行中产生出精确的相位误差指示。
按照本发明的优选实施例，由定时控制电路308对同步的分频基准频率信号303和同步的反馈信号304提供出定时控制。第一定时信号312由置位信号310置位，由第二复位信号314复位。第二定时信号313由置位信号310置位，由第三复位信号315复位。该定时控制电路308便利地使同步的分频基准频率信号303和同步的反馈信号304保持相位信息的隔离。
图4示出按照本发明的图3锁相环频率合成器300中相位同步电路301内的一些数字信号的定时图。该定时图中包括有相位误差指示207、请求信号302、锁相环状态控制信号309、基准频率信号115、分频的基准频率信号206、同步的分频基准频率信号303、输出频率信号116或117、反馈信号209、以及同步的反馈信号304。
请求信号302有一个上升沿401和一个下降沿406。锁相环状态控制信号309有一个上升沿404和一个下降沿405。基准频率信号115有上升沿408和409。分频的基准频率信号206有一个上升沿402。同步的分频基准频率信号303有一个上升沿414和一个下降沿412。输出频率信号116或117有上升沿407、410和411。反馈信号209有一个上升沿403。同步的反馈信号304有一个上升沿415和一个下降沿413。
当相位误差指示信号207为高电平时，锁相环300响应一个相位误差调整。当请求信号302为低电平时，锁相环300请求运用于加电启动状态。当请求信号为高电平时，锁相环300请求运用于断电关闭状态。当锁相环状态控制信号309为低电平时，锁相环300工作于加电启动状态。当锁相环状态控制信号309为高电平时，锁相环300工作于断电关闭状态。当同步的分频基准频率信号303为高电平时，基准分频器201处于复位状态。当同步的分频基准频率信号303为低电平时，基准分频器201能启动工作。当同步的反馈信号304为高电平时，环路分频器205处于复位状态。当同步的反馈信号304为低电平时，环路分频器205能启动工作。
在时间t0时刻，请求信号302为低电平，锁相环300运用于加电启动状态。
在时间t1时刻，请求信号302转换到高电平状态。由于上升沿401发生于相位误差指示207为低电平期间，所以锁相环状态控制电路305在上升沿404时刻使锁相环300断电关闭。
在时间t2时刻，当上升沿402和403两者都到达之后，锁相环300运行于断电关闭状态。同步的分频基准频率信号303和同步的反馈信号304两者都保持于高电平状态，故在时间t2时刻输出频率信号116或117转入关断状态。
在时间t3时刻，锁相环状态控制电路305使锁相环300在响应于下降沿406的下降沿405处加电启动。在检测到上升沿407之后，信号检测器307便检测出上升沿408。
在时间t4时刻，对上升沿408的检知使得基准分频器201在时间t0的上升沿409处被加电启动。当检知上升沿408之后，信号检测器307又寻找最紧靠的输出频率信号116或117的上升沿，并使得环路分频器205在输出频率信号116或117的次一个上升沿处被加电启动。在所示的定时图中，输出频率信号116或117的最紧靠的上升沿是上升沿410。所以，环路分频器在上升沿411处被加电启动。
在时间t5时刻，环路分频器205被加电启动。下降沿413响应于该上升沿411。锁相环300在基准分频器201和环路分频器205两者都加电启动之后接续其正常的加电启动运行模式。
在时间t6时刻，基准分频器201被加电启动。下降沿412响应于上升沿409。当锁相环300锁定于正常的锁相环运行状态下时，t5与t6之间的时间差密切地类同于使环路分频器205加电启动与使基准分频器201加电启动之间的时间差。所以，借助于在时间t7上分频的基准频率信号206和反馈信号209到达时间的差别，可精确地测量出相位误差。
在时间t7时刻，所示的上升沿414的到达稍早于上升沿415的到达，这指明了一个相位误差。在时间t7与t8之间误差指示207为高电平，指明有相位误差。如果在时间t7与t8之间请求信号302变为高电平，将置之不顾，直到时间t8之后。
在时间t8时刻，相位误差指示207成低电平。
图5示出按照本发明的图3中锁相环频率合成器的同步步骤流程图。该流程图开始于步骤501。
在步骤502，锁相环状态控制电路305检测出请求信号302的状态。如果请求信号302的状态为高电平，流程图前进列步骤503。
在步骤503，锁相环状态控制电路305和逻辑电路316使分频的基准频率信号206和反馈信号209保持于预定的状态上。分频的基准频率信号206和反馈信号209将保持于该预定的状态上，直至请求信号的状态变为低电平。如果请求信号的状态为低电平，流程图前进到步骤504。
在步骤504，响应基准频率信号115的相位，起用分频的基准频率信号206。
在步骤505，确定出基准频率信号115与输出频率信号116和117之间的相位关系。
在步骤506，响应起用分频的基准频率信号206和确定的相位关系，由定时控制电路308和逻辑电路316起用反馈信号209。
据此，本发明为锁相环300提供了一个相位同步电路及其方法。本发明由于消除了先有技术中鉴相器与环路滤波器之间一个开关，因而在锁相环300在两种工作状态之间切换时，引入进锁相环300的相位误差能做到最小。锁相环状态控制电路305和复位电路306控制锁相环状态转变的定时。此外，新颖的相位同步电路301由于分频的基准频率信号206和反馈信号209的初始相位同步，因而有利于把实现锁相环300达到锁定状态所需的时间减到最小。于是，当锁相环300加电启动之后，能立即完成相位误差的精确确定。采用本发明，先有技术方面相位调整不精确的问题，由于环路开关使相位误差引入锁相环300的问题，以及要显著的附加硬件的问题，都基本上解决了。
虽然，参照对示例性的实施例已阐述了本发明，但这不意味将本发明限制在这些具体的实施例上。本领域内技术人员懂得对此可作出变动和修改，但偏离不开本文所附的权利要求书所限定的本发明的精神和范围。

Claims (8)

1.  一种锁相环(PLL)，响应一个请求信号，具有第一状态和第二状态，该PLL工作，响应相位误差的周期性指示，减小相位误差，该请求信号发生在时间上与该相位差的周期性指示不相同步，其特征在于，该PLL包括：
一个基准分频器，被耦合用来接收一个基准频率信号和一个同步分频基准频率信号，在工作时产生一个分频基准频率信号；
一个相位检测器，被耦合用于接收所述的分频基准频率信号和一个反馈信号，在其工作时产生所述基准频率信号的相位与输出频率信号的相位之相位差的相位误差信号指示；
一个环路滤波器，被耦合用于接收所述的相位误差信号，在其工作时产生一个滤波信号；
一个压控振荡器，被耦合用于接收所述的滤波信号和一个PLL状态控制信号，在其工作时产生所述的输出频率信号；
一个环路分频器，被耦合用于接收所述的输出频率信号、一个同步化反馈信号和所述的PLL状态控制信号，在其工作时产生所述的反馈信号；以及
一个相位同步电路，包括：
一个PLL状态控制电路，被耦合用以接收所述的请求信号、所述的相位误差周期性指示和第一复位信号，在其工作时产生一个置位信号和一个PLL状态控制信号；
一个信号检测器，被耦合用以接收所述的请求信号、所述的输出频率信号、所述的基准频率信号和所述的置位信号，在其工作时产生第二和第三复位信号；
一个定时控制电路，被耦合用以接收所述的第二和第三复位信号以及所速的置位信号，在其工作时产生第一和第二定时信号；
一个复位电路，被耦合用以接收所述的请求信号及所述的第一和第二定时信号，在其工作时产生所述的第一复位信号；
一个逻辑电路，被耦合用以接收所述第一和第二定时信号、所述的分频基准频率信号和所述的反馈信号，在其工作时将所述的分频基准频率信号与所述的反馈信号相同步，以产生所述的同步分频基准频率信号和同步反馈信号，并且将它们耦合到所述的相位检测器。
2.  按照权利要求1的相位同步电路，其特征在于，锁相环状态控制信号控制锁相环的第一和第二状态。
3.  按照权利要求1的相位同步电路，其特征在于，置位信号使信号检测器准备检测请求信号的第一状态。
4.  按照权利要求1的相位同步电路，其特征在于，置位信号使第一和第二定时信号之每一个保持于预定状态，又其中，第二和第三复位信号分别使第一和第二定时信号脱离它们各自的预定状态。
5.  按照权利要求1的相位同步电路，其特征在于，第一复位信号使锁相环状态控制电路准备检测请求信号的第二状态。
6.  按照权利要求1的相位同步电路，其特征在于，第一定时信号和分频的基准频率信号相组合，以产生同步的分频基准频率信号，又其中，第二定时信号和反馈信号相组合，以产生同步的反馈信号。
7.  在响应一个基准频率信号、产生一个输出频率信号的锁相环(PLL)中，输出频率信号和基准频率信号的特征是频率和相位，输出频率信号的频率比基准频率信号高些，基准频率信号的频率被分频，产生出分频的基准频率信号，输出频率信号的频率被分频，产生出反馈信号，一种用以使分频的基准频率信号的相位与反馈信号的相位同步的方法，其特征在于包括以下步骤：
(a)使分频的基准频率信号和反馈信号保持在各自的预定的状态上；
(b)响应基准频率信号的相位，起用分频的基准频率信号；
(c)确定基准频率信号与输出频率信号之间的相位关系；
(d)响应起用分频的基准频率信号和确定的相位关系，起用反馈信号。
8.  按照权利要求7的方法，其特征在于，当锁相环处于第一状态时该方法执行步骤(a)，当锁相环处于第二状态时该方法执行步骤(b)、(c)和(d)。
CN94190898A 1993-11-09 1994-10-14 锁相环同步电路和方法 Expired - Lifetime CN1047897C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/149,259 US5497126A (en) 1993-11-09 1993-11-09 Phase synchronization circuit and method therefor for a phase locked loop
US08/149,259 1993-11-09

Publications (2)

Publication Number Publication Date
CN1116466A CN1116466A (zh) 1996-02-07
CN1047897C true CN1047897C (zh) 1999-12-29

Family

ID=22529462

Family Applications (1)

Application Number Title Priority Date Filing Date
CN94190898A Expired - Lifetime CN1047897C (zh) 1993-11-09 1994-10-14 锁相环同步电路和方法

Country Status (16)

Country Link
US (1) US5497126A (zh)
JP (1) JP3253630B2 (zh)
KR (1) KR0165007B1 (zh)
CN (1) CN1047897C (zh)
AU (1) AU672343B2 (zh)
BR (1) BR9406067A (zh)
CA (1) CA2152180C (zh)
DE (2) DE4498749T1 (zh)
ES (1) ES2120877B1 (zh)
FR (1) FR2712441B1 (zh)
GB (1) GB2289175B (zh)
RU (1) RU2127485C1 (zh)
SE (1) SE9502483L (zh)
TR (1) TR28390A (zh)
WO (1) WO1995013659A1 (zh)
ZA (1) ZA948525B (zh)

Families Citing this family (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07245603A (ja) * 1994-01-11 1995-09-19 Fujitsu Ltd ジッタ抑圧制御方法およびその回路
JPH0879074A (ja) * 1994-09-05 1996-03-22 Mitsubishi Electric Corp フェーズ・ロックド・ループ回路
JPH08186490A (ja) * 1994-11-04 1996-07-16 Fujitsu Ltd 位相同期回路及びデータ再生装置
DE4443790C1 (de) * 1994-12-08 1996-04-18 Sgs Thomson Microelectronics Verfahren und Vorrichtung zur Phasensynchronisation mit einem RDS-Signal
DE4444602C1 (de) * 1994-12-14 1996-09-19 Sgs Thomson Microelectronics Verfahren zur Bewertung eines RDS-Signals
DE4444601C1 (de) * 1994-12-14 1996-07-11 Sgs Thomson Microelectronics Verfahren und Vorrichtung zur empfängerseitigen RDS-Phasensynchronisation
US5642388A (en) * 1995-02-03 1997-06-24 Vlsi Technology, Inc. Frequency adjustable PLL clock generation for a PLL based microprocessor based on temperature and/or operating voltage and method therefor
JP3070442B2 (ja) * 1995-05-24 2000-07-31 日本電気株式会社 ディジタル変復調回路
JP2859179B2 (ja) * 1995-09-26 1999-02-17 宮城日本電気株式会社 装置内システムクロック供給方式
KR100188228B1 (ko) * 1996-11-21 1999-06-01 서평원 이중화된 타이밍 동기시스템의 타이밍 공급회로
US6249155B1 (en) 1997-01-21 2001-06-19 The Connor Winfield Corporation Frequency correction circuit for a periodic source such as a crystal oscillator
US5952890A (en) 1997-02-05 1999-09-14 Fox Enterprises, Inc. Crystal oscillator programmable with frequency-defining parameters
US5960405A (en) * 1997-02-05 1999-09-28 Fox Enterprises, Inc. Worldwide marketing logistics network including strategically located centers for frequency programming crystal oscillators to customer specification
JPH10308667A (ja) * 1997-05-02 1998-11-17 Nec Corp Ｐｌｌ周波数シンセサイザ
IL120996A (en) 1997-06-04 2000-08-31 Dspc Tech Ltd Voice-channel frequency synchronization
US6094569A (en) * 1997-08-12 2000-07-25 U.S. Philips Corporation Multichannel radio device, a radio communication system, and a fractional division frequency synthesizer
GB2339981B (en) * 1998-07-17 2002-03-06 Motorola Ltd Phase corrected frequency synthesisers
US6167101A (en) * 1998-07-28 2000-12-26 Industrial Technology Research Institute Apparatus and method for correcting a phase of a synchronizing signal
US6188255B1 (en) 1998-09-28 2001-02-13 Cypress Semiconductor Corp. Configurable clock generator
KR100346211B1 (ko) * 2000-10-19 2002-08-01 삼성전자 주식회사 이동통신단말기에서 송수신용 국부발진신호 발생장치 및방법
EP1474872B1 (en) * 2002-02-01 2005-11-23 Koninklijke Philips Electronics N.V. Phase-locked-loop with reduced clock jitter
US6614403B1 (en) * 2002-04-01 2003-09-02 Bae Systems Information And Electronic Systems Integration, Inc. Radiation synthesizer receive and transmit systems
US6836167B2 (en) * 2002-07-17 2004-12-28 Intel Corporation Techniques to control signal phase
US6714085B1 (en) 2002-10-24 2004-03-30 General Dynamics Decision Systems, Inc Prepositioned frequency synthesizer and method therefor
CN1309205C (zh) * 2003-05-12 2007-04-04 瑞昱半导体股份有限公司 用于数字锁相环系统的相位频率检测器
US8073042B1 (en) 2005-04-13 2011-12-06 Cypress Semiconductor Corporation Recursive range controller
EP1900138B1 (en) * 2005-06-29 2009-11-18 Nxp B.V. Synchronization scheme with adaptive reference frequency correction
DE102005056033A1 (de) * 2005-11-24 2007-06-06 Atmel Germany Gmbh Phasenregelkreis
JP4834432B2 (ja) * 2006-03-14 2011-12-14 オンセミコンダクター・トレーディング・リミテッド 光ディスク装置のｐｌｌ制御回路、光ディスク装置を制御するためのプログラム
EP2190120A4 (en) * 2007-09-12 2014-06-11 Nec Corp JITTER SUPPRESSION SWITCHING AND JITTER SUPPRESSION METHOD
US8041310B2 (en) * 2007-10-01 2011-10-18 Telefonaktiebolaget Lm Ericsson (Publ) Apparatus and methods for frequency control in a multi-output frequency synthesizer
US20120033772A1 (en) * 2010-08-08 2012-02-09 Freescale Semiconductor, Inc Synchroniser circuit and method
US8134393B1 (en) 2010-09-29 2012-03-13 Motorola Solutions, Inc. Method and apparatus for correcting phase offset errors in a communication device
RU2496232C1 (ru) * 2012-03-20 2013-10-20 Федеральное бюджетное учреждение "27 Центральный научно-исследовательский институт Министерства обороны Российской Федерации" Приемопередатчик для радиорелейной линии
CN103051333B (zh) * 2013-01-15 2015-07-01 苏州磐启微电子有限公司 一种快速锁定的锁相环
CN103346790B (zh) * 2013-07-19 2016-01-13 苏州磐启微电子有限公司 一种快速锁定的频率综合器
JP6264852B2 (ja) * 2013-11-14 2018-01-24 株式会社ソシオネクスト タイミング調整回路および半導体集積回路装置
US9294103B2 (en) 2014-02-14 2016-03-22 Apple Inc. Pre-program of clock generation circuit for faster lock coming out of reset
NL2013870B1 (nl) 2014-11-25 2016-10-11 Wilhelmus Blonk Johannes Ventilatie-inrichting.
RU2602991C1 (ru) * 2015-10-14 2016-11-20 Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования "Московский государственный технический университет имени Н.Э. Баумана" (МГТУ им. Н.Э. Баумана) Быстродействующий синтезатор частот
CN106160740B (zh) * 2016-07-27 2019-03-12 福州大学 间歇式锁相环频率综合器
US10778164B2 (en) * 2018-10-05 2020-09-15 Winbond Electronics Corp. Input receiver circuit and adaptive feedback method
WO2020165134A1 (de) * 2019-02-13 2020-08-20 Lambda:4 Entwicklungen Gmbh Laufzeitmessung basierend auf frequenzumschaltung
RU2713726C1 (ru) * 2019-06-17 2020-02-07 федеральное государственное бюджетное образовательное учреждение высшего образования "Донской государственный технический университет" (ДГТУ) Многорежимное устройство синхронизации с адаптацией
CN110601694B (zh) * 2019-08-27 2021-10-08 西安电子科技大学 一种锁相环

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4812783A (en) * 1986-08-26 1989-03-14 Matsushita Electric Industrial Co., Ltd. Phase locked loop circuit with quickly recoverable stability
US4841255A (en) * 1987-06-24 1989-06-20 Matsushita Electric Industrial Co., Ltd. Frequency synthesizer

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA1290407C (en) * 1986-12-23 1991-10-08 Shigeki Saito Frequency synthesizer
US4843469A (en) * 1987-04-13 1989-06-27 The Grass Valley Group, Inc. Rapid signal acquisition and phase averaged horizontal timing from composite sync
US4817199A (en) * 1987-07-17 1989-03-28 Rockwell International Corporation Phase locked loop having reduced response time
US5008629A (en) * 1988-06-20 1991-04-16 Matsushita Electric Industrial Co., Ltd. Frequency synthesizer
JP2693523B2 (ja) * 1988-10-18 1997-12-24 株式会社リコー 多点同期方式の光走査装置
JPH04154318A (ja) * 1990-10-18 1992-05-27 Fujitsu Ltd Ｐｌｌ周波数シンセサイザ
US5128632A (en) * 1991-05-16 1992-07-07 Motorola, Inc. Adaptive lock time controller for a frequency synthesizer and method therefor
JPH0548450A (ja) * 1991-08-08 1993-02-26 Fujitsu Ltd Ｐｌｌシンセサイザ回路
GB2264597B (en) * 1992-02-29 1995-05-10 Nec Corp Frequency synthesizer and method of operation
US5339278A (en) * 1993-04-12 1994-08-16 Motorola, Inc. Method and apparatus for standby recovery in a phase locked loop

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4812783A (en) * 1986-08-26 1989-03-14 Matsushita Electric Industrial Co., Ltd. Phase locked loop circuit with quickly recoverable stability
US4841255A (en) * 1987-06-24 1989-06-20 Matsushita Electric Industrial Co., Ltd. Frequency synthesizer

Also Published As

Publication number Publication date
US5497126A (en) 1996-03-05
FR2712441B1 (fr) 1996-05-24
GB9513651D0 (en) 1995-09-06
CA2152180C (en) 1999-08-10
RU2127485C1 (ru) 1999-03-10
CN1116466A (zh) 1996-02-07
TR28390A (tr) 1996-05-23
SE9502483D0 (sv) 1995-07-07
KR0165007B1 (ko) 1999-03-20
GB2289175A (en) 1995-11-08
ES2120877B1 (es) 1999-06-01
CA2152180A1 (en) 1995-05-18
AU8078094A (en) 1995-05-29
DE4498749T1 (de) 1996-01-11
WO1995013659A1 (en) 1995-05-18
SE9502483L (sv) 1995-09-11
JPH08505756A (ja) 1996-06-18
ZA948525B (en) 1995-06-23
FR2712441A1 (fr) 1995-05-19
GB2289175B (en) 1998-02-25
BR9406067A (pt) 1996-02-06
AU672343B2 (en) 1996-09-26
JP3253630B2 (ja) 2002-02-04
ES2120877A1 (es) 1998-11-01
DE4498749C2 (de) 2001-02-01

Similar Documents

Publication Publication Date Title
CN1047897C (zh) 锁相环同步电路和方法
CN1035584C (zh) 控制锁相环的环路带宽的设备和方法
US6466803B1 (en) Multi-mode communications system with efficient oscillator synchronization
CN1048604C (zh) 响应射频信道间隔,操作锁相环频率合成器的装置和方法
EP0565127B1 (en) Method for a TDMA mobile unit frequency synthesizer having power saving mode during transmit and receive slots
CN101536364B (zh) 用于监视异类无线接入技术的方法及通信电路
JPH0525413B2 (zh)
CN1070321C (zh) 锁相环误差抑制电路和方法
CA2152181C (en) Apparatus and method for enabling elements of a phase locked loop
US20030220087A1 (en) Circuit arrangement for phase locked loop, and phase locked loop based method to be used in cellular network terminals

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CI03 Correction of invention patent

Correction item: Drawings

Correct: The pages are 6 pages

False: The pages are 2 pages

Number: 52

Page: The title page

Volume: 15

COR Change of bibliographic data

Free format text: CORRECT: FIGURE OF DESCRIPTION; FROM: FIGURE THE NUMBER OF PAGES 2 PAGES TO: FIGURE THE NUMBER OF PAGES 6 PAGES

ASS Succession or assignment of patent right

Owner name: MOTOROLA MOBILE CO., LTD.

Free format text: FORMER OWNER: MOTOROLA INC.

Effective date: 20101231

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20101231

Address after: Illinois Instrunment

Patentee after: Motorola Mobility LLC

Address before: Illinois

Patentee before: Motorola Inc.

ASS Succession or assignment of patent right

Owner name: WIRELESS NETWORKS, INC.

Free format text: FORMER OWNER: MOTOROLA MOBILITY INC.

Effective date: 20111219

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20111219

Address after: Ontario, Ottawa, Canada

Patentee after: Wireless company

Address before: Illinois Instrunment

Patentee before: Motorola Mobility LLC

C17 Cessation of patent right
CX01 Expiry of patent term

Expiration termination date: 20141014

Granted publication date: 19991229