CN1070321C - 锁相环误差抑制电路和方法 - Google Patents
锁相环误差抑制电路和方法 Download PDFInfo
- Publication number
- CN1070321C CN1070321C CN94190901A CN94190901A CN1070321C CN 1070321 C CN1070321 C CN 1070321C CN 94190901 A CN94190901 A CN 94190901A CN 94190901 A CN94190901 A CN 94190901A CN 1070321 C CN1070321 C CN 1070321C
- Authority
- CN
- China
- Prior art keywords
- signal
- phase
- frequency signal
- frequency
- output frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims abstract description 23
- 230000001629 suppression Effects 0.000 title description 6
- 230000001052 transient effect Effects 0.000 claims abstract description 56
- 230000001360 synchronised effect Effects 0.000 claims abstract description 31
- 230000004044 response Effects 0.000 claims description 22
- 230000008030 elimination Effects 0.000 claims 1
- 238000003379 elimination reaction Methods 0.000 claims 1
- 229920000729 poly(L-lysine) polymer Polymers 0.000 abstract 1
- 230000000630 rising effect Effects 0.000 description 9
- 230000011664 signaling Effects 0.000 description 9
- 238000004891 communication Methods 0.000 description 8
- 238000010586 diagram Methods 0.000 description 8
- 230000005764 inhibitory process Effects 0.000 description 6
- 230000001413 cellular effect Effects 0.000 description 5
- 230000008859 change Effects 0.000 description 4
- 238000001914 filtration Methods 0.000 description 4
- 230000008569 process Effects 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- GOLXNESZZPUPJE-UHFFFAOYSA-N spiromesifen Chemical compound CC1=CC(C)=CC(C)=C1C(C(O1)=O)=C(OC(=O)CC(C)(C)C)C11CCCC1 GOLXNESZZPUPJE-UHFFFAOYSA-N 0.000 description 2
- 230000009471 action Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 230000009897 systematic effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/14—Details of the phase-locked loop for assuring constant frequency when supply or correction voltages fail or are interrupted
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
- H03L7/107—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a variable transfer function for the loop, e.g. low pass filter having a variable bandwidth
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
用于锁相环(PLL)(300)的一个误差抑制电路(301)及其方法。根据本发明的一个实施例，例如在PLL(300)中的瞬变状况、带宽转换被检测。响应检测该瞬变状况，PLL(300)打开一个时间期间(509)。在该时间期间(509)过去之后，基准频率信号(115)的相位和输出频率信号(116或117)的相位同步。响应该基准频率信号(115)的相位和该输出频率信号(116或117)的相位是同步的，该PLL(300)闭合。本发明有利地减少PLL(300)校正由该瞬变状况产生的相位和频率误差所占用的时间长度，并且能够与各类型的PLL一起工作。
Description
本发明涉及无线电通信收发信机，具体涉及无线电通信收发信机中的锁相环的误差抑制电路及其方法。
图1示例出常规无线电通信收发信机100(下文称为“收发信机”)的方框图。收发信机100例如经过无线电通信系统(未示出)中的射频(RF)信道使移动或便携用户单元能与基站(未示出)进行通信。此后该基站提供与陆上电话系统(未示出)和其它用户单元通信。具有收发信机100的用户单元的一个例子是蜂窝无线电话机。
图1的收发信机100一般包括一个天线101、一个双工滤波器102、一个接收器103、一个发送器105、一个基准频率信号源107、一个接收(Rx)锁相环(PLL)频率合成器108、一个发送(Tx)PLL频率合成器109、一个处理器110、一个信息源106和一个信息接收器104。
下面叙述收发信机100的方框互连及其操作。天线101接收该基站来的RF信号119，由双工滤波器102滤波在线111上产生RF接收信号。双工滤波器102提供频率选择，分离开线111上的RF接收信号和线113上的RF发送信号。接收器103被连接，用于接收线111上的RF接收信号和在工作时在线112上产生接收基站信号，用于该信息接收器104。基准频率信号源107在线115上提供基准频率信号。RxPLL频率合成器108被连接，用于接收线115上的基准频率信号和数据总线118的信息，而且在工作时在线116上产生接收调谐信号来调谐接收器103到特定的RF信道。同样地，TxPLL频率合成器109被连接，用于接收线115上的该基准频率信号和数据总线118上的信息，而且在工作时在线117上产生收发信机调谐信号调谐该发送器105到特定的RF信道。处理器110经过数据总线118控制RxPLL频率合成器108、TxPLL频率合成器109、接收器103和发送器105的工作。信息源106在线114上产生基带发送信号。发送器105被连接，用于接收线114上的基带发送信号，而且在工作时在线113上RF产生发送信号。双工滤波器102对线113上RF的发送信号滤波，以作为RF信号120由天线101发射示出。
蜂窝无线电话系统中RF的信道例如包括话音和信令信道，用于发送和接收(在下面称为“收发”)基站和用户单元之间的信息。该话音信道分配用于收发话音信息。信令信道也称为控制信道，分配用于收发数据和信令信道。就是通过这些信令信道，该用户单元接入该蜂窝无线电话系统和被指定一条话音信道进一步与陆上电话系统通信。在能够收发信令信道上的宽带数据的蜂窝无线电话系统中，信令信道上的频率间隔是话音信道频率间隔的一个倍数。
在一些蜂窝无线电话系统中，收发信机100和该基站在信令信道上断续地收发它们之间的信息。一个这样的系统，例如交错数据信令方法同步断续信息。在这类系统中，在收发信机100调谐到该信令信道的整个时间期间保持收发信机100完全加电，在没有收到信息时不必要地消耗收发信机的电池。因此，当该收发信机不收发信息时，该收发信机部分可不加电以延长电池寿命。而且，当信号质量足够好而无需再接收相同信息时，收发机100的部分可断电以延长电池寿命。在其接收工作期间断续地加电和断电，即启动和禁止该接收机100称为断续地接收(DRX)工作模式中，快速地启动和禁止收发机100的部分增加了电池寿命。
图2通过例子表示在图1收发信机100中使用的常规锁相环(RLL)频率合成器的方框图。图2的PLL的频率合成器的一般结构对于RxPLL频率合成器108和TxPLL频率合成器109二者是相同的。
图2的PLL的频率合成器108或109一般包括用于讨论目的的一个基准分频器201，和一个PLL212。PLL212一般包括一个相位检测器202、一个环路滤波器203、一个压控振荡器204和一个环路分频器205。基准分频器201接收线路115上的基准频率。
下面叙述图2的PLL频率合成器108或109方框的互连。基准分频器201被连接用于接收线路115和数据总线118上的基准信号，在工作时在线206上产生分频的基准频率信号。相位检测器202被连接用于接收线206上的分频的基准频率信号和在线209上的反馈信号，工作时在线207上产生相位误差信号。环路滤波器203被连接用于接收该相位误差信号，在工作时在线208上产生滤波的信号。压控振荡器204被连接用于接收线208上的该滤波的信号，而且在工作时在线116或117上产生输出频率信号。环路分频器205被连接用于接收线116或117上的输出频率信号，而且在工作时在线109上产生该反馈信号。环路分频器205和基准分频器201被连接用于接收数据总线118上的编程信息。
下面叙述图2的PLL频率合成器108或109的工作。PLL212是在线116或117产生与线115上的该基准频率信号同步的输出频率信号的一个电路。当线116或117上的输出频率信号的频率与线115上的基准频率信号的频率具有预定的频率关系时，线116或117上的该输出频率信号同步到或“锁定”到线115上的基准频率信号。在锁定的情况下，PLL212典型地提供线115上的基准频率信号与线116或117上的输出频率信号之间的恒定相位差。该恒定的相位差可认为是任何需要的值，包括零。如果这些信号所需的相位差偏离了，即例如由于线115上的基准频率信号的频率或者经过数据总线118该PLL的可编程参数偏差，在线207上出现相位差，该PLL该调节线116或117上的输出频率信号的频率迫使线207上的相位误差到该恒定相位差的值。
根据线116或117上输出信号频率与线115上基准频率信号的频率的预定频率关系，PLL频率合成器300可被分类为属于至少两类中的一类。第一类被分类为“整数分频”PLL频率合成器，其中线路116或117上的输出频率信号和线路115上的基准频率信号之间的关系是一个整数。第二类被分类为“分数分频”PLL频率合成器，其中线116或117上的输出频率信号和线115上的基准频率信号之间的关系是有理数，非整数，包括一个整数和一个分数。
PLL的特征在于环路带宽。对于一些应用，希望在一些条件下例如当线115上的基准频率信号的频率改变或者当经过数据总线118和PLL的可编程参数变化时变化PLL的环路带宽。适当地变化环路带宽有利地提供较短的锁定时间，改善的噪声和较低的假信号。
当PLL处在瞬变状况，在PLL内产生相位和/或频率误差时，在PLL频率合成器中存在一个问题。这种瞬变状况例如可能同由于在VCO的负载阻抗变化或者在宽与窄之间的环路带宽的变化。由于相位检测器响应相位而不直接响应频率，在瞬变状况出现之后的短时间期间可能存在错误的频率指示。该PLL产生的动作可能瞬时地驱动该VCO进一步离开其所要求频率。
由现有技术提供的一个解决方案是依赖于该频率控制相位检测器的基本操作，在这个环境下提供正确的相位和频率指示。但是，这个方案的缺点是PLL用于校正由该瞬变状况产生的相位和频率误差的时间长度。
现有技术提供的另一个解决方案是通过迫使到相位检测器的输入是同相的，虽然它们无需在相同频率，迫使该PLL在该相位检测器输入的每个周期进入假锁定状态。但是这个方案的缺点是：对于分数分频PLL频率合成器，该输出频率是在很多基准频率期间精确的相位累加的结果，这个解决方案将导致累加的相位信息的丢失。为此，这个方案不能与分数分频PLL频率合成器一起使用。
据此，现在需要一个用于锁相环的误差抑制电路和方法，它能够与各种类型的PLL一起工作和克服PLL用于校正由瞬变状况产生的相位和频率误差所用的时间长度的缺点。
图1示出常规无线电通信收发信机的方框图。
图2示出在图1的无线电通信收发信机中使用的常规锁相环频率合成器的方框图。
图3示出根据本发明在图1的无线电通信收发信机中使用的新颖的锁相环(PLL)的方框图。
图4示出根据本发明对于图3的PLL输出频率信号与时间关系的曲线图。
图5是说明根据本发明在图3的PLL中相位或频率误差抑制电路的数字信号的定时图。
图6示出叙述根据本发明抑制图3的PLL相位或频率误差步骤的流程图。
图7示出根据本发明图3的PLL中的相位或频率误差抑制电路的电路实现。
根据本发明，前述的需要利用用于锁相环(PLL)的一个误差抑制电路及其方法已基本上满足了。根据本发明的一个实施例，PLL中的瞬变状况被检测。响应检测该瞬变状况，该PLL打开一个时间期间。在该时间期间过去之后，基准频率信号的相位和输出频率信号的相位同步。响应基准频率信号的相位和输出频率信号的相位是同步的，该PLL闭合。本发明有利地减少该PLL校正由瞬变状况产生的相位和频率误差所用的时间长度，并且能够与各类型的PLL一起工作。
本发明可对照图3-7更完整叙述，其中图3示出根据本发明锁相环300的方框图。图3中的PLL300与现有技术的PLL212具有基本上相同的结构和以基本上相同的方式工作，除了新颖的装置301及其相关的方法之外。因此，在本发明的优选实施例中，新颖的PLL300替代现有技术的PLL212，用于图1的收发信机中的RxPLL频率合成器108或RxPLL频率合成器109中。PLL设计与应用领域的普通技术人员可找到该新颖的PLL300在无线电通信领域内和外的其它应用。
新颖的PLL电路300一般包括一个相位检测器202、一个环形滤波器203、一个压控振荡器(VCO)204、一个环形分频器205和一个相位或频率误差抑制电路301。很明显，相位检测器202、环路滤波器203、VCO204和环路分频器205是本领域一般公知的；因此，除了便于理解本发明之外不再进行讨论。下面根据本发明对照图3-6叙述和说明新颖的相位或频率误差抑制电路301。
除了新颖的相位或频率误差抑制电路301之外，新颖的PLL300例如可使用莫托罗拉公司的MC145170PLL频率合成器和MC1648压控振荡器实现。环路滤波器205例如可以根据公知的滤波器设计技术以标准电阻和电容实现。
一般地，新颖的PLL300工作如下。响应基准频率信号115，新颖的PLL300产生输出频率信号116和117。输出频率信号116或117和基准频率信号115的每一个信号的特征在于频率和相位。输出频率信号116或117的频率被分频产生一个反馈信号209。PLL300对响应瞬变状况产生输出频率信号116或117中的相位或频率误差是敏感的。
所产生的相位或频率误差表示基准频率信号的相位和输出频率信号的相位之间的差别。相位误差或频率可由PLL300的瞬变状况产生。
瞬变状况可能是在VCO的负荷阻抗变化或者宽和窄之间的环路带宽变化。
新颖的相位或频率误差抑制电路301与常规的PLL环路212之间连接形成新颖的PLL300如下。连接新颖的相位或频率误差抑制电路301接收线206上的基准频率信号的指示、在线209上的反馈信号、在线302上的瞬变状况的指示和在线116或117上的输出频率信号。新颖的相位或频率差错抑制电路301在线309上产生同步的反馈信号，在线304上产生选通同步的反馈信号和在线303上产生基准频率信号的选通指示。
新颖的相位或频率误差抑制电路301进一步包括一个信号检测器305、一个时延电路306、一个同步电路307、一个逻辑电路308、第一门电路311和第二门电路310。明显地，信号检测器305、时延电路306、逻辑电路308、第一门电路311和第二门电路310是本领域公知的，因此这里无需另外叙述，除非可能需要更容易理解本发明之外。信号检测器305、时延电路306、同步电路307、逻辑电路308，第一门电路311和第二门电路310的组合认为是本发明的新颖的单元并且在下面详细叙述。
信号检测器305、时延电路306、同步电路307、逻辑电路308、第一门电路311和第二门电路310例如可使用标准的逻辑单元实现。这种逻辑单元根据公知的逻辑设计技术例如可包括与门如莫托罗拉公司MC74HC00，或非门如莫托罗拉公司MC74HC02和D型触发器如莫托罗拉公司MC74HC74。图7示出根据本发明的图3的PLL300中相位或频率误差抑制电路301的电路实施。
新颖的相位或频率误差抑制电路301的方框之间的连接如下。信号检测器305被耦合，用以接收线302上的瞬变状况的指示、线206上的基准频率信号的指示、线209上的反馈信号和线315上的复位信号，并且在工作时在线313上产生控制信号。时延电路306被耦合，用以接收线302上的瞬变状况的指示，线206上基准频率信号的指示和线313上的控制信号，并且在工作时在线312上产生定时信号。同步电路被耦合，用以接收线302上瞬变状况的指示、线116或117上的输出频率信号、线213上的控制信号和线312上的定时信号，并且在工作时在线315上产生复位信号和在线314上产生同步信号。逻辑电路308被耦合，用以接收线314上的同步信号和线209上的反馈信号，并且在工作时在线309上产生同步的反馈信号。第一门电路311响应线313上的控制信号，在工作时在线303上发送基准频率信号的指示。第二门电路310响应线313上的控制信号而工作，在线304上发送同步的反馈信号。
新颖的相位或频率误差抑制电路301的工作情况如下所述。根据本发明，信号检测器305及其相关的方法检测瞬变状况。PLL300分别由第一和第二门电路311及310打开(open)一个时间期间。时延电路306及其相关的方法响应由信号检测器305检测的瞬变状况，确定该时间期间。同步电路307及其相关的方法在由时延电路，306确定的时间期间过去之后，同步基准频率信号206的指示的相位与输出频率信号209的相位。第一与第二门电路311与310以及其方法响应于由信号检测器305产生的控制信号313，分别地闭合(close)该PLL300。控制信号313表示基准频率信号206指示的相位与输出频率信号209的相位的同步完成。
新颖的相位或频率误差抑制电路301的目的是：当出现瞬变状况时，减少或消除由瞬时干扰输出频率的频率测量中得到的读出的假的频率误差。瞬时干扰例如可能在环路滤波器带宽转换操作期间由环路滤波器中的开关产生的转换电流引起的。在瞬变状态检测之后，PLL的环路打开一个时间期间允许干扰输出频率116或117稳定。时延电路306有利地确定该环路保持打开的时间长度。同步电路307有利地减少该相位误差，在该环路闭合之后由瞬变状况引起的剩余频率误差可迅速地由PLL操作校正。
PLL300的相位或频率误差抑制电路301可与各类型的PLL频率合成器包括分数分频PLL频率合成器一起使用。现有技术的方法不能与分数分频PLL频率合成器一起工作，因为相位信息丢失。但是，在本发明中，由于在该时间期间过去之后PLL300的相位被同步，有利地允许PLL300保留该相位信息。
在本发明的范围内，根据本发明可实现新颖的相位或频率误差抑制电路301与常规PLL212之间的可替代的互连。可替代地连接时延电路306接收基准频率信号115，代替基准频率信号206的指示。这个连接可替代地省去具有不同的实现的时延电路306。同步电路307可替代地用不同方案的同步电路代替。瞬变状况302的指示根据公知的设计技术可替代连接到PLL300的其它单元。
图3的PLL300还可包括一个电荷泵(Charge Pump)和一个预定标器(Prescaler)(都未示出)，如本领域公知的。预定标器用于反馈路径中线路116或117上在VCO204和环路分频器205之间，允许更高的环路分频器205从VCO204接收更高的输入频率。电荷泵用在相位检测器202的输出，提供高DC环路增益给PLL308。
根据本发明的优选实施例，打开和闭合PLL环路的步骤进一步包括分别禁止和启动PLL300的相位检测器202。本发明有利地不需要在环路滤波器203的输入或输出的产生相位误差的开关。
根据本发明的优选实施例，该预定的时间期间是预选确定的。该预定的时间期间取决于PLL300的设计要求和由瞬变状况引入PLL300和相位和频率误差的希望电平。
可替代地，该时间期间可响应该瞬变状况在该输出频率信号中产生的相位或频率误差的持续时间。这可用一个电路实现，在该瞬变状况出现之后，该电路指示输出频率信号116或117的相位或频率的变化率。
图4示出根据本发明图3的PLL300的输出频率信号116或117的曲线图。在图4中，输出频率信号116或117的频率画在纵轴上，时间画在水平轴上。根据本发明的优选实施例，所示的实线指示在瞬变状况下PLL300的输出频率信号116或117。虚线指示在相同的瞬变状况下现有技术的PLL212的输出频率信号116或117。在当输出频率116或117从低频f0收敛到高频f1时的时间期间出现瞬变状况。当输出频率116或117从该高频收敛到该低频时也出现类似的瞬变状况。举例来说，PLL300有四个带宽状态。
根据本发明的优选实施例，如实线所示的，在时间t0之前PLL300工作在第一带宽状态。在时间t0和t1之间PLL300工作在第四带宽状态，在时间t1和t2之间工作在第三带宽状态；在时间t2和t3之间工作在第二带宽状态；而在时间t3之后工作在第一带宽。该瞬变状况由信号检测器305在时间t0,t1,t2和t3进行检测。新颖的相位或频率误差抑制电路301工作以便抑制由在时间t0、t1、t2和t3的瞬变状态产生的相位或频率误差。在时间t4输出频率信号116或117收敛到第二频率f1。
图4的虚线示出在相同的瞬变状况下现有技术的PLL212的输出频率116或117的频率。在时间t0和t5之间PLL212也工作在第四带宽状态，在时间t5和t6之间工作在第三带宽状态；在时间t6和t7之间工作在第二带宽状态；而在时间t7之后工作在第一带宽状态。没有新颖的相位或频率误差抑制电路301，在时间t0、t5、t6和t7的瞬变状况对输出频率信号116或117产生更大的干扰。直到时间t8为止，现有技术的PLL212的输出频率信号116或117不收敛到第二频率f2。t4与t8之间的时间差是本发明的新颖的PLL300的现有技术PLL212之间的锁定时间差。因此，当PLL300从一个带宽状态转换到另一个带宽状态时本发明有利地用于PLL300。
图5示出根据本发明图3的PLL300的相位或频率误差抑制电路301中的数字信号的定时图。定时信号表示瞬变状况302的指示、基准频率信号206的指示、基准频率信号303的选通指示、反馈信号209、同步的反馈信号309、选通的同步反馈信号304和定时信号312。
瞬变状况302的指示有一个上升沿501和一个下降沿507。基准频率信号206的指示有一个上升沿504。同步的反馈信号309有一个上升沿502和一个下降沿506。定时信号312有一个上升沿503和一个下降沿506。
基准频率信号206的指示有一个时间期间508。在时间期间509期间PLL300的环路打开。当同步的反馈信号309是高时，环路分频器205被禁止。当瞬变状况302的指示是高时，在输出频率信号116或117中产生相位或频率误差。
在时间t0，瞬变状况的指示是低，因此PLL300工作在其正常模式。
在时间t1，瞬变状况由上升沿501指示。信号检测器305分别打开第一和第二门电路311和310，以便打开PLL300的环路。信号检测器305使同步电路307准备好并且开始时延电路306。上升沿503指示时延期间的开始。时延电路306确定该环路仍然开启的时间期间509。上升沿502复位并且准备环路分频器205用于同步。该环路一直开启直到下降沿505。
在时间t2和在时间t3之前，相应于下降沿507该瞬变状况的指示结束。在本发明的优选实施例中，时延长度响应于基准频率信号206的指示。因此，由下降沿505指示的时延期间的结束响应于时间t3的上升沿504。
在时间t3，基准频率信号206指示的相位和反馈信号209的相位同步。下降沿506相对于上升沿504同步，并且启动环路分频器205。当瞬变状况302的指示在时间t1与t2之间是高时通过禁止环路分频器205工作，当相位或频率误差是由该瞬变状况产生时，该PLL不对该相位或频率误差反应。除了在时间t3同步该同步的反馈信号304到基准频率信号206的指示之外，该瞬变状况产生的相位误差将自动地由该同步过程校正，而在时间t4不出现相位误差。
在时间t4，如果在时间t1和t2期间该瞬变状况产生频率误差，该环路根据其正常的PLL工作开始校正频率误差。
图6示出叙述根据本发明用于抑制图3的PLL300的相位或频率误差的步骤的流程图。该流程在步骤601开始。
在步骤602，由信号检测器305检测瞬变状况。
在步骤603，信号检测器305分别开启第一和第二门电路311和310，使同步电路307准备好，并且响应由信号检测器305检测的瞬变状况开始时延电路306。该环路仍然开启的时间期间由时延电路306控制。
在步骤604，在时延电路306确定的预定时间期间过去之后，同步电路307同步基准频率信号206的指示相位与输出频率信号209的相位。
在步骤605，响应由信号检测器305产生的控制信号313，通过分别闭合第一和第二门电路311和310来闭合PLL300的环路。控制信号313响应于基准频率信号206的指示相位与输出频率信号116或117的相位的同步。
该流程图在步骤606结束。
据此，本发明提供了用于锁相环的一个误差抑制电路和方法。本发明有利地减少或省去了暂时干扰的输出频率信号116或117的错误频率误差测量。PLL300的环路打开一个时间期间允许该干扰输出信号116或117稳定。在预定的时间期间过去之后，基准频率信号206的指示相位与反馈信号209的相位同步，以便在闭合PLL300的环路之前减少该环路相位误差。由该瞬变状况产生的任何剩余误差在该环路闭合之后快速地由该PLL操作校正。本发明能够与各类型的PLL一起工作，并且克服该PLL校正由该瞬变状况产生的相位与频率误差所占用的时间长度的缺点。
虽然本发明已对照说明性的实施例叙述了，其意图不是将本发明限制在这些具体的实施例。本领域的技术人员将认识到，在不离开所附权利要求提供的本发明的精神和范围可进行变化和修改。
Claims (6)
1．在响应基准频率信号产生输出频率信号的锁相环中，该输出频率信号和基准频率信号的特征是相位和频率，该锁相环有一个环路带宽，并且响应锁相环环路带宽的变化该锁相环会在该输出频率信号中产生相位或频率误差，一种抑制因为锁相环环路带宽变化而在输出频率信号中产生相位或频率误差的方法，其特征在于，该方法包括以下步骤：
接收一个将输出频率信号的频率锁定到一个预定频率的请求；
响应该接收步骤，将锁相环的环路带宽调整到第一环路带宽；
响应将锁相环的环路带宽调整到第一带宽的步骤，将输出频率信号的频率基本上锁定在预定频率；
响应锁定步骤，将锁相环的环路带宽调整到比第一环路带宽窄的第二环路带宽；
响应锁定步骤和将锁相环的环路带宽调整到第二环路带宽的步骤中的一个，将锁相环打开一段时间以允许输出频率信号中的频率误差到达一个合适的水平；
在所述一段时间结束后将基准频率信号的相位和输出频率信号的相位同步以基本消除输出频率信号中的相位误差；以及
响应基准频率信号和输出频率信号的相位达到同步，闭合锁相环路；
其中锁相环路打开前的输出频率信号的预定频率与锁相环路闭合后的输出频率信号的预定频率基本上处于同一个频率。
2．根据权利要求1的方法，其特征在于，打开和闭合步骤进一步包括分别禁止和启动锁相环的相位检测器的步骤。
3．根据权利要求1的方法，其特征在于，所述一段时间是预定的。
4．根据权利要求1的方法，其特征在于，所述一段时间相应于在输出频率信号中产生相位或频率误差的持续时间。
5．在响应基准频率信号产生输出频率信号的锁相环中，该输出频率信号和基准频率信号的特征是相位和频率，该锁相环对响应瞬变状况在该输出频率信号中产生相位或频率误差是敏感的，一种抑制响应该瞬变状况在该输出频率信号中产生的相位或频率误差的装置，其特征在于，该装置包括：
一个信号检测器，被连接用于接收该瞬变状况的指示、基准频率信号的指示、反馈信号和复位信号，并且工作产生控制信号；
一个时延电路，被连接用于接收该瞬变状况的指示、该基准频率信号的指示和该控制信号，并且工作产生定时信号；
一个同步电路，被连接用于接收该瞬变状况的指示、该输出频率信号、该控制信号和该定时信号，并且工作产生该复位信号和同步信号；
一个逻辑电路，被连接用于接收该同步信号和该反馈信号，并且工作产生同步的反馈信号；
第一门电路，响应该控制信号工作以便发送该基准频率信号的指示；和
第二门电路，响应该控制信号工作以便发送该同步的反馈信号。
6．根据权利要求5的装置，其特征在于，该瞬变状况是改变锁相环的环路带宽的指示。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US14968493A | 1993-11-09 | 1993-11-09 | |
| US08/149,684 | 1993-11-09 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1116465A CN1116465A (zh) | 1996-02-07 |
| CN1070321C true CN1070321C (zh) | 2001-08-29 |
Family
ID=22531374
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN94190901A Expired - Fee Related CN1070321C (zh) | 1993-11-09 | 1994-10-14 | 锁相环误差抑制电路和方法 |
Country Status (13)
| Country | Link |
|---|---|
| US (1) | US5838202A (zh) |
| JP (1) | JP3253631B2 (zh) |
| KR (1) | KR100190149B1 (zh) |
| CN (1) | CN1070321C (zh) |
| AU (1) | AU1039895A (zh) |
| BR (1) | BR9406065A (zh) |
| CA (1) | CA2152179C (zh) |
| DE (2) | DE4498750T1 (zh) |
| FR (1) | FR2712440B1 (zh) |
| GB (1) | GB2289384B (zh) |
| SG (1) | SG50633A1 (zh) |
| WO (1) | WO1995013658A1 (zh) |
| ZA (1) | ZA948527B (zh) |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5612980A (en) * | 1995-03-22 | 1997-03-18 | Alcatel Network Systems, Inc. | Method and apparatus for fast lock time |
| US5790784A (en) * | 1995-12-11 | 1998-08-04 | Delco Electronics Corporation | Network for time synchronizing a digital information processing system with received digital information |
| JP3669796B2 (ja) * | 1996-12-03 | 2005-07-13 | 富士通株式会社 | ディジタルｐｌｌ回路 |
| GB2339981B (en) * | 1998-07-17 | 2002-03-06 | Motorola Ltd | Phase corrected frequency synthesisers |
| US6268848B1 (en) * | 1998-10-23 | 2001-07-31 | Genesis Microchip Corp. | Method and apparatus implemented in an automatic sampling phase control system for digital monitors |
| FI108688B (fi) | 2000-06-30 | 2002-02-28 | Nokia Corp | Menetelmä ja järjestely taajuuden asettamiseksi |
| KR100346211B1 (ko) * | 2000-10-19 | 2002-08-01 | 삼성전자 주식회사 | 이동통신단말기에서 송수신용 국부발진신호 발생장치 및방법 |
| US6522206B1 (en) * | 2001-07-23 | 2003-02-18 | Analog Devices, Inc. | Adaptive feedback-loop controllers and methods for rapid switching of oscillator frequencies |
| US7627835B2 (en) * | 2006-02-28 | 2009-12-01 | International Business Machines Corporation | Frequency divider monitor of phase lock loop |
| US7362184B2 (en) * | 2006-02-28 | 2008-04-22 | International Business Machines Corporation | Frequency divider monitor of phase lock loop |
| US7501900B2 (en) * | 2006-05-31 | 2009-03-10 | Intel Corporation | Phase-locked loop bandwidth calibration |
| US7564314B2 (en) * | 2007-03-05 | 2009-07-21 | Intel Corporation | Systems and arrangements for operating a phase locked loop |
| JP5423967B2 (ja) * | 2008-02-12 | 2014-02-19 | 日本電気株式会社 | クロック・データ再生回路 |
| TWI605686B (zh) * | 2016-12-01 | 2017-11-11 | 晨星半導體股份有限公司 | 鎖相迴路單元的頻寬調整方法與相關的頻寬調整單元及相位回復模組 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3921095A (en) * | 1974-11-14 | 1975-11-18 | Hewlett Packard Co | Startable phase-locked loop oscillator |
Family Cites Families (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4061979A (en) * | 1975-10-20 | 1977-12-06 | Digital Communications Corporation | Phase locked loop with pre-set and squelch |
| US4238740A (en) * | 1979-02-02 | 1980-12-09 | Bell Telephone Laboratories, Incorporated | Phase-locked loop for PCM transmission systems |
| US4365210A (en) * | 1980-06-26 | 1982-12-21 | Motorola, Inc. | Data and clock recovery system having a phase-locked-loop and which controls dynamic loop response of a data stream of unknown data format |
| US4419633A (en) * | 1980-12-29 | 1983-12-06 | Rockwell International Corporation | Phase lock loop |
| US4389622A (en) * | 1981-09-28 | 1983-06-21 | Honeywell Inc. | System for preventing transient induced errors in phase locked loop |
| US4546329A (en) * | 1982-09-27 | 1985-10-08 | Motorola, Inc. | Frequency synthesizers adaptive loop filter with compensation for transients |
| JPS61157028A (ja) * | 1984-12-28 | 1986-07-16 | Fujitsu Ltd | 周波数シンセサイザ |
| JPS6216617A (ja) * | 1985-07-15 | 1987-01-24 | Nec Corp | Ｐｌｌ周波数シンセサイザ |
| US4812783A (en) * | 1986-08-26 | 1989-03-14 | Matsushita Electric Industrial Co., Ltd. | Phase locked loop circuit with quickly recoverable stability |
| JPS641330A (en) * | 1987-06-24 | 1989-01-05 | Matsushita Electric Ind Co Ltd | Frequency synthesizer |
| US4827225A (en) * | 1988-06-13 | 1989-05-02 | Unisys Corporation | Fast locking phase-locked loop utilizing frequency estimation |
| US5008629A (en) * | 1988-06-20 | 1991-04-16 | Matsushita Electric Industrial Co., Ltd. | Frequency synthesizer |
| JP2795323B2 (ja) * | 1989-06-14 | 1998-09-10 | 富士通株式会社 | 位相差検出回路 |
| US4951005A (en) * | 1989-12-27 | 1990-08-21 | Motorola, Inc. | Phase locked loop with reduced frequency/phase lock time |
| US5124669A (en) * | 1990-09-18 | 1992-06-23 | Silicon Systems, Inc. | One-shot circuit for use in a PLL clock recovery circuit |
| JPH04154318A (ja) * | 1990-10-18 | 1992-05-27 | Fujitsu Ltd | Ｐｌｌ周波数シンセサイザ |
| US5128632A (en) * | 1991-05-16 | 1992-07-07 | Motorola, Inc. | Adaptive lock time controller for a frequency synthesizer and method therefor |
| US5304951A (en) * | 1992-01-31 | 1994-04-19 | Hughes Aircraft Company | Divider synchronization circuit for phase-locked loop frequency synthesizer |
-
1994
- 1994-10-14 WO PCT/US1994/011718 patent/WO1995013658A1/en active Application Filing
- 1994-10-14 SG SG1996007413A patent/SG50633A1/en unknown
- 1994-10-14 CN CN94190901A patent/CN1070321C/zh not_active Expired - Fee Related
- 1994-10-14 CA CA002152179A patent/CA2152179C/en not_active Expired - Fee Related
- 1994-10-14 AU AU10398/95A patent/AU1039895A/en not_active Abandoned
- 1994-10-14 DE DE4498750T patent/DE4498750T1/de active Pending
- 1994-10-14 BR BR9406065A patent/BR9406065A/pt not_active Application Discontinuation
- 1994-10-14 JP JP51382895A patent/JP3253631B2/ja not_active Expired - Fee Related
- 1994-10-14 DE DE4498750A patent/DE4498750C2/de not_active Expired - Fee Related
- 1994-10-14 KR KR1019950702836A patent/KR100190149B1/ko not_active IP Right Cessation
- 1994-10-14 GB GB9513648A patent/GB2289384B/en not_active Expired - Fee Related
- 1994-10-28 ZA ZA948527A patent/ZA948527B/xx unknown
- 1994-11-07 FR FR9413277A patent/FR2712440B1/fr not_active Expired - Fee Related
-
1996
- 1996-08-01 US US08/691,437 patent/US5838202A/en not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3921095A (en) * | 1974-11-14 | 1975-11-18 | Hewlett Packard Co | Startable phase-locked loop oscillator |
Also Published As
| Publication number | Publication date |
|---|---|
| AU1039895A (en) | 1995-05-29 |
| DE4498750T1 (de) | 1996-01-11 |
| CA2152179C (en) | 1999-09-07 |
| JPH08505757A (ja) | 1996-06-18 |
| FR2712440A1 (fr) | 1995-05-19 |
| FR2712440B1 (fr) | 1996-04-12 |
| CN1116465A (zh) | 1996-02-07 |
| US5838202A (en) | 1998-11-17 |
| WO1995013658A1 (en) | 1995-05-18 |
| JP3253631B2 (ja) | 2002-02-04 |
| SG50633A1 (en) | 1998-07-20 |
| GB2289384A (en) | 1995-11-15 |
| ZA948527B (en) | 1995-06-23 |
| KR100190149B1 (ko) | 1999-06-01 |
| BR9406065A (pt) | 1996-02-06 |
| GB9513648D0 (en) | 1995-09-06 |
| CA2152179A1 (en) | 1995-05-18 |
| GB2289384B (en) | 1998-08-05 |
| DE4498750C2 (de) | 2001-04-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1047897C (zh) | 锁相环同步电路和方法 | |
| CN1035584C (zh) | 控制锁相环的环路带宽的设备和方法 | |
| US6441691B1 (en) | PLL cycle slip compensation | |
| CN1070321C (zh) | 锁相环误差抑制电路和方法 | |
| US6704383B2 (en) | Sample and hold type fractional-N frequency synthesizer | |
| US7003065B2 (en) | PLL cycle slip detection | |
| CN1048604C (zh) | 响应射频信道间隔,操作锁相环频率合成器的装置和方法 | |
| JP4472067B2 (ja) | 周波数ステアリングを伴う位相検出器 | |
| US6337601B1 (en) | Ring oscillator with jitter reset | |
| EP0731579A2 (en) | Method and apparatus for controlling a digital phase lock loop within a cordless telephone | |
| KR20010042064A (ko) | 장-거리 무선 및 단-거리 무선의 작동을 위한 통신 장치및 방법 | |
| US6853224B2 (en) | Method and device for improving efficiency of frequency synthesizer | |
| US6329847B1 (en) | Radio device including a frequency synthesizer and phase discriminator for such a device | |
| CN115361013A (zh) | 时钟频率同步电路及方法 | |
| KR20030013090A (ko) | 이동통신단말기 위상동기루프에서의 루프필터 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C19 | Lapse of patent right due to non-payment of the annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |