JPH06121187A - 高品位テレビジョン受像器のクロック同期化回路 - Google Patents

Abstract

(57)【要約】 【目的】 入力されるＭＵＳＥ信号の水平同期信号とし
て使用するクロック信号の制御精度を向上させ、ジッタ
成分を小さくすること。 【構成】 ＭＵＳＥ方式により帯域圧縮され、かつ、Ａ
／Ｄ変換された高品位テレビジョン信号中の水平同期信
号と、電圧制御発振器１３から発生されるクロック信号
との分周結果とを位相比較回路９で位相比較し、その比
較出力から前記電圧制御発振器１３の制御電圧を制御電
圧発生回路１１で発生させ、保持回路１２を介して前記
電圧制御発振器１３に入力する。一方、基準波形発生回
路２２で発生した基準となる水平同期信号パターンと入
力ＭＵＳＥ信号の水平同期信号部の波形パターンの相関
を相関演算回路１０で求める。入力されるＭＵＳＥ信号
の水平同期信号波形と基準となる水平同期信号波形との
相関が所定の範囲外となったとき、保持回路１２によっ
て制御電圧を保持する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、ＭＵＳＥ方式により帯
域圧縮された高品位テレビジョン信号（以下、単に『Ｍ
ＵＳＥ信号』という）を受信する高品位テレビジョン受
像器のクロック同期化回路に関するものである。

【０００２】

【従来の技術】ＭＵＳＥ方式により帯域圧縮された高品
位テレビジョン信号のクロック同期化回路の従来例とし
ては、例えば、１９８５年テレビジョン学会の全国大会
予稿集第３７７頁乃至第３７８頁に記載されており公知
である。その構成は図３のようになっている。

【０００３】図３は従来の高品位テレビジョン受像器の
クロック同期化回路の回路構成図である。

【０００４】図３において、位相比較回路９は、Ａ／Ｄ
変換されたＭＵＳＥ信号の水平同期信号部分と後述の第
１分周回路１４からの内部水平同期信号ＨＤ１（＝３
３．７５ＫＨｚ）との位相誤差を検出する。そして、位
相比較回路９で得られた位相誤差信号が制御電圧発生回
路１１で位相誤差信号をその位相誤差に対応した振幅の
電圧値に変換した後、それをクロック信号発生用の電圧
制御発振器（ＶＣＯ）１３の制御電圧として与える。そ
して、この電圧制御発振器１３からのクロック信号は第
１分周回路１４により分周され、伝送サンプリング周波
数としての前述の内部水平同期信号ＨＤ１が生成され
る。

【０００５】また、前記Ａ／Ｄ変換後のＭＵＳＥ信号中
のフレームパルスＦＰ２がフレームパルス検出回路１６
で検出され、このフレームパルスＦＰ２と第２分周回路
１５で作成された内部フレームパルスＦＰ１（＝３０Ｈ
ｚ）がフレームパルス比較回路１７により位相比較さ
れ、その比較結果によって第１分周回路１４及び第２分
周回路１５をそれぞれリセットするようになっている。

【０００６】前記位相比較回路９は、具体的には、例え
ば、図４のように構成される。

【０００７】図４は従来の高品位テレビジョン受像器の
クロック同期化回路で使用された位相比較回路９の回路
構成図である。

【０００８】図４において、１ａ，１ｂ，１ｃ，１ｄは
それぞれ１クロック周期の遅延時間を有する遅延素子で
あり、図中のＡ点とＥ点の出力信号（ディジタル値）を
加算器３で加算し、また、図中のＣ点の値を乗算器２で
２倍した後、減算器４で乗算器２で２倍した値と前記加
算器３の加算結果との出力との差をとる。この差信号は
Ｄフリップフロップ５において内部水平同期信号ＨＤ１
のタイミングで整形され、その整形後の信号が位相誤差
信号として図３の制御電圧発振回路１３に出力されるの
である。なお、極性制御回路２１はＡ／Ｄ変換後のＭＵ
ＳＥ信号の水平同期信号部の極性を制御する。即ち、前
記極性制御回路２１はライン単位で極性の異なる水平同
期信号部を一定にそろえるものである。

【０００９】図５はＡ／Ｄ変換後のＭＵＳＥ信号の水平
同期信号部の波形を示す水平同期信号波形説明図であ
る。

【００１０】この波形中のｃｐ4 ，ｃｐ5 ，ｃｐ6 ，ｃ
ｐ7 ，ｃｐ8 点にそれぞれ図４のＡ，Ｂ，Ｃ，Ｄ，Ｅ点
の値が対応したとき、内部水平同期信号ＨＤ１が発生
し、このときの位相差がゼロとなるようにクロックを再
生する内部水平同期信号ＨＤ１のタイミングが決められ
ている。

【００１１】

【発明が解決しようとする課題】しかしながら、入力Ｍ
ＵＳＥ信号としてＭＵＳＥ−ＶＴＲやＭＵＳＥディスク
プレーヤ等の再生信号を用いる場合に、ドロップアウト
やサーチ等の特殊再生の影響で水平同期信号が欠落する
等の不具合が生ずると、ジッタ成分が大きくなる等によ
り、同期動作が不安定になる。

【００１２】そこで、本発明は、入力されるＭＵＳＥ信
号の水平同期信号として使用するクロック信号の制御精
度を向上させ、ジッタ成分を小さくした高品位テレビジ
ョン受像器のクロック同期化回路の提供を課題とするも
のである。

【００１３】

【課題を解決するための手段】請求項１の発明にかかる
高品位テレビジョン受像器のクロック同期化回路は、入
力された制御電圧によって、その出力のクロック信号の
繰返しパルス周波数を決定する電圧制御発振器と、ＭＵ
ＳＥ方式により帯域圧縮され、かつ、Ａ／Ｄ変換された
高品位テレビジョン信号中の水平同期信号と前記電圧制
御発振器から発生されるクロック信号との分周結果とを
位相比較し、その比較出力から前記電圧制御発振器の制
御電圧を発生する制御電圧発生回路と、基準となる水平
同期信号パターンを発生する基準波形発生回路で発生し
た基準となる水平同期信号パターンと入力ＭＵＳＥ信号
の水平同期信号部の波形パターンの相関を求める相関演
算回路と、前記相関演算回路の出力に応じて前記電圧制
御発振器の制御電圧を保持する保持回路とを有するもの
である。

【００１４】請求項２の発明にかかる高品位テレビジョ
ン受像器のクロック同期化回路は、入力された制御電圧
によって、その出力のクロック信号の繰返しパルス周波
数を決定する電圧制御発振器と、基準となる水平同期信
号パターンを発生する基準波形発生回路で発生した基準
となる水平同期信号パターンと入力ＭＵＳＥ信号の水平
同期信号部の波形パターンの相関を求める相関演算回路
と、ＭＵＳＥ方式により帯域圧縮され、かつ、Ａ／Ｄ変
換された高品位テレビジョン信号中の水平同期信号と、
前記電圧制御発振器から発生されるクロック信号との分
周結果とを位相比較する位相比較回路の比較出力から前
記電圧制御発振器の制御値を算出し、前記相関演算回路
の出力と前記電圧制御発振器から発生されるクロック信
号の分周結果とに応じて、動作クロック信号を停止し、
制御電圧を保持するループフィルタと、前記ループフィ
ルタの出力の制御値をＤ／Ａ変換して前記電圧制御発振
器に供給するＤ／Ａ変換回路とを有するものである。

【００１５】

【作用】請求項１の発明においては、ＭＵＳＥ方式によ
り帯域圧縮され、かつ、Ａ／Ｄ変換された高品位テレビ
ジョン信号中の水平同期信号と、電圧制御発振器から発
生されるクロック信号との分周結果とを位相比較回路で
位相比較し、その比較出力から前記電圧制御発振器の制
御電圧を制御電圧発生回路で発生させ、保持回路を介し
て前記電圧制御発振器に入力する。一方、基準波形発生
回路で発生した基準となる水平同期信号パターンと入力
ＭＵＳＥ信号の水平同期信号部の波形パターンの相関を
相関演算回路で求める。入力されるＭＵＳＥ信号の水平
同期信号波形と基準となる水平同期信号波形との相関が
所定の範囲外となったとき、保持回路によって制御電圧
を保持する。したがって、入力されるＭＵＳＥ信号の水
平同期信号波形と基準となる水平同期信号波形との相関
が所定の範囲外となったとき、電圧制御発振器に印加す
る制御電圧を保持することにより、入力されるＭＵＳＥ
信号の水平同期信号として使用するクロック信号のタイ
ミングの乱れを抑制できるから、その制御精度を向上さ
せ、ジッタ成分を小さくすることができる。

【００１６】請求項２の発明においては、基準波形発生
回路で発生した基準となる水平同期信号パターンと入力
ＭＵＳＥ信号の水平同期信号部の波形パターンの相関を
相関演算回路で求める。また、ＭＵＳＥ方式により帯域
圧縮され、かつ、Ａ／Ｄ変換された高品位テレビジョン
信号中の水平同期信号と、電圧制御発振器から発生され
るクロック信号との分周結果とを位相比較回路で位相比
較する。前記位相比較回路の比較出力から前記電圧制御
発振器の制御値を算出し、その制御電圧を保持するルー
プフィルタとＤ／Ａ変換回路とを介して前記電圧制御発
振器の入力とする。前記相関演算回路の出力と前記電圧
制御発振器から発生されるクロック信号の分周結果が所
定の範囲外となったとき、動作クロック信号を停止し、
ループフィルタによって制御電圧を保持する。したがっ
て、入力されるＭＵＳＥ信号の水平同期信号波形と基準
となる水平同期信号波形との相関が所定の範囲外となっ
たとき、電圧制御発振器に印加する制御電圧をループフ
ィルタによって保持することにより、入力されるＭＵＳ
Ｅ信号の水平同期信号として使用するクロック信号のタ
イミングの乱れを抑制できるから、その制御精度を向上
させ、ジッタ成分を小さくすることができる。

【００１７】

【実施例】以下、本発明の実施例の高品位テレビジョン
受像器のクロック同期化回路について説明する。

【００１８】図１は本発明の第一実施例の高品位テレビ
ジョン受像器のクロック同期化回路の回路構成図、図２
は本発明の第二実施例の高品位テレビジョン受像器のク
ロック同期化回路の回路構成図である。なお、図中、図
３及び図４に示した従来例と同一符号及び記号は従来例
の構成部分と同一または相当する構成部分を示すもので
あるから、ここでは重複する説明を省略し、特に、従来
例と相違する構成のみを説明する。

【００１９】図１に示す実施例においては、図４に示し
た従来例の高品位テレビジョン受像器のクロック同期化
回路構成に対して、基準波形発生回路２２と相関演算回
路１０と保持回路１２とが追加されている。相関演算回
路１０は、Ａ／Ｄ変換されたＭＵＳＥ信号の水平同期信
号部の波形パターンと基準波形発生回路２２において発
生した基準となる水平同期信号の波形パターンとの相関
を演算し、演算された相関が予め定めた範囲内であれば
前記保持回路１２に対して制御電圧発生回路１１より出
力された制御電圧を電圧制御発振器１３に入力し、相関
が予め定めた範囲以外であれば前記保持回路１２に対し
て直前の制御電圧を保持するように指示する相関判定信
号Ｇを出力する。この相関判定信号Ｇにより保持回路１
２が動作する。

【００２０】前記基準波形発生回路２２としては、Ａ／
Ｄ変換されたＭＵＳＥ信号の水平同期信号部の波形パタ
ーンと原理的に一致するパルス波形を出力するもので、
通常初期状態でＡ／Ｄ変換されたＭＵＳＥ信号の水平同
期信号部によって出力信号の引込みを行なう他励発振回
路、或いは単に基準周波数を出力する自走発振回路の使
用も可能である。

【００２１】また、相関演算回路１０は、Ａ／Ｄ変換さ
れたＭＵＳＥ信号の水平同期信号部の波形パターンと基
準波形発生回路２２において発生した基準となる水平同
期信号の波形パターンとの位相差を検出し、その位相差
が所定の許容差内にあるか否かを判断するものである。
具体的には、過去複数回のＡ／Ｄ変換されたＭＵＳＥ信
号の水平同期信号部の波形パターンと基準波形発生回路
２２において発生した基準となる水平同期信号の波形パ
ターンとの位相差をメモリに格納しておき、その正しい
位相差を常に学習し、その位相差が所定の許容差内にあ
るか否かを判断する回路である。特に、このとき、基準
波形発生回路２２に自走発振回路の使用が可能となる。
また、基準波形発生回路２２に他励発振回路を使用した
場合には、通常状態でＡ／Ｄ変換されたＭＵＳＥ信号の
水平同期信号部の波形パターンと基準波形発生回路２２
において発生した基準となる水平同期信号の波形パター
ンとの位相差が最小となっているから、その位相差が所
定の位相差内にあるか否かを判断できる回路であればよ
い。そして、保持回路１２は相関判定信号Ｇにより保持
するホールド回路またはサンプリングホールド回路の使
用が可能である。

【００２２】図２に示す第二実施例においては、図３に
示した従来例の高品位テレビジョン受像器のクロック同
期化回路の制御電圧発生回路１１を、ループフィルタ１
８とＤ／Ａ変換回路１９で構成し、基準波形発生回路２
２と相関演算回路１０とループフィルタ用クロック信号
ＨＤ２を停止させるゲート２０を追加したものである。
即ち、電圧制御発振器１３を制御する制御電圧は、位相
比較回路９からの位相誤差信号をループフィルタ１８及
びＤ／Ａ変換回路１９を通して与えられる。ループフィ
ルタ用クロック信号は内部水平同期信号ＨＤ１から少し
遅れた水平同期信号ＨＤ２であり、位相誤差信号をＤフ
リップフロップ５において整形された後、ループフィル
タ１８に取込むタイミング信号となる。相関演算回路１
０は、図１と同様に動作し、入力ＭＵＳＥ信号の水平同
期信号部の波形パターンと基準波形発生回路２２から発
生した基準となる水平同期信号の波形パターンとの相関
を演算し、予め定めた範囲内であればゲート２０を開
き、範囲外であればゲート２０を閉じるように指示する
相関判定信号Ｇを出力する。この相関判定信号Ｇにより
ゲート２０は動作し、水平同期信号ＨＤ２の有無によ
り、ループフィルタの動作を制御し、Ａ／Ｄ変換された
ＭＵＳＥ信号の水平同期信号部の形状により電圧制御発
振器１３の制御電圧の変化を制限する。

【００２３】したがって、図１に示す第一実施例によれ
ば、ＭＵＳＥ方式により帯域圧縮され、かつ、Ａ／Ｄ変
換された高品位テレビジョン信号中の水平同期信号部
と、電圧制御発振器１３から発生されるクロック信号の
分周結果とを位相比較回路９で位相比較し、その位相比
較回路９の比較出力によって前記電圧制御発振器１３の
制御電圧を保持回路１２で保持し、入力された制御電圧
によって、その出力のクロック信号の繰返しパルス周波
数（位相）を決定する。一方、相関演算回路１０は、Ａ
／Ｄ変換されたＭＵＳＥ信号の水平同期信号部の波形パ
ターンと基準波形発生回路２２において発生した基準と
なる水平同期信号の波形パターンとの相関、即ち、位相
関係を演算し、演算された相関関係が予め定めた範囲内
であれば前記保持回路１２に対して制御電圧発生回路１
１より出力された制御電圧を電圧制御発振器１３に入力
し、相関が予め定めた範囲以外であれば前記保持回路１
２に対して直前の制御電圧を保持するように指示する相
関判定信号Ｇを出力する。これによって、保持回路１２
は、Ａ／Ｄ変換されたＭＵＳＥ信号の水平同期信号部の
波形パターンと、基準波形発生回路２２において発生し
た基準となる水平同期信号の波形パターンとの相関関係
が予め定めた範囲以外のとき、直前の制御電圧を継続保
持する。故に、Ａ／Ｄ変換されたＭＵＳＥ信号の水平同
期信号の位相が乱れたとき、電圧制御発振器１３の制御
電圧の変化を制限し、電圧制御発振器１３の制御電圧を
保持でき、入力ＭＵＳＥ信号の状態に拘束されることな
く、ジッタ成分の少ない安定した同期信号が得られる。

【００２４】また、図２に示す第二実施例によれば、Ｍ
ＵＳＥ方式により帯域圧縮され、かつ、Ａ／Ｄ変換され
た高品位テレビジョン信号中の水平同期信号部と、電圧
制御発振器１３から発生されるクロック信号の分周結果
とを位相比較回路９で位相比較し、その位相比較回路９
の比較出力によって前記電圧制御発振器１３の制御値を
ループフィルタ１８で決定し、そのループフィルタ１８
で決定された制御値をＤ／Ａ変換回路１９でＤ／Ａ変換
して前記電圧制御発振器１３に入力している。一方、相
関演算回路１０は、Ａ／Ｄ変換されたＭＵＳＥ信号の水
平同期信号部の波形パターンと基準波形発生回路２２に
おいて発生した基準となる水平同期信号の波形パターン
との相関、即ち、位相関係を演算し、演算された相関関
係が予め定めた範囲内であれば前記ループフィルタ１８
より出力された制御電圧を電圧制御発振器１３に入力
し、相関が予め定めた範囲以外であればループフィルタ
１８に対して直前の制御電圧を保持するように指示する
相関判定信号Ｇを出力する。これによって、前記ループ
フィルタ１８は、Ａ／Ｄ変換されたＭＵＳＥ信号の水平
同期信号部の波形パターンと、基準波形発生回路２２に
おいて発生した基準となる水平同期信号の波形パターン
との相関関係が予め定めた範囲以外のとき、ゲート２０
のクロック信号が停止されることにより、直前の制御電
圧を継続保持する。故に、Ａ／Ｄ変換されたＭＵＳＥ信
号の水平同期信号の位相が乱れたとき、電圧制御発振器
１３の制御電圧の変化を制限し、電圧制御発振器１３の
制御電圧を保持でき、入力ＭＵＳＥ信号の状態に拘束さ
れることなく、ジッタ成分の少ない安定した同期信号が
得られる。

【００２５】なお、本実施例におけるゲート２０のクロ
ック信号は、基準波形発生回路２２が自走で所定のパル
スパターンを発生する回路であるから、第１分周回路１
４の出力とのＡＮＤによって電圧制御発振器１３のクロ
ックパルスの引込みを行なっている。

【００２６】ところで、上記実施例の電圧制御発振器１
３は、位相制御を前提に説明してきたが、本発明を実施
する場合には、入力された制御電圧によって、その出力
のクロック信号の繰返しパルス周波数を決定する電圧制
御発振器とすることができる。即ち、部分的にみれば位
相を制御するものであるが、繰返しパルス間隔からすれ
ば結果的に周波数の制御である。

【００２７】また、上記実施例の位相比較回路９は、図
４に示すように、４クロック間の出力信号（ディジタル
値）を加算器３で加算し、また、中間点の値を乗算器２
で２倍した後、減算器４で乗算器２で２倍した値と前記
加算器３の加算結果との出力との差をとるものである
が、本発明を実施する場合には、ＭＵＳＥ方式により帯
域圧縮され、かつ、Ａ／Ｄ変換された高品位テレビジョ
ン信号中の水平同期信号と、電圧制御発振器１３から発
生されるクロック信号との分周結果とを位相比較するも
のであればよい。

【００２８】そして、上記実施例の制御電圧発生回路１
１は、位相差を直接制御電圧に変換しているが、本発明
を実施する場合には、位相比較回路９の比較出力から電
圧制御発振器１３の制御電圧を発生するものであればよ
い。

【００２９】更に、上記実施例の基準波形発生回路２２
は、本発明を実施する場合、自走発振回路または入力Ｍ
ＵＳＥ信号によってトリガされる他励発振回路とするこ
とができる。何れにせよ、基準となる水平同期信号パタ
ーンを有するパルスパターンを発生できればよい。

【００３０】更にまた、上記実施例の相関演算回路１０
は、基準波形発生回路２２で発生した基準となる水平同
期信号パターンと入力ＭＵＳＥ信号の水平同期信号部の
波形パターンの相関を求めるものであるが、本発明を実
施する場合には、自己学習機能によって、所定以上の位
相差が発生したとき、電圧制御発振器１３の制御電圧を
保持するように制御することができる。

【００３１】加えて、上記実施例のループフィルタ１８
は、本発明を実施する場合、位相比較回路９の比較出力
から電圧制御発振器１３の制御値を算出し、前記相関演
算回路１０の出力と前記電圧制御発振器１３から発生さ
れるクロック信号の分周結果とに応じて動作を停止し、
制御電圧を保持する能力を有しておればよい。

【００３２】

【発明の効果】以上のように、請求項１の発明の高品位
テレビジョン受像器のクロック同期化回路は、Ａ／Ｄ変
換されたＭＵＳＥ信号の水平同期信号部の波形パターン
と基準波形発生回路において発生した基準となる水平同
期信号の波形パターンとの相関を相関演算回路が演算
し、演算された相関関係が予め定めた範囲以外であれば
保持回路に対して直前の制御電圧を保持させる。したが
って、保持回路は、Ａ／Ｄ変換されたＭＵＳＥ信号の水
平同期信号部の波形パターンと基準波形発生回路におい
て発生した基準となる水平同期信号の波形パターンとの
相関関係が予め定めた範囲以外のとき、直前の制御電圧
を継続保持するから、Ａ／Ｄ変換されたＭＵＳＥ信号の
水平同期信号の位相が乱れたとき、電圧制御発振器の制
御電圧の変化を制限し、電圧制御発振器の制御電圧を保
持でき、入力ＭＵＳＥ信号の状態に拘束されることな
く、ジッタ成分の少ない安定した同期信号が得られる。

【００３３】故に、入力されるＭＵＳＥ信号の水平同期
信号波形と基準となる水平同期信号波形との相関を求
め、前記相関が所定の範囲以外に達したとき、電圧制御
発振器の制御電圧を保持するから、入力ＭＵＳＥ信号の
状態の影響を受け難い安定した動作を達成でき、高品位
テレビジョン信号受像器に実施して好適である。

【００３４】請求項２の発明の高品位テレビジョン受像
器のクロック同期化回路は、Ａ／Ｄ変換されたＭＵＳＥ
信号の水平同期信号部の波形パターンと基準波形発生回
路において発生した基準となる水平同期信号の波形パタ
ーンとの相関を相関演算回路で演算し、演算された相関
関係が予め定めた範囲以外であればループフィルタに対
して直前の制御電圧を保持するように指示する相関判定
信号を出力する。これによって、前記ループフィルタ
は、Ａ／Ｄ変換されたＭＵＳＥ信号の水平同期信号部の
波形パターンと基準波形発生回路において発生した基準
となる水平同期信号の波形パターンとの相関関係が予め
定めた範囲以外のとき、直前の制御電圧を継続保持する
から、Ａ／Ｄ変換されたＭＵＳＥ信号の水平同期信号の
位相が乱れたとき、電圧制御発振器の制御電圧の変化を
制限し、電圧制御発振器の制御電圧を保持でき、入力Ｍ
ＵＳＥ信号の状態に拘束されることなく、ジッタ成分の
少ない安定した同期信号が得られる。

【００３５】故に、入力されるＭＵＳＥ信号の水平同期
信号波形と基準となる水平同期信号波形との相関を求
め、前記相関が所定の範囲以外に達したとき、電圧制御
発振回路の制御電圧を保持するから、入力ＭＵＳＥ信号
の状態の影響を受け難い安定した動作を達成でき、高品
位テレビジョン信号受像器に実施して好適である。

【図面の簡単な説明】

【図１】図１は本発明の第一実施例の高品位テレビジョ
ン受像器のクロック同期化回路の回路構成図である。

【図２】図２は本発明の第二実施例の高品位テレビジョ
ン受像器のクロック同期化回路の回路構成図である

【図３】図３は従来の高品位テレビジョン受像器のクロ
ック同期化回路の回路構成図である。

【図４】図４は高品位テレビジョン受像器のクロック同
期化回路で使用された位相比較回路の回路構成図であ
る。

【図５】図５はＡ／Ｄ変換後のＭＵＳＥ信号の水平同期
信号部の波形を示す水平同期信号波形説明図である。

【符号の説明】

９ 位相比較回路 １０ 相関演算回路 １１ 制御電圧発生回路 １２ 保持回路 １３ 電圧制御発振器 １８ ループフィルタ １９ Ｄ／Ａ変換回路 ２２ 基準波形発生回路

Claims (2)

【特許請求の範囲】
1. 【請求項１】 入力された制御電圧によって、その出力
   のクロック信号の繰返しパルス周波数を決定する電圧制
   御発振器と、 ＭＵＳＥ方式により帯域圧縮され、かつ、Ａ／Ｄ変換さ
   れた高品位テレビジョン信号中の水平同期信号と、前記
   電圧制御発振器から発生されるクロック信号との分周結
   果とを位相比較する位相比較回路と、 前記位相比較回路の比較出力から前記電圧制御発振器の
   制御電圧を発生する制御電圧発生回路と、 基準となる水平同期信号パターンを発生する基準波形発
   生回路と、 前記基準波形発生回路で発生した基準となる水平同期信
   号パターンと入力ＭＵＳＥ信号の水平同期信号部の波形
   パターンの相関を求める相関演算回路と、 前記相関演算回路の出力に応じて前記電圧制御発振器の
   制御電圧を保持する保持回路とを具備することを特徴と
   する高品位テレビジョン受像器のクロック同期化回路。
2. 【請求項２】 入力された制御電圧によって、その出力
   のクロック信号の繰返しパルス周波数を決定する電圧制
   御発振器と、 基準となる水平同期信号パターンを発生する基準波形発
   生回路と、 前記基準波形発生回路で発生した基準となる水平同期信
   号パターンと入力ＭＵＳＥ信号の水平同期信号部の波形
   パターンの相関を求める相関演算回路と、 ＭＵＳＥ方式により帯域圧縮され、かつ、Ａ／Ｄ変換さ
   れた高品位テレビジョン信号中の水平同期信号と、前記
   電圧制御発振器から発生されるクロック信号との分周結
   果とを位相比較する位相比較回路と、 前記位相比較回路の比較出力から前記電圧制御発振器の
   制御値を算出し、前記相関演算回路の出力と前記電圧制
   御発振器から発生されるクロック信号の分周結果とに応
   じて、動作クロック信号を停止し、制御電圧を保持する
   ループフィルタと、 前記ループフィルタの出力の制御値をＤ／Ａ変換して前
   記電圧制御発振器に供給するＤ／Ａ変換回路とを具備す
   ることを特徴とする高品位テレビジョン受像器のクロッ
   ク同期化回路。