JPS6128220A - 同期回路 - Google Patents
同期回路Info
- Publication number
- JPS6128220A JPS6128220A JP14843384A JP14843384A JPS6128220A JP S6128220 A JPS6128220 A JP S6128220A JP 14843384 A JP14843384 A JP 14843384A JP 14843384 A JP14843384 A JP 14843384A JP S6128220 A JPS6128220 A JP S6128220A
- Authority
- JP
- Japan
- Prior art keywords
- transfer function
- dropout
- signal
- high gain
- synchronization
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は、入力信号と同期したタロツクを発生させる同
期回路に関する。
期回路に関する。
大容量磁気記憶装置（ＭＳＳ）のデータ読み出し系等に
用いられている同期回路は、同期時間の短いハイゲイン
と呼ばれる伝達関数と、同期時間は長いが鮒音帯域を狭
くして同期外れを起こしに＜＜シたローゲインと呼ばれ
る伝達関数を持っている。そして、初期同期時には伝達
関数をハイゲインに切り換えて同期引き込み時間を短絡
し、同期完了後は伝達関数をローゲインに切り換え、安
定した同期クロックを作っている。また、同期回路への
入力信号に情報欠落部分、即ちドロップアウトがある場
合、その信号は正規の信号とは違った周波数成分を持っ
ており、同期回路は同期外れや暴走を起こし易いため、
１−ロツプアウ１へ部分では入力信号の入力を禁止する
ようになっている。
用いられている同期回路は、同期時間の短いハイゲイン
と呼ばれる伝達関数と、同期時間は長いが鮒音帯域を狭
くして同期外れを起こしに＜＜シたローゲインと呼ばれ
る伝達関数を持っている。そして、初期同期時には伝達
関数をハイゲインに切り換えて同期引き込み時間を短絡
し、同期完了後は伝達関数をローゲインに切り換え、安
定した同期クロックを作っている。また、同期回路への
入力信号に情報欠落部分、即ちドロップアウトがある場
合、その信号は正規の信号とは違った周波数成分を持っ
ており、同期回路は同期外れや暴走を起こし易いため、
１−ロツプアウ１へ部分では入力信号の入力を禁止する
ようになっている。
しかし、従来の同期回路は、初期同期完了後は伝達関数
をローゲインのままにしているため、ドロップアウト終
了後の再同期に長い時間がかかったり、同期できなくな
るという欠点があった。
をローゲインのままにしているため、ドロップアウト終
了後の再同期に長い時間がかかったり、同期できなくな
るという欠点があった。
本発明の目的は、ドロップアウト終了後の再同期が確実
にかつ短時間で行われるようにした同期回路を提供する
ことにある。
にかつ短時間で行われるようにした同期回路を提供する
ことにある。
本発明は、初期同期期間と同様に、ドロップアウド終了
後の再同期期間においても伝達関数を／）イゲインに一
時的に明り換えることを特徴とするものである。
後の再同期期間においても伝達関数を／）イゲインに一
時的に明り換えることを特徴とするものである。
以下、図面により本発明の一実施例を詳細に説明する。
第１図は本発明による同期回路のブロック図である。１
はパルス化回路であり、入力信号であるアナログ信号ａ
をデジタル信号すに変換する。２はアナログ信号ａのド
ロップアウトを検出するためのドロップアウト検出回路
であり、ドロップアウト期間を示すドロップアウト検出
信号Ｃを発生する。３はＡＮＤゲーＩ・であり、デジタ
ル信号すどドロップアウト検出信号Ｃを入力され、デジ
タル信号すからドロップアラ１〜部分を除去したデジタ
ル信号ｄを出力する。
はパルス化回路であり、入力信号であるアナログ信号ａ
をデジタル信号すに変換する。２はアナログ信号ａのド
ロップアウトを検出するためのドロップアウト検出回路
であり、ドロップアウト期間を示すドロップアウト検出
信号Ｃを発生する。３はＡＮＤゲーＩ・であり、デジタ
ル信号すどドロップアウト検出信号Ｃを入力され、デジ
タル信号すからドロップアラ１〜部分を除去したデジタ
ル信号ｄを出力する。
４は位相比較回路であり、デジタル信号ｄと、電圧制御
発振器（ＶＣＯ）７により発生されたクロックｈどの位
相を比較し、その位相差に比例したパルス幅の信号を出
力する。この）＜ルス信号（まフィルタ回路６により直
流電圧に変換され、電圧制御発振器７にコントロール電
圧ｇとして印加される。このコントロール電圧ｇに従っ
て、タロツクｈと位相比較口ｌ！８４の出力信号の位相
差がなくなるように電圧制御発振器７の発振周波数、つ
まりクロック周波数が制御され、アナログ信号ａと同期
したタロツクｈが作られる。
発振器（ＶＣＯ）７により発生されたクロックｈどの位
相を比較し、その位相差に比例したパルス幅の信号を出
力する。この）＜ルス信号（まフィルタ回路６により直
流電圧に変換され、電圧制御発振器７にコントロール電
圧ｇとして印加される。このコントロール電圧ｇに従っ
て、タロツクｈと位相比較口ｌ！８４の出力信号の位相
差がなくなるように電圧制御発振器７の発振周波数、つ
まりクロック周波数が制御され、アナログ信号ａと同期
したタロツクｈが作られる。
フィルタ回路６は２つのスイッチ８，９を有する。一方
のスイッチ８が閉じられた場合、当該同期回路の伝達関
数はハイゲインとなり、他方のスイッチ９が閉じられた
場合、伝達関数はローゲインとなる。５は伝達関数切換
制御回路であり、スイッチ８を制御するためのハイゲイ
ン信号ｅとスイッチ９を制御するためのローゲイン信号
ｆを出力する。
のスイッチ８が閉じられた場合、当該同期回路の伝達関
数はハイゲインとなり、他方のスイッチ９が閉じられた
場合、伝達関数はローゲインとなる。５は伝達関数切換
制御回路であり、スイッチ８を制御するためのハイゲイ
ン信号ｅとスイッチ９を制御するためのローゲイン信号
ｆを出力する。
次に、第２図のタイミング図に従って同期回路の動作を
説明する。
説明する。
まず初期同期時の動作を説明する。アナログ信号ａの入
力が開始すると、ドロップアウト検出信号がオンするの
で、伝達関数切換制御回路５はハイゲイン信号ｅをオン
し、フィルタ回路６のスイッチ８を閉じさせ、伝達関数
をハイゲインに切り換えることにより、短時間でクロッ
クｈをアナログ信号ａに同期させる。この初期同期が完
了すると、伝達関数切換制御回路５はハイゲイン信号ｅ
をオフすることによりスイッチ８を開き、同時にローゲ
イン信号ｆをオンすることによりスイッチ９を閉じさせ
、伝達関数をローゲインに切り換えることにより、ジッ
ターの少ない安定したクロックｈを発生させる。
力が開始すると、ドロップアウト検出信号がオンするの
で、伝達関数切換制御回路５はハイゲイン信号ｅをオン
し、フィルタ回路６のスイッチ８を閉じさせ、伝達関数
をハイゲインに切り換えることにより、短時間でクロッ
クｈをアナログ信号ａに同期させる。この初期同期が完
了すると、伝達関数切換制御回路５はハイゲイン信号ｅ
をオフすることによりスイッチ８を開き、同時にローゲ
イン信号ｆをオンすることによりスイッチ９を閉じさせ
、伝達関数をローゲインに切り換えることにより、ジッ
ターの少ない安定したクロックｈを発生させる。
次にドロップアウト時間、およびドロップアウト終了後
の再同期期間の動作を説明する。アナログ信号ａのドロ
ップアウト期間Ｔにおいては、ドロップアウト検出信号
Ｃがオフするため、デジタル信号ｄは抑止され、その結
果、コントロール電圧ｇは電圧制御発振器７の自走周波
数に相当する電圧レベルに徐々に近付いて行く。また、
このドロップアウト期間Ｔにおいては、ローゲイン信号
ｆがオンされたままであり、伝達関数はローゲインに保
たれ、同期回路の暴走が防止される。
の再同期期間の動作を説明する。アナログ信号ａのドロ
ップアウト期間Ｔにおいては、ドロップアウト検出信号
Ｃがオフするため、デジタル信号ｄは抑止され、その結
果、コントロール電圧ｇは電圧制御発振器７の自走周波
数に相当する電圧レベルに徐々に近付いて行く。また、
このドロップアウト期間Ｔにおいては、ローゲイン信号
ｆがオンされたままであり、伝達関数はローゲインに保
たれ、同期回路の暴走が防止される。
ドロップアラ］−が終了すると、ドロップアウト検出信
号Ｃが再びオンし、伝達関数切換制御回路５はローゲイ
ン信号ｆをオフし、ハイゲイン信号ｅをオンすることに
より伝達関数をハイゲインに切り換え、同期回路の再同
期を確実迅速に行わせる。このドロップアラ１〜終了後
の再同期が完了すると、伝達関数切換制御回路５はハイ
ゲイン信号ｅをオフし、ローゲイン信号ｆをオンして伝
達関数をローレベルに切り換え、これによりジッターの
少ない安定したクロックｈが得られる。
号Ｃが再びオンし、伝達関数切換制御回路５はローゲイ
ン信号ｆをオフし、ハイゲイン信号ｅをオンすることに
より伝達関数をハイゲインに切り換え、同期回路の再同
期を確実迅速に行わせる。このドロップアラ１〜終了後
の再同期が完了すると、伝達関数切換制御回路５はハイ
ゲイン信号ｅをオフし、ローゲイン信号ｆをオンして伝
達関数をローレベルに切り換え、これによりジッターの
少ない安定したクロックｈが得られる。
なお本発明は、上記実施例にのみ限定されるものではな
く、適宜変形して実施できるものである。
く、適宜変形して実施できるものである。
〔発明の効果〕
以上説明したように本発明によれば、ドロップアウト終
了後の再開−期期間において伝達関数をハイゲインに切
り換え、再同期完了後は伝達関数をローゲインに切り換
えるため、ドロップアウト後の再同期を確実かつ迅速に
行うことができ、また再同期後のジッター等を防止でき
るなどの効果を達成できる。
了後の再開−期期間において伝達関数をハイゲインに切
り換え、再同期完了後は伝達関数をローゲインに切り換
えるため、ドロップアウト後の再同期を確実かつ迅速に
行うことができ、また再同期後のジッター等を防止でき
るなどの効果を達成できる。
第１図は本発明の一実施例である同期回路のブロック図
、第２図は同期回路の動作を説明するためのタイミング
図である。 １・・・パルス化回路、 ２・・ドロップアウト検出
回路、 ３・・・ＡＮＤゲート、 ４・・位相比較
回路、 ５・・伝達関数切換制御回路、 ６・・・
フィルタ回路、 ７・・電圧制御発振器、 ８，９・・
スイッチ。
、第２図は同期回路の動作を説明するためのタイミング
図である。 １・・・パルス化回路、 ２・・ドロップアウト検出
回路、 ３・・・ＡＮＤゲート、 ４・・位相比較
回路、 ５・・伝達関数切換制御回路、 ６・・・
フィルタ回路、 ７・・電圧制御発振器、 ８，９・・
スイッチ。
Claims (1)
- （１）伝達関数をハイゲィンとローゲィンに切り換え可
能な同期回路において、入力信号のドロップアウトを検
出する手段と、初期同期期間および該手段で検出された
ドロップアウトの終了後の再同期期間に伝達関数をハイ
ゲィンに切り換え、同期完了状態の期間には伝達関数を
ローゲィンに切り換える手段とを有することを特徴とす
る同期回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14843384A JPS6128220A (ja) | 1984-07-17 | 1984-07-17 | 同期回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14843384A JPS6128220A (ja) | 1984-07-17 | 1984-07-17 | 同期回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6128220A true JPS6128220A (ja) | 1986-02-07 |
Family
ID=15452681
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14843384A Pending JPS6128220A (ja) | 1984-07-17 | 1984-07-17 | 同期回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6128220A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62292018A (ja) * | 1986-06-12 | 1987-12-18 | Clarion Co Ltd | デ−タクロツク再生回路 |
| JPH01175321A (ja) * | 1987-12-28 | 1989-07-11 | Sony Corp | Ｐｌｌ回路 |
| EP0923070A2 (en) * | 1997-12-09 | 1999-06-16 | Matsushita Electric Industrial Co., Ltd. | Optical disc recording and reproducing apparatus |
| JP2007250046A (ja) * | 2006-03-14 | 2007-09-27 | Sanyo Electric Co Ltd | 光ディスク装置のｐｌｌ制御回路、光ディスク装置を制御するためのプログラム |
-
1984
- 1984-07-17 JP JP14843384A patent/JPS6128220A/ja active Pending
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62292018A (ja) * | 1986-06-12 | 1987-12-18 | Clarion Co Ltd | デ−タクロツク再生回路 |
| JPH01175321A (ja) * | 1987-12-28 | 1989-07-11 | Sony Corp | Ｐｌｌ回路 |
| EP0923070A2 (en) * | 1997-12-09 | 1999-06-16 | Matsushita Electric Industrial Co., Ltd. | Optical disc recording and reproducing apparatus |
| EP0923070A3 (en) * | 1997-12-09 | 2000-08-23 | Matsushita Electric Industrial Co., Ltd. | Optical disc recording and reproducing apparatus |
| US6459667B1 (en) | 1997-12-09 | 2002-10-01 | Matsushita Electric Industrial Co., Ltd. | Optical disc recording and reproducing apparatus having automatic gate signal generation modes |
| US6643235B2 (en) | 1997-12-09 | 2003-11-04 | Matsushita Electric Industrial Co., Ltd. | Optical disc recording and reproducing apparatus having automatic gate signal generation modes |
| US7035183B2 (en) | 1997-12-09 | 2006-04-25 | Matsushita Electric Industrial Co., Ltd. | Optical disc recording and reproduction apparatus having automatic gate signal generation modes |
| US7292510B2 (en) | 1997-12-09 | 2007-11-06 | Matsushita Electric Industrial Co., Ltd. | Optical disc recording and reproduction apparatus having automatic gate signal generation modes |
| US7508741B2 (en) | 1997-12-09 | 2009-03-24 | Panasonic Corporation | Optical disc recording and reproduction apparatus having automatic gate signal generation modes |
| US7515512B2 (en) | 1997-12-09 | 2009-04-07 | Panasonic Corporation | Optical disc recording and reproduction apparatus |
| US7768891B2 (en) | 1997-12-09 | 2010-08-03 | Panasonic Corporation | Optical disc recording and reproduction apparatus having automatic gate signal generation modes |
| JP2007250046A (ja) * | 2006-03-14 | 2007-09-27 | Sanyo Electric Co Ltd | 光ディスク装置のｐｌｌ制御回路、光ディスク装置を制御するためのプログラム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6338584Y2 (ja) | ||
| JPS6128220A (ja) | 同期回路 | |
| JP2000278123A (ja) | 誤差抑制位相比較回路及びこれを用いたｐｌｌ回路 | |
| JPS6014522A (ja) | デジタル信号に同期したクロツク信号発生装置 | |
| JPS6339209A (ja) | 同期回路 | |
| JPH05300470A (ja) | クロック信号生成回路 | |
| JP2556542B2 (ja) | 同期回路 | |
| JP2674032B2 (ja) | クロック抽出回路 | |
| JPH0282812A (ja) | クロック切換方式 | |
| JPH0514213Y2 (ja) | ||
| JPS5967730A (ja) | Ｐｌｌ回路 | |
| JP2669949B2 (ja) | 位相同期回路 | |
| JPS5918894B2 (ja) | デジタル位相同期回路 | |
| JPH1155115A (ja) | 外部同期クロック発生装置 | |
| JPS607417B2 (ja) | 位相同期回路 | |
| JPS61265934A (ja) | ビツト同期回路 | |
| JPS63110817A (ja) | 位相同期回路 | |
| JPH03119881A (ja) | クロック発生回路 | |
| JPH1069734A (ja) | 再生装置 | |
| JPH03245679A (ja) | 水平同期信号のゲート方法 | |
| JPH0440671A (ja) | Ｐｌｌ装置 | |
| JPH08237123A (ja) | 位相同期回路 | |
| JPH06121187A (ja) | 高品位テレビジョン受像器のクロック同期化回路 | |
| JPH03192822A (ja) | クロック発生装置 | |
| JPH04259168A (ja) | 垂直同期回路 |