RU2003118434A - Интегральная микросхема (имс) с защитой от анализа и способ ее изготовления - Google Patents

Интегральная микросхема (имс) с защитой от анализа и способ ее изготовления

Info

Publication number
RU2003118434A
RU2003118434A RU2003118434/28A RU2003118434A RU2003118434A RU 2003118434 A RU2003118434 A RU 2003118434A RU 2003118434/28 A RU2003118434/28 A RU 2003118434/28A RU 2003118434 A RU2003118434 A RU 2003118434A RU 2003118434 A RU2003118434 A RU 2003118434A
Authority
RU
Russia
Prior art keywords
conductive paths
integrated circuit
wiring
conductive
areas
Prior art date
Application number
RU2003118434/28A
Other languages
English (en)
Other versions
RU2263372C2 (ru
Inventor
Маркус ЯНКЕ
Original Assignee
Инфинеон Текнолоджиз Аг
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from DE10058078A external-priority patent/DE10058078C1/de
Application filed by Инфинеон Текнолоджиз Аг filed Critical Инфинеон Текнолоджиз Аг
Publication of RU2003118434A publication Critical patent/RU2003118434A/ru
Application granted granted Critical
Publication of RU2263372C2 publication Critical patent/RU2263372C2/ru

Links

Claims (10)

1. Интегральная микросхема с подложкой (9), имеющей компоненты схемы и по меньшей мере один уровень разводки (10-13) с первыми проводящими дорожками (20), отличающаяся тем, что на уровне разводки освобожденные от первых проводящих дорожек (20) области (1) заполнены вторыми проводящими дорожками (30) для защиты интегральной микросхемы.
2. Интегральная микросхема по п.1, отличающаяся тем, что к вторым проводящим дорожкам (30) подсоединены схема управления и схема анализа данных для обнаружения разрыва, короткого замыкания одной из вторых проводящих дорожек (31-33) с другой проводящей дорожкой, или шунтирование вторых проводящих дорожек (31-33).
3. Интегральная микросхема по п.1 или 2, отличающаяся тем, что по меньшей мере одна из вторых проводящих дорожек (30) интегральной микросхемы проходит по меньшей мере через два уровня разводки (10-13).
4. Интегральная микросхема по п.3, отличающаяся тем, что непосредственно под или над одной из первых проводящих дорожек (23) интегральной схемы проходит одна из вторых проводящих дорожек (33).
5. Интегральная микросхема по любому из пп.2-4, отличающаяся тем, что вторые проводящие дорожки (30) отнесены к активным линиям.
6. Способ изготовления интегральной микросхемы по любому из пп.1-5 с подложкой (9), имеющий компоненты схемы и по меньшей мере один уровень разводки (10-13) с первыми проводящими дорожками (20), в котором при формировании монтажной схемы для интегральной схемы освобожденные от первых проводящих дорожек (20) области (1) уровня разводки (10-13) заполняют в монтажной схеме вторыми проводящими дорожками (30) для защиты интегральной схемы.
7. Способ по п.6, при котором после заполнения освобожденных областей (1) одного из первых уровней разводки (10-13) вторыми проводящими дорожками (30) для защиты интегральной схемы освобожденные от первых проводящих дорожек (20) области (1) одного из вторых уровней разводки (10-13) заполняют вторыми проводящими дорожками (30) для защиты интегральной схемы и, в перекрывающихся зонах обеих областей (1) создают связи между проводящими дорожками (30) обоих уровней разводки (10-13).
8. Способ по п.7, при котором ориентацию двух расположенных друг над другом проводящих дорожек (31, 32) микросхемы в перекрывающих зонах осуществляют перпендикулярно друг к другу.
9. Способ по любому из пп.6, 7 или 8, при котором для вторых проводящих дорожек (30) в подложке (9) и в уровнях разводки (10-13) предусматривают схемы управления и анализа данных (Т4) для обнаружения прерывания или короткого замыкания одной из вторых проводящих дорожек (31-33) с другой дорожкой.
10. Способ по любому из пп.6-9, при котором формирование монтажной схемы интегральной схемы осуществляют на основе способа синтеза.
RU2003118434/28A 2000-11-23 2001-11-08 Интегральная микросхема (имс) с защитой от анализа и способ ее изготовления RU2263372C2 (ru)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE10058078.5 2000-11-23
DE10058078A DE10058078C1 (de) 2000-11-23 2000-11-23 Integrierte Schaltungsanordnung mit Analysierschutz und Verfahren zur Herstellung der Anordnung

Publications (2)

Publication Number Publication Date
RU2003118434A true RU2003118434A (ru) 2004-12-10
RU2263372C2 RU2263372C2 (ru) 2005-10-27

Family

ID=7664330

Family Applications (1)

Application Number Title Priority Date Filing Date
RU2003118434/28A RU2263372C2 (ru) 2000-11-23 2001-11-08 Интегральная микросхема (имс) с защитой от анализа и способ ее изготовления

Country Status (11)

Country Link
US (1) US7288786B2 (ru)
EP (1) EP1336201B1 (ru)
JP (1) JP2004514299A (ru)
KR (1) KR100515555B1 (ru)
CN (1) CN100359684C (ru)
BR (1) BR0115535A (ru)
DE (1) DE10058078C1 (ru)
MX (1) MXPA03004572A (ru)
RU (1) RU2263372C2 (ru)
UA (1) UA75379C2 (ru)
WO (1) WO2002043147A1 (ru)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10218096A1 (de) * 2002-04-23 2003-11-13 Infineon Technologies Ag Integrierte Schaltung
DE10223176B3 (de) * 2002-05-24 2004-01-22 Infineon Technologies Ag Integrierte Schaltung mit sicherheitskritischen Schaltungskomponenten
US7049667B2 (en) 2002-09-27 2006-05-23 Hrl Laboratories, Llc Conductive channel pseudo block process and circuit to inhibit reverse engineering
US6924552B2 (en) * 2002-10-21 2005-08-02 Hrl Laboratories, Llc Multilayered integrated circuit with extraneous conductive traces
DE10337256A1 (de) * 2002-11-21 2004-06-09 Giesecke & Devrient Gmbh Integrierte Schaltkreisanordnung und Verfahren zur Herstellung derselben
JP4846239B2 (ja) * 2002-12-13 2011-12-28 エイチアールエル ラボラトリーズ，エルエルシー ウェル注入を用いた集積回路の改変
US7577926B2 (en) 2003-07-11 2009-08-18 Nxp B.V. Security-sensitive semiconductor product, particularly a smart-card chip
DE102004023462B4 (de) * 2004-05-12 2006-06-08 Infineon Technologies Ag Verfahren zur Ausbildung von Leiterbahnstrukturen auf Halbleiterbauelementen
WO2005117115A1 (en) * 2004-05-28 2005-12-08 Koninklijke Philips Electronics N.V. Chips with useful lines and dummy lines
US7242063B1 (en) 2004-06-29 2007-07-10 Hrl Laboratories, Llc Symmetric non-intrusive and covert technique to render a transistor permanently non-operable
JP2006228910A (ja) * 2005-02-16 2006-08-31 Matsushita Electric Ind Co Ltd 半導体装置
DE102005042790B4 (de) * 2005-09-08 2010-11-18 Infineon Technologies Ag Integrierte Schaltungsanordnung und Verfahren zum Betrieb einer solchen
US8168487B2 (en) 2006-09-28 2012-05-01 Hrl Laboratories, Llc Programmable connection and isolation of active regions in an integrated circuit using ambiguous features to confuse a reverse engineer
EP2115652B1 (en) * 2007-02-20 2019-04-10 Nxp B.V. Semiconductor device with backside tamper protection
US8195995B2 (en) * 2008-07-02 2012-06-05 Infineon Technologies Ag Integrated circuit and method of protecting a circuit part of an integrated circuit
CN102184270A (zh) * 2010-11-24 2011-09-14 天津蓝海微科技有限公司 安全芯片的版图保护电路自动生成方法
FR2986632B1 (fr) 2012-02-06 2016-02-12 Altis Semiconductor Snc Protection d'un circuit integre contre des attaques invasives
US9627310B2 (en) * 2012-04-11 2017-04-18 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device with self-aligned interconnects
US8907497B2 (en) * 2012-04-27 2014-12-09 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device with self-aligned interconnects and blocking portions
US8779592B2 (en) 2012-05-01 2014-07-15 Taiwan Semiconductor Manufacturing Company, Ltd. Via-free interconnect structure with self-aligned metal line interconnections
GB201311834D0 (en) 2013-07-02 2013-08-14 Qinetiq Ltd Electronic hardware assembly
KR20150037167A (ko) * 2013-09-30 2015-04-08 에스케이하이닉스 주식회사 반도체 장치 및 이의 형성 방법
US11211342B1 (en) * 2020-07-21 2021-12-28 Taiwan Semiconductor Manufacturing Company Ltd. Multiplexer cell and semiconductor device having camouflage design, and method for forming multiplexer cell
WO2022161590A1 (en) 2021-01-26 2022-08-04 Tallinn University Of Technology Physical obfuscation of hardware through capacitive coupling

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2471051A1 (fr) * 1979-11-30 1981-06-12 Dassault Electronique Circuit integre a transistors mos protege contre l'analyse et carte comprenant un tel circuit
SU1251138A1 (ru) 1984-12-27 1986-08-15 Рижское Ордена Ленина Производственное Объединение "Вэф" Им.В.И.Ленина Идентификационна карта
US4933898A (en) * 1989-01-12 1990-06-12 General Instrument Corporation Secure integrated circuit chip with conductive shield
US5262353A (en) * 1992-02-03 1993-11-16 Motorola, Inc. Process for forming a structure which electrically shields conductors
US5883000A (en) * 1995-05-03 1999-03-16 Lsi Logic Corporation Circuit device interconnection by direct writing of patterns therein
WO1997004378A1 (en) * 1995-07-20 1997-02-06 Dallas Semiconductor Corporation Microcircuit with memory that is protected by both hardware and software
US5783846A (en) * 1995-09-22 1998-07-21 Hughes Electronics Corporation Digital circuit with transistor geometry and channel stops providing camouflage against reverse engineering
US5861652A (en) * 1996-03-28 1999-01-19 Symbios, Inc. Method and apparatus for protecting functions imbedded within an integrated circuit from reverse engineering
JP3960645B2 (ja) * 1996-12-27 2007-08-15 ローム株式会社 回路チップ搭載カードおよび回路チップモジュール
JPH10270562A (ja) * 1997-03-27 1998-10-09 Nippon Telegr & Teleph Corp <Ntt> 半導体集積回路
JP3638778B2 (ja) * 1997-03-31 2005-04-13 株式会社ルネサステクノロジ 半導体集積回路装置およびその製造方法
JP3682151B2 (ja) * 1997-06-27 2005-08-10 株式会社東芝 配線評価方法および配線評価装置
ATE254803T1 (de) * 1997-09-19 2003-12-15 Fraunhofer Ges Forschung Verdrahtungsverfahren für halbleiter-bauelemente zur verhinderung von produktpiraterie und produktmanipulation, durch das verfahren hergestelltes halbleiter-bauelement und verwendung des halbleiter-bauelements in einer chipkarte
US6014052A (en) * 1997-09-29 2000-01-11 Lsi Logic Corporation Implementation of serial fusible links
US6137318A (en) * 1997-12-09 2000-10-24 Oki Electric Industry Co., Ltd. Logic circuit having dummy MOS transistor
DE19810730A1 (de) * 1998-03-12 1999-09-16 Philips Patentverwaltung Microcontrollerschaltung
RU2151422C1 (ru) 1998-06-15 2000-06-20 Саратовский государственный университет им. Н.Г. Чернышевского Микроэлектронное устройство
WO2000011719A1 (de) * 1998-08-18 2000-03-02 Infineon Technologies Ag Halbleiterchip mit oberflächenabdeckung
JP2000076140A (ja) 1998-09-02 2000-03-14 Nippon Telegr & Teleph Corp <Ntt> 半導体集積回路
WO2000019490A2 (en) * 1998-09-29 2000-04-06 Conexant Systems, Inc. Dummy fill cell for reducing layer-to-layer interaction
US6496119B1 (en) 1998-11-05 2002-12-17 Infineon Technologies Ag Protection circuit for an integrated circuit
JP2002543621A (ja) 1999-05-03 2002-12-17 インフィネオン テクノロジース アクチエンゲゼルシャフト 多次元に積層されたチップステープルを保安するための方法および装置
JP2001196372A (ja) * 2000-01-13 2001-07-19 Mitsubishi Electric Corp 半導体装置
JP2001284357A (ja) 2000-03-30 2001-10-12 Sony Corp 半導体装置
JP2002118235A (ja) * 2000-10-10 2002-04-19 Mitsubishi Electric Corp 半導体装置、半導体製造方法、および半導体製造用マスク

Similar Documents

Publication Publication Date Title
RU2003118434A (ru) Интегральная микросхема (имс) с защитой от анализа и способ ее изготовления
US7298040B2 (en) Wire bonding method and apparatus for integrated circuit
KR960035835A (ko) 반도체장치와 그 제조방법
JP4595823B2 (ja) ボールグリッドアレイ
US6853085B2 (en) Method and device for securing a multi-dimensionally constructed chip stack and chip configuration
KR100487530B1 (ko) 테스트 소자 그룹이 구비된 반도체 소자
RU2263372C2 (ru) Интегральная микросхема (имс) с защитой от анализа и способ ее изготовления
JPH1174407A (ja) 半導体装置
JPH02165652A (ja) 半導体集積回路装置
US6849479B2 (en) Substrate based ESD network protection method for flip chip design
JP2003060153A (ja) 半導体パッケージ
CN100565840C (zh) 半导体装置
KR910019209A (ko) 반도체 집적회로 장치
US9131615B2 (en) Printed circuit board
BR9913054A (pt) Chip semicondutor co cobertura de superfìcie
US20030015785A1 (en) BGA type semiconductor device and electronic equipment using the same
FR2779255B1 (fr) Procede de fabrication d&#39;un dispositif electronique portable comportant au moins une puce de circuit integre
JPH08274127A (ja) 半導体装置
WO2002009153A3 (en) Method of fabricating integrated circuits, providing improved so-called &#39;saw bow&#39; conductive tracks
JPH0230176A (ja) 半導体集積回路
JPS60160641A (ja) リ−ドレスパツケ−ジｉｃの基板実装方法
JP4220141B2 (ja) マルチチップモジュール
JPH07153844A (ja) 半導体集積回路装置
JP2003218178A (ja) 半導体装置および半導体チップ
WO1989012320A1 (en) Wafer scale integrated circuits