JP2004514299A - 解析から保護する集積回路構成およびこの構成を製作する方法 - Google Patents

Abstract

ロジックモジュールの配線プランを作成する際に、合成法によって上部金属レベル（１０〜１３）における導体トラック（２０）がなくされた領域（１）が、集積回路を保護のために利用される導体トラック（３０）で最大限にまで満たされる。これらの導体トラックは、素子（Ｔ４）の利用可能性に応じて、制御または評価するためのセンサ導体トラック（３１〜３３）としてか、または潜在的傍受者を混乱させるためだけの、接続されない導体トラック３４として提供される。
【選択図】図１ｂ

Description

【０００１】
本発明は、回路素子を有する基板および第１の導体トラックを有する配線レベルを備える集積回路構成、ならびにこの集積回路構成を製作するための方法に関する。
【０００２】
集積回路において、特に、これがスマートカードにおいて用いられた場合、潜在的アタッカーは、いわゆる「リバースエンジニアリング」を用いて集積回路の解析を行い、得られた情報を用いて、回路の機能態様を変更するか、またはメモリ内のデータを操作することが可能である。この方法は、特に、例えば、キャッシュカード機能または立入り許可機能を有するセキュリティに関連する回路に、望ましくない結果をもたらし得る。通常、この解析の際には、チップを覆う材料およびチップの配線を保護する上部層の一部分が除去される。露出する上部の導体トラックは、大抵の場合、セキュリティに関連する線ではなく、さらに深い層および線に到達するためには、いわゆるバイパス線を通って迂回され得る。現在、これらの工程は、「ＦＩＢ法」（「Ｆｏｃｕｓｓｅｄ−Ｉｏｎ−Ｂｅａｍ」）を用いてわずかな手間とコストで実行され得る。より深いところに位置するセキュリティに関連する線、すなわち、危険な線に到達されると、すぐに、これらの線から信号およびパルスが取り出され得る（いわゆる「プロービング」）か、またはこれらの線に信号が印加されて、データが操作され得る（「フォーシング」）。
【０００３】
従って、以前は、集積回路の解析および操作を防止するか、または少なくともこれを困難にすることが目的であった。一方では、配線プランの際に危険な線を隠して構造化することによる解決が試みられ、他方では、関連する配線レベルを覆う保護層を設けることが取り組まれた。この保護レベル（英語では「ｓｈｉｅｌｄ」）では、周知のように、例えば、蛇行形状または格子形状の線が、対にして保護レベルにおいて実現される。種々の電圧が存在することによりこれらの線が中断または短絡する場合、検出センサは、メモリを消去させ、他の回路部分をリセットさせ、または機能を無能力にさせる。無接続、無電圧の線としてこの「受動的」と呼ばれる線を製作することもまた可能である。これらの線は、この場合、攻撃されると複雑性を高めるため、かつ、混乱させるためのみに利用されている。
【０００４】
モジュールのセキュリティは、上述の受動線が、配線プランを設計する際に、いわゆる能動線と置換されることによって、さらに向上され得る。これらの線の場合、制御回路によって信号がシールドの線に印加され、評価回路によってこれらの信号が解析され、例えば、基準信号と比較される。ここで、信号が変化する可能性があるので、シールドは、ＦＩＢ法によるバイパス線の非常に複雑な置換によってのみ迂回され得る。
【０００５】
従来の論理モジュールの集積回路は、実質的に手動で制御される設計で作成されるが（フルカスタムデザイン）、より高い労力と費用をかける場合のみ、今日その価値が益々認められつつある合成ロジックにおける作業および処理が可能である。
【０００６】
この方法の場合、オブジェクトの機能および関係は、より高級なプログラム言語、例えば、ＶＨＤＬでのみ表され、コンパイルプログラムによって、完成された配線プランに翻訳される。シールド線の保護特性は、実際の回路から独立した機能、およびその空間的位置から明らかになるが、合成法の場合、演繹的に確定され得ないので、この方法の場合、残念ながら、配線プランに、後から労力と費用をかけて手動で保護レベルが補充され得る。これは、集積回路の作成において望ましい効率的および時間的利点と対照的である。
【０００７】
この場合、まさに合成法を用いて作成された集積回路が、特に攻撃可能になり得る。なぜなら、大抵の配線は、より深い層で行われ、他方、より上の層における線の占有度（Ｆｕｅｌｌｇｒａｄ）が益々少なくなるからである。これによって、潜在的なアタッカーは、より上の配線レベルに位置する線にぶつかることなく、例えば先端測定場所（Ｓｐｉｔｚｅｎｍｅｓｓｐｌａｔｚ）から、針を用いて、深いところに位置するセキュリティに関連する危険な線に直接的に到達することが可能である。
【０００８】
本発明の課題は、集積回路構成、およびこのような集積回路構成を製作する方法を提供することである。この方法は、外部から攻撃して来る解析方法に対して、特に、配線プランが合成法で作成された場合に対して、少ない労力とわずかなコストで高い保護を提供する。
【０００９】
この課題は、本発明により、請求項１および６の措置によって解決される。
【００１０】
導体トラックによって解析が妨げられるチップスタックは、ＷＯ　００／６７３１９号から公知である。
【００１１】
本発明により、集積回路の規定どおりの機能を支援する導体トラックがない領域を、集積回路を保護のために利用される導体トラックで満たすことによって、各レベルごとに、導体トラックの最大占有度が可能になる。これにより、潜在的アタッカーがリバースエンジニアリングの際に調査すべき導体トラックの数は、配線レベルごとに増え、他方では、潜在的アタッカーは、どの導体トラックが実際の集積回路として利用され、どれがこの回路を保護のみのために利用されるのかを最初から配線レベルで突き止めることができない。従って、異なった役割の導体トラックが１つの配線レベル内を満たし、かつ共に配置することは、リバースエンジニアリングの際にかかる労力と費用を相当高くするという利点が生じる。
【００１２】
本発明による集積回路構成は、能動回路素子を有する基板、および、例えば、いわゆる能動回路素子を有しない、フリップフロップとして用いられる集積回路構成を含み得、ここで、その回路構成は、通常、裏返されて、パターニングされた面が、再び、能動回路素子を含む基板のパターニングされた面に接着される。これらはまた、共に、まさに本発明による回路構成をもたらす。
【００１３】
本発明の本明細書において、回路素子という概念は、導体トラックも含むことに特に留意されたい。従って、本発明による集積回路構成は、上述の、例えば、導体トラックのみを備える上述のフリップフロップにおいても用いられ得る。従って、この集積回路構成は、能動回路素子を備えるチップのさらなる保護として機能し得る。
【００１４】
本発明による構成を製作する方法は、合成法によって作成された集積回路に対して特に有利であることが明らかである。場合によっては、合成法で上部の配線レベルが導体トラックによって覆われない、従って、露出し、かつ深いところに位置する危険な導体トラックは、本発明により、当該の導体トラックのすぐ上に位置する露出された領域を満たすことによって、合成法の終了後、保護のために利用される導体トラックで集積回路を覆い得る。しかしながら、合成法の前またはその間に本発明を用いる可能性もまた、この教示によって考慮され得る。好適には、本発明による構成および方法は、占有プログラム（Ｆｕｅｌｌｐｒｏｇｒａｍｍ）によって実現される。このプログラムは、理想的にも、合成法の後に続く。その結果、速いという利点と並んで、集積回路の配線プランが変更された新しいモジュールバージョンを生成することにより、同様に、保護線の全く新しい配線プランが作成されることが可能になる。従って、リバースエンジニアリングの解析は、あるモジュールバージョンと次のモジュールバージョンとの小さい違いを調査することだけでなく、多くの労力と費用を用いて、全く新たに実行されなければならない。
【００１５】
対応する導体トラックは、すでに配線されたレベルに位置するので、本集積回路構成においては、保護導体トラックの専用レベルが提供されなくてもよく、金属レベルを設けるための追加のコストが発生しない。これに対して、ここで通常用いられる専用保護レベルを用いずに、手動で組立てられたライブラリモジュールまたは導体トラックおよび供給トラックの空いた領域の中に、対応する保護導体トラックが満たされるか、または配置された場合、この経済的利点は、フルカスタムデザインで作成される集積回路の場合にもまた獲得され得る。
【００１６】
さらなる局面は、集積回路を保護するための導体トラックを有する領域が多層であり得ることである。多層性によってもたらされる（例えば、容量性センサ線が第１のレベルに、比較器が備えられた信号線およびセンサ線が第２のレベルにというような）複雑性の増加とならんで、これによって、、種々の保護メカニズムが組み合わされ得る。この組み合わせによって、連続するレベルの除去および導体トラックの調査が、有利にも、著しく困難となる。
【００１７】
さらなる有利な実施形態は、従属請求項から明らかである。
【００１８】
本発明は、以下において、例示の実施形態を用いてさらに詳細に説明される。
【００１９】
図１ａは、合成法を用いて作成された、従来技術による集積回路構成の配線プランである。構成を示した例示的な断面図において、基板９上に３つのトランジスタＴ１、Ｔ２およびＴ３が示される。これらのうち、トランジスタＴ１、Ｔ２は、ＣＭＯＳインバータを示す。基板上に位置する絶縁層９１内に、対応するゲート電極Ｇ１〜Ｇ３、およびこれらの３つのトランジスタのソース領域Ｓ１〜Ｓ３およびドレイン領域Ｄ１〜Ｄ３との金属接点が位置する。この層上に、素子の配線に利用される導体トラック２０を備える分離層が設けられた第１の金属レベル１０が位置する。導体トラック２０の交差に伴なって、これらは、互いに分離層によって分離された、上部に位置する金属レベル１１、１２および１３にさらに載り換えなければならず、ここで、通常、特に供給線が、最上部の金属プライに配置される。それぞれの素子の関係および機能態様を反映するＶＨＤＬプログラムコードは、コンパイルプログラムによって翻訳され、ここで、最適化された、例えば、可能な限り短い配線路を示す配線プランが生じる。これによって、最下部の金属プライ１０は、最も密に導体トラックで占められ、他方、この占有度は、上部の金属プライに向かって著しく減少する。このようにして、配線プランは、上方の金属プライに向かってより広くなる、導体トラックがない領域１、１’が生じるが、もはやコンパイルプログラムによって用いられない、導体トラックによって包囲される空いた領域１’もまた生じ得る。
【００２０】
この回路構成によると、潜在的アタッカーは、攻撃するために金属プライ１０〜１３間の分離層を取り去った後、第１の金属プライ１０に位置するセキュリティに関連するトランジスタＴ３の導体トラック２１、またはさらに第２の金属プライ１１に位置するトランジスタＴ２、Ｔ３の導体トラック２２に、例えば、針を用いて到達することが可能であり、ここで、プロービングまたはフォーシングが行われる。
【００２１】
本発明に基づく、集積回路構成を製作する方法によると、例えば、合成法で、導体トラックがない領域１は、集積回路を保護のために利用されるさらなる導体トラック３０で満たされる。これは、手動で行われ得るが、理想的には、計算技術の占有プログラムによって実現される。この占有プログラムは、空いた領域を検出し、かつ所与の保護機能を守って、導体トラックで満たす。場合によっては、基板上のなお空いた領域が、ここで、図１ｂにて示されるトランジスタＴ４のように、センサ線の素子のために利用され得る。センサ線として利用される導体トラック３０は、ここで、空いた領域１を可能な限り密に満たして、その配置だけによっても、先端測定場所から、針によってまたはＦＩＢ法によって、危険な導体トラック２１、２２へアクセスされることを阻止する。導体トラック３０に、例えば、トランジスタＴ４が含む評価デバイスおよび制御デバイスにより信号が印可されることによって、基準信号と比較されて、導体３０が短絡または迂回によって損傷していないかどうかが点検され得る。信号が等しくない場合、例えば、集積回路のメモリが、評価デバイスによってリセットまたは消去される。
【００２２】
潜在的攻撃は、導体トラック３１、３２の格子形状または蛇行形状の形成によって、特に困難になる。ここで、金属レベル１３における導体トラック３１が、その下に位置する金属層１２に配置される導体トラック３２に対して垂直に方向付けされた場合、潜在的アタッカーが、その下に位置する線に到達することを特に困難にする。なぜなら、この場合、針を用いて穴を作ることによってまたはＦＩＢを用いて導体トラック２２に到達しようとすると、その下に位置する金属レベル１３の非常に多くの導体トラック３１、および金属レベル１２の導体トラック３２が中断されなければならず、これらが、その後、潜在的アタッカーによって、それぞれ個別に調査または迂回される必要があるからである。
【００２３】
さらなる利点は、集積回路のより上部の金属プライに位置する導体トラックを、その下に位置する、保護のために利用される導体トラックを用いて提供される。これは図１ｂにおいて、金属レベル１２の導体トラック２３によって表され、この導体トラック２３の下側に、導体トラック３３が、最も長い長さで並列に延びる。導体トラック３３の中断が検出されることによって、ここで、すなわち即座に導体トラック２３の同時の中断およびこれへの攻撃が推察され得、これによって、評価ロジックを用いて、集積回路の動作モードが変更させられ得る。
【００２４】
さらに、制御デバイスおよび評価デバイスが空いた領域１’に到達しえ得ない場合のために、混乱させるためにのみ利用される、接続されない導体トラック３４を提供することが可能である。さらに、導体トラックで満たすことによって、層表面を安定化するために金属面を挿入する、一般的に行われる工程は必要とされない。従って、労力と費用を追加することなく、またはほんのわずかな追加で、モジュールのセキュリティが有利に向上される。
【図面の簡単な説明】
【図１ａ】
図１ａは、従来技術による、４つの金属レベルにてトランジスタおよび導体トラックを有する、合成法で作成された例示的回路構成の断面を示す。
【図１ｂ】
図１ｂは、満たされた後、すなわち本発明による回路構成を製作する方法の使用後の、４つの金属レベルにてトランジスタおよび導体トラックを有する、合成法で作成された例示的回路構成の断面を示す。
【符号の説明】
１　　　　　第１の導体トラックがない領域
１’　　　　第１の導体がない包囲された領域
９　　　　　基板
１０　　　　第１の金属レベル
１１　　　　第２の金属レベル
１２　　　　第３の金属レベル
１３　　　　第４の金属レベル
２０　　　　第１の導体トラック（全体）
２１　　　　第１の金属レベルにおける危険な導体トラック
２２　　　　第２の金属レベルにおける危険な導体トラック
２３　　　　第３の金属レベルにおける危険な導体トラック
３０　　　　保護のために利用される第２の導体トラック（全体）
３１　　　　第４の金属レベルの蛇行形状導体トラック
３２　　　　第３の金属レベルの蛇行形状導体トラック
３３　　　　２３と並列に延びる導体トラック
３４　　　　接続のない導体トラック
Ｔ１〜Ｔ４　トランジスタ
Ｇ１〜Ｇ３　ゲート電極
Ｓ１〜Ｓ３　ソース領域
Ｄ１〜Ｄ３　ドレイン領域

Claims (10)

1. 回路素子を有する基板（９）と、第１の導体トラック（２０）を有する少なくとも１つの配線レベル（１０〜１３）とを備える集積回路構成であって、
   該配線レベル内に、該第１の導体トラック（２０）がない領域（１）が、該集積回路構成を保護するために、第２の導体トラック（３０）で満たされることを特徴とする、集積回路構成。
2. 第２の導体トラック（３１〜３３）のうちの１つとさらなる１つの導体トラックとの中断、短絡、あるいは、前記第２の導体トラック（３１〜３３）の迂回を検出するために、該第２の導体トラック（３０）に、制御回路および評価回路が接続されることを特徴とする、請求項１に記載の集積回路。
3. 前記集積回路構成の前記第２の導体トラック（３０）のうちの少なくとも１つは、少なくとも２つの配線レベル（１０〜１３）にわたって延びることを特徴とする、請求項１または２に記載の集積回路構成。
4. 前記集積回路の前記第１の導体トラック（２３）のうちの１つのすぐ下か、またはその上に前記第２の導体トラック（３３）のうちの１つが走ることを特徴とする、請求項３に記載の集積回路構成。
5. 前記第２の導体トラック（３０）は、能動線に割り当てられることを特徴とする、請求項２〜４のいずれか一つに記載の集積回路構成。
6. 請求項１〜５のいずれか一つに記載の、回路素子を有する基板（９）と、第１の導体トラック（２０）を有する少なくとも１つの配線レベル（１０〜１３）とを備える集積回路構成を製作する方法であって、集積回路の配線プランを作成する方法において、該配線レベル（１０〜１３）の第１の導体トラック（２０）がない領域（１）は、該配線プランの該集積回路を保護するために、第２の導体トラック（３０）で満たされる、方法。
7. 前記第１の配線レベル（１０〜１３）の前記空いた領域（１）が、前記集積回路を保護するために、第２の導体トラック（３０）で満たされた後、
   第２の配線レベル（１０〜１３）の前記第１の導体トラック（２０）がない領域（１）が、該集積回路を保護するために、第２の導体トラック（３０）で満たされ、
   該両方の領域（１）の重なり合う区域において、両方の配線レベル（１０〜１３）の該導体トラック（３０）間に接続が生成される、請求項６に記載の方法。
8. 前記重なり合う区域における前記回路構成の重なり合って構成される２つの導体トラック（３１、３２）は、互いに対して垂直に方向付けられる、請求項７に記載の方法。
9. 前記基板（９）および前記配線レベル（１０〜１３）における前記第２の導体（３０）に、前記第２の導体トラック（３１〜３３）のうちの１つと、さらなる１つの導体トラックとの中断または短絡を検出するために、制御回路および評価回路（Ｔ４）が提供される、請求項６、７または８に記載の方法。
10. 前記集積回路の前記配線プランの作成は、合成法に基づく、請求項６〜９のいずれか１つに記載の方法。