JP2004507112A - 基板内に形成された集積回路を保護するデバイス - Google Patents
基板内に形成された集積回路を保護するデバイス Download PDFInfo
- Publication number
- JP2004507112A JP2004507112A JP2002521365A JP2002521365A JP2004507112A JP 2004507112 A JP2004507112 A JP 2004507112A JP 2002521365 A JP2002521365 A JP 2002521365A JP 2002521365 A JP2002521365 A JP 2002521365A JP 2004507112 A JP2004507112 A JP 2004507112A
- Authority
- JP
- Japan
- Prior art keywords
- drive
- shield
- receiver
- switching
- conductor track
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/57—Protection from inspection, reverse engineering or tampering
- H01L23/576—Protection from inspection, reverse engineering or tampering using active circuits
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
- G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
- G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
- G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
- G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
- G06K19/073—Special arrangements for circuits, e.g. for protecting identification code in memory
- G06K19/07309—Means for preventing undesired reading or writing from or onto record carriers
- G06K19/07372—Means for preventing undesired reading or writing from or onto record carriers by detecting tampering with the circuit
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Security & Cryptography (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Power Engineering (AREA)
- Semiconductor Integrated Circuits (AREA)
- Amplifiers (AREA)
Abstract
本発明は、基板内に形成される集積回路を、能動シールドを用いて保護する装置を提示する。この能動シールドは、送信器、受信器、この送信器と受信器との間に延びる、少なくとも2つの導体トラック、ならびに、この送信器および受信器と接続された駆動および評価デバイスを有する。シールドは、集積回路を少なくとも部分的に覆う。基板上に付与された被覆材料は、集積回路の機械的保護を形成する。シールドはスイッチング装置を有し、これにより、第1のスイッチング状態にて、容量計測法が実行可能であり、第2のスイッチング状態にて、シールドの損傷が検出可能である。
【選択図】図1
【選択図】図1
Description
【0001】
本発明は、シールドおよび該基板上に付与された覆いを用いて、基板内に形成された集積回路を保護する装置に関する。シールドは、該集積回路を少なくとも部分的に覆い、送信器、受信器、この該送信器と該受信器との間に延びる、少なくとも2つの導体トラック、ならびに該送信器および受信器と接続された駆動および評価デバイスを備える。
【0002】
集積回路を分析、いわゆる「リバースエンジニアリング(Reverse Engineering)」を行なうことが可能である。この分析は、単に機能方法を分析することか、あるいはデータ内容または機能シーケンスを操作する目的で、機能方法に影響を及ぼすことに利用され得る。分析の目的で、第1のステップにて、最初に、チップの表面を覆う材料が分解される。この材料は、半導体構成要素のハウジングを形成する樹脂材料か、または、チップの表面および電気的接続を機械的な損傷から保護するためにのみ利用される、いわゆる「グローブトップ(Globe Top)」のどちらかであり得る。このような「グローブトップ」は、例えば、スマートカードモジュールにおいて用いられる。チップのパシベーション層上に、さらに、通常、薄い樹脂層(「イミド」、「フォトイミド(Photoimid)」)が付与される。さらに、この層は、リバースエンジニアリング法において除去される。半導体チップを包囲するか、または覆う材料が除去された後、通常、半導体チップのパシベーション層がアクセス可能である。パシベーション層は、エッチング法、レーザ法またはFIB(収束イオンビーム)法を用いて、選択的に除去可能であり得る。これによって、信号線へのアクセスが取得される。
【0003】
集積回路の分析は、原則的に、望ましくない。特に、セキュリティに関連した回路、例えば、電子財布等の機能を含む、スマートカード上のマイクロ制御器において、リバースエンジニアリングは、可能性に応じて阻止され得る。実際には、このような分析を少なくとも困難にし得る、種々の方法が既に存在する。集積回路を保護するために、いわゆるシールドを用いて回路を覆うことが公知である。この場合、シールドは、集積回路上に延びる少なくとも2つの導体トラックを含む。受動シールドの場合、導体トラックの少なくとも1つに、半導体チップの供給電位が存在し、もう一つの導体トラックに、接地電位が存在する。これらの導体トラックの中断または短絡は、評価回路によって検出される。この評価回路は、その後、集積回路をより安全な状態にする。これは、例えば、リセットを引き起こすか、または記憶内容を消去することであり得る。いわゆる能動シールドの場合、それぞれの導体トラックに存在する信号は、駆動および評価デバイスによって変更され得る。これによって、受動シールドに関して、分析に対するセキュリティは強化される。なぜなら、シールドは、バイパスまたは配線し直し(Umverdrahtung)によって機能を果たす能力が与えられ得るのではないからである。この場合、導体トラックの流れ(Verlauf)は、蛇行形状または格子形状で複数のレベルにおいて実現され得る。
【0004】
WO97/36326号から、成形材料からなる樹脂ハウジングの除去が検出され得る方法および装置が公知である。この場合、樹脂成形材料が除去される際に、2つの導体トラック間で変化するキャパシタンスが検出される。この目的のために、樹脂成形材料ハウジングにおいて、複数のセンサが提供される。しかしながら、これらのセンサは、樹脂成形材料が除去される前に、すでに容易に確認し得、従って、ハウジングを除去する際に、選択的に省略され得るので、キャパシタンスの変化は検出され得ない。
【0005】
さらに、US4,868,489号から、パシベーション層の除去がチップ表面を介して検出される方法が公知である。このために、複数の、比較的大きく形成された検出器が提供される。その大きさゆえに、この検出器は用意に認識可能であり、従って、迂回可能である。さらに、上述の米国特許に記載される構成は、集積回路を覆うシールドが、検出器のある位置において、それぞれ1つの開口部(Aussparung)を有しなければならないという不利な点を有する。これによって、分析が可能になる、弱い位置が生成される。
【0006】
従って、本発明の課題は、分析に対する保護の改善が可能である、基板内に形成される集積回路を保護する装置を提示することである。さらに、リバースエンジニアリングに対してこのような集積回路を保護する方法が提示される。
【0007】
この課題は、請求項1(装置)および請求項12(この装置を保護する方法)の特徴によって解決される。有利な実施形態は、従属請求項から明らかである。
【0008】
本発明は、基板内に形成された集積回路を、能動シールドを用いて保護する装置を提示する。この集積回路の場合、シールドはスイッチング装置を有する。その結果、第1のスイッチング状態にて、容量性計測法が実行可能であり、第2のスイッチング状態にて、シールドの損傷が検出可能である。
【0009】
従って、能動シールドは、本発明により、2つの機能間で切り換え可能である。スイッチング装置が第2のスイッチング状態にある場合、導体トラック間で短絡、または中断された導体トラックが認識され得る。従って、能動シールドにおける操作が認識可能であり、ここで、この機能性は、能動シールドの一般的な機能方法に対応する。
【0010】
スイッチング装置が第1のスイッチング状態を有する場合、容量計測法は、2つの信号線間で実行される。例えば、線のうちの1つに信号が付与される。この信号は、2つの線間のキャパシタンスが対応して高い場合、評価回路によって第2の線上で検出され得る。この場合、1つの導体トラックに供給された信号は一定であり、周期的またはランダムな特性を有する。
【0011】
本発明による装置は、上述の2つの計測法が互いに対して保護し合う特別な利点を有する。容量計測法は、は、例えば、FIB法を用いて、2つの導体トラック間に短絡ハンガー(Kurzschlussbuegel)を付与することによって回避され得る。しかしながら、このような攻撃は、スイッチング装置が第2のスイッチング状態にある場合、「通常の」動作モードによって検出される。他方、容量計測法は、従来の能動シールド法を保護する。なぜなら、攻撃するためには、被覆剤慮の除去が必要とされ、この除去は、容量計測法によって検出されるからである。
【0012】
能動シールドにスイッチング装置を提供することのみを条件とする、2つの検出方法を組み合わせることによって、集積回路の分析に対する保護は、実質的に強化され得る。両方の計測法は、従来技術と異なって、空間的に分離されないので、局所的に限定された攻撃も、もはや目的を達成しない。
【0013】
本発明の有利な実施形態において、スイッチング装置は、導体トラックの一部分にのみ提供される。スイッチング装置は、好適には、複数のスイッチを有し、これらのスイッチは、それぞれ導体トラックに提供される。好適には、スイッチを有する導体トラックと、スイッチを有さない導体トラックとは、容量結合が可能であるように、それぞれ隣接し合って配置される。この場合、容量結合は、スイッチを有さない導体トラック内に供給された信号が、容量結合された導体トラックにおいて、受信器によってほぼ同一に受信されるようでなければならない。この場合、2つの導体トラックは、1つの変形において、互いに直接的に隣接し合って延び得る。別の変形によると、2つの導体トラック間に、少なくとも1つのさらなる導体トラックが配置され得る。この、少なくとも1つのさらなる導体トラックは、有利にも浮動状態にある。すなわち、この導体トラックは、計測法には利用されない。この実施形態によって、2つの導体トラック間で、より大きな容量結合が達成され得る。2つの導体トラック間において、さらに、少なくとも断片的に導体トラックが延び得、これは、計測法のために用いられる。
【0014】
有利にも、スイッチング装置のスイッチは、駆動および評価デバイスと接続され、これらによって制御可能である。同様に、シールドの受信器は、適切にも、駆動および評価デバイスと接続される。従って、スイッチング装置のスイッチおよび受信器は、駆動および評価デバイスによって、どの計測法が実施されるかという、対応する情報を取得する。一部分が駆動および評価デバイスであり得る受信器は、その後、予定された信号が受信されるかどうか、または外部から操作が実行されるかどうかを区別することができる。
【0015】
本発明の実施形態において、スイッチング装置は送信器の部分である。この場合、送信器は、駆動および評価デバイスと接続される。
【0016】
基板内に形成された集積回路を「リバースエンジニアリング」から保護する、本発明による方法は、以下の工程、
a)駆動および評価デバイスによって、スイッチング装置を選択する工程、
b)送信器によって、それぞれ1つの信号を導体トラックに付与する工程、
c)駆動および評価デバイスによって、受信器によって受信される信号を評価する工程、
d)該駆動および評価デバイスによって信号が評価された場合、該集積回路の機能変更を引き起こす工程、
e)予定された結果である場合、工程a〜工程dを繰返す工程
を包含する。
【0017】
好適には、スイッチング装置のスイッチング状態の選択は、駆動および評価デバイスによって、選択的または交互に行なわれる。従って、シールドは、駆動および評価デバイスによる制御に応じて、能動シールドの容量計測法と通常の動作モードとの間を切り換える。
【0018】
特に良好な保護は、スイッチング装置のスイッチング状態が周期的またはランダムな時間的間隔で変化する場合に達成される。
【0019】
セキュリティのさらなる強化は、スイッチング装置が、第2のスイッチング状態、すなわち通常の動作モードにある場合、少なくとも、スイッチを有する導体トラック、およびスイッチを有しない隣接する導体トラックに存在する信号が異なることによって可能になる。
【0020】
本発明は、以下における両方の図を参照して、さらに詳細に説明される。
【0021】
図1および図2は、基板内に形成された集積回路を保護する、本発明による装置の基本的構成を示す。これらの図は、個々の構成要素それぞれに割り当てられた機能のみを示す。しかしながら、これらの図は、示された構成要素が、空間的にどのように互いに配置されるかについて教示しない。
【0022】
基板内の集積回路を分析されないように守る可能性は、集積回路の基板から離れた主用面上を、シールドを用いて、少なくとも部分的に覆うことである。この場合、少なくとも、重要な(kritisch)信号を搬送する、集積回路の導体トラックを覆い得る。ここで、能動シールドは、図1に示すように、送信器2、受信器3、駆動および評価デバイス8、および、送信器2と受信器3との間に延びる少なくとも2つの導体トラック4、5を備える。図1において、互いに平行に延びる4つの導体トラック4、5が設けられる。送信器2と受信器3との間の導体トラックの数は、原則的に、任意に多くしてよい。有利にも、導体トラック4、5は、蛇行形状または格子形状で、2つ以上のレベルにおいて互いに向き合って配置される。
【0023】
能動シールドの通常の動作モードにて、図1に示されるように、送信器2によって導体トラック4、5の各々に信号が付与される。この信号は、導体トラック4、5が無傷の場合、受信器3によって、全く同様に受信されなければならない。駆動および評価デバイス8は、送信器に所与の大きさ(Hoehe)で信号を送信させ、受信器3によって取得された信号を評価する。受信された信号が、送信された信号と一致しない場合、駆動および評価デバイス8は、導体トラック14を介して集積回路13に機能を切り換えさせる。この切り換えは、例えば、記憶媒体内に存在するデータを消去するか、リセットを行なうことである。
【0024】
集積回路の操作または分析は、一方で、半導体チップを包囲する被覆材料(図示せず)、および集積回路上に存在するシールドが除去、または迂回されなければならないことを条件とする。本発明により、ここで、すでに覆いの除去を検出することが可能である。概念「覆い」は、ここで、集積回路のパシベーション上の、グローブトップ等の被覆材料とも、場合によっては、追加的に存在する1つ以上の保護層とも理解される。
【0025】
この目的のために、本発明による装置は、導体トラック4、5の一部分に提供されるスイッチング装置6を有する。本例示の実施形態において、4で表示される導体トラックは、そのようなスイッチを有する。5で表示される導体トラックには、スイッチが提供されない。スイッチは、簡単なトランジスタとして、論理として、またはゲートとして提供され得る。
【0026】
スイッチング装置、すなわち、スイッチング装置のそれぞれのスイッチは、駆動および評価デバイス8と接続される。同様に、受信器3は、駆動および評価デバイス8と接続される。スイッチング状態は、駆動および評価デバイス8によって制御される。同様に、受信器3に、スイッチング装置の状態について通知され、従って、受信信号の正確な評価が行なわれ得る。
【0027】
この図1において、スイッチング装置6のスイッチ7は閉じられているので、導体トラック4は、一般的な能動シールドの実施形態に対応する。
【0028】
図2において、スイッチング装置6のスイッチ7は、導体トラック4が送信器と受信器3との間で中断するように、駆動および評価デバイス8によって駆動される。
【0029】
本発明により、スイッチ7を有する導体トラック4、およびスイッチを有しない導体トラック5は、スイッチが開かれた場合に、導体トラック4、5間に容量結合が生じ得るように、互いに隣接し合って配置される。上方の導線の対は、本例示の実施形態において、直接的に隣接し合って延び、他方、下方の導線の対の導体トラック4、5間に、浮動の、さらなる導体トラックが提供される。この変形の場合、容量計測中に、より強い容量結合が可能である。従って、送信器2によって導体トラック5に供給された信号は、受信器3において接続された、導体トラック4および5の端部にて受信されなければならない。
【0030】
図2に示される容量計測法と、図1による通常の計測法との差別化を行なうために、通常の計測法で、導体トラック4と導体トラック5に異なった信号を供給することは有利である。通常の計測法の場合、その後、受信器3において、対応して、異なった計測信号が受信されなければならない。しかしながら、容量計測法の場合、導体トラック4および5において、受信器3から、ほぼ同一の信号値が受信されなければならない。
【0031】
駆動および評価デバイス8は、ランダムまたは周期的に切り換わる信号シーケンスを能動シールドに送信し、ここで、このシールドは、所与の期間それぞれについて、容量計測法、および、その後、通常の計測法を実行する。すなわち、容量計測法と通常の計測法とを切り換える。容量計測法を用いて、チップの覆い、グローブトップ、またはパシベーション上の樹脂保護層(例えば、「イミド」)の除去、さらに、パシベーション層自体の除去が検出され得る。通常の計測法は、送信器と受信器との間の導体トラックの損傷を検出する。送信データと受信データが異なる場合、機能シーケンスにおける集積回路は影響を受ける。
【0032】
受信器2および送信器3は、駆動および評価デバイス8の構成部分であり得る。これらは、有利にも、操作を防止するために、能動シールドの導体トラックの下に配置される。これらは、それどころか、集積回路13の構成部分であり得る。
【0033】
集積回路13が、能動シールド1の近傍に配置される、この図1および図2において、互いの空間的配置に関する情報はないことに、再度、注意されたい。この配置は、明瞭さのためだけに選択された。図3に模式的に示されるように、配線は、送信器2と受信器3との間の流れにおいて何度も位置を変更する。配線間の距離は、統計的平均値を示す。
【0034】
本発明は、2つの検出方法を組み合わせることによって、分析に対する非常に確実な保護を可能にする。装置は、最小限の、追加的ハードウェアを用いることによって、すなわち、能動シールドの導体トラックにスイッチング装置を提供することによって実現可能である。検出方法は、空間的に分離されないので、局所的な攻撃戦略はもはや不可能である。本発明は、両方の計測法、すなわち、容量計測法および通常の計測法を互いに保護し合うという利点をさらに有する。
【図面の簡単な説明】
【図1】図1は、基板内に形成された集積回路を通常の動作モードで保護する、本発明による装置の基本的構成を示す。
【図2】図2は、容量計測法が実行可能である、本発明による装置の基本的図を示す。
【図3】図3は、本発明による装置の、さらなる例示の実施形態を示す。
本発明は、シールドおよび該基板上に付与された覆いを用いて、基板内に形成された集積回路を保護する装置に関する。シールドは、該集積回路を少なくとも部分的に覆い、送信器、受信器、この該送信器と該受信器との間に延びる、少なくとも2つの導体トラック、ならびに該送信器および受信器と接続された駆動および評価デバイスを備える。
【0002】
集積回路を分析、いわゆる「リバースエンジニアリング(Reverse Engineering)」を行なうことが可能である。この分析は、単に機能方法を分析することか、あるいはデータ内容または機能シーケンスを操作する目的で、機能方法に影響を及ぼすことに利用され得る。分析の目的で、第1のステップにて、最初に、チップの表面を覆う材料が分解される。この材料は、半導体構成要素のハウジングを形成する樹脂材料か、または、チップの表面および電気的接続を機械的な損傷から保護するためにのみ利用される、いわゆる「グローブトップ(Globe Top)」のどちらかであり得る。このような「グローブトップ」は、例えば、スマートカードモジュールにおいて用いられる。チップのパシベーション層上に、さらに、通常、薄い樹脂層(「イミド」、「フォトイミド(Photoimid)」)が付与される。さらに、この層は、リバースエンジニアリング法において除去される。半導体チップを包囲するか、または覆う材料が除去された後、通常、半導体チップのパシベーション層がアクセス可能である。パシベーション層は、エッチング法、レーザ法またはFIB(収束イオンビーム)法を用いて、選択的に除去可能であり得る。これによって、信号線へのアクセスが取得される。
【0003】
集積回路の分析は、原則的に、望ましくない。特に、セキュリティに関連した回路、例えば、電子財布等の機能を含む、スマートカード上のマイクロ制御器において、リバースエンジニアリングは、可能性に応じて阻止され得る。実際には、このような分析を少なくとも困難にし得る、種々の方法が既に存在する。集積回路を保護するために、いわゆるシールドを用いて回路を覆うことが公知である。この場合、シールドは、集積回路上に延びる少なくとも2つの導体トラックを含む。受動シールドの場合、導体トラックの少なくとも1つに、半導体チップの供給電位が存在し、もう一つの導体トラックに、接地電位が存在する。これらの導体トラックの中断または短絡は、評価回路によって検出される。この評価回路は、その後、集積回路をより安全な状態にする。これは、例えば、リセットを引き起こすか、または記憶内容を消去することであり得る。いわゆる能動シールドの場合、それぞれの導体トラックに存在する信号は、駆動および評価デバイスによって変更され得る。これによって、受動シールドに関して、分析に対するセキュリティは強化される。なぜなら、シールドは、バイパスまたは配線し直し(Umverdrahtung)によって機能を果たす能力が与えられ得るのではないからである。この場合、導体トラックの流れ(Verlauf)は、蛇行形状または格子形状で複数のレベルにおいて実現され得る。
【0004】
WO97/36326号から、成形材料からなる樹脂ハウジングの除去が検出され得る方法および装置が公知である。この場合、樹脂成形材料が除去される際に、2つの導体トラック間で変化するキャパシタンスが検出される。この目的のために、樹脂成形材料ハウジングにおいて、複数のセンサが提供される。しかしながら、これらのセンサは、樹脂成形材料が除去される前に、すでに容易に確認し得、従って、ハウジングを除去する際に、選択的に省略され得るので、キャパシタンスの変化は検出され得ない。
【0005】
さらに、US4,868,489号から、パシベーション層の除去がチップ表面を介して検出される方法が公知である。このために、複数の、比較的大きく形成された検出器が提供される。その大きさゆえに、この検出器は用意に認識可能であり、従って、迂回可能である。さらに、上述の米国特許に記載される構成は、集積回路を覆うシールドが、検出器のある位置において、それぞれ1つの開口部(Aussparung)を有しなければならないという不利な点を有する。これによって、分析が可能になる、弱い位置が生成される。
【0006】
従って、本発明の課題は、分析に対する保護の改善が可能である、基板内に形成される集積回路を保護する装置を提示することである。さらに、リバースエンジニアリングに対してこのような集積回路を保護する方法が提示される。
【0007】
この課題は、請求項1(装置)および請求項12(この装置を保護する方法)の特徴によって解決される。有利な実施形態は、従属請求項から明らかである。
【0008】
本発明は、基板内に形成された集積回路を、能動シールドを用いて保護する装置を提示する。この集積回路の場合、シールドはスイッチング装置を有する。その結果、第1のスイッチング状態にて、容量性計測法が実行可能であり、第2のスイッチング状態にて、シールドの損傷が検出可能である。
【0009】
従って、能動シールドは、本発明により、2つの機能間で切り換え可能である。スイッチング装置が第2のスイッチング状態にある場合、導体トラック間で短絡、または中断された導体トラックが認識され得る。従って、能動シールドにおける操作が認識可能であり、ここで、この機能性は、能動シールドの一般的な機能方法に対応する。
【0010】
スイッチング装置が第1のスイッチング状態を有する場合、容量計測法は、2つの信号線間で実行される。例えば、線のうちの1つに信号が付与される。この信号は、2つの線間のキャパシタンスが対応して高い場合、評価回路によって第2の線上で検出され得る。この場合、1つの導体トラックに供給された信号は一定であり、周期的またはランダムな特性を有する。
【0011】
本発明による装置は、上述の2つの計測法が互いに対して保護し合う特別な利点を有する。容量計測法は、は、例えば、FIB法を用いて、2つの導体トラック間に短絡ハンガー(Kurzschlussbuegel)を付与することによって回避され得る。しかしながら、このような攻撃は、スイッチング装置が第2のスイッチング状態にある場合、「通常の」動作モードによって検出される。他方、容量計測法は、従来の能動シールド法を保護する。なぜなら、攻撃するためには、被覆剤慮の除去が必要とされ、この除去は、容量計測法によって検出されるからである。
【0012】
能動シールドにスイッチング装置を提供することのみを条件とする、2つの検出方法を組み合わせることによって、集積回路の分析に対する保護は、実質的に強化され得る。両方の計測法は、従来技術と異なって、空間的に分離されないので、局所的に限定された攻撃も、もはや目的を達成しない。
【0013】
本発明の有利な実施形態において、スイッチング装置は、導体トラックの一部分にのみ提供される。スイッチング装置は、好適には、複数のスイッチを有し、これらのスイッチは、それぞれ導体トラックに提供される。好適には、スイッチを有する導体トラックと、スイッチを有さない導体トラックとは、容量結合が可能であるように、それぞれ隣接し合って配置される。この場合、容量結合は、スイッチを有さない導体トラック内に供給された信号が、容量結合された導体トラックにおいて、受信器によってほぼ同一に受信されるようでなければならない。この場合、2つの導体トラックは、1つの変形において、互いに直接的に隣接し合って延び得る。別の変形によると、2つの導体トラック間に、少なくとも1つのさらなる導体トラックが配置され得る。この、少なくとも1つのさらなる導体トラックは、有利にも浮動状態にある。すなわち、この導体トラックは、計測法には利用されない。この実施形態によって、2つの導体トラック間で、より大きな容量結合が達成され得る。2つの導体トラック間において、さらに、少なくとも断片的に導体トラックが延び得、これは、計測法のために用いられる。
【0014】
有利にも、スイッチング装置のスイッチは、駆動および評価デバイスと接続され、これらによって制御可能である。同様に、シールドの受信器は、適切にも、駆動および評価デバイスと接続される。従って、スイッチング装置のスイッチおよび受信器は、駆動および評価デバイスによって、どの計測法が実施されるかという、対応する情報を取得する。一部分が駆動および評価デバイスであり得る受信器は、その後、予定された信号が受信されるかどうか、または外部から操作が実行されるかどうかを区別することができる。
【0015】
本発明の実施形態において、スイッチング装置は送信器の部分である。この場合、送信器は、駆動および評価デバイスと接続される。
【0016】
基板内に形成された集積回路を「リバースエンジニアリング」から保護する、本発明による方法は、以下の工程、
a)駆動および評価デバイスによって、スイッチング装置を選択する工程、
b)送信器によって、それぞれ1つの信号を導体トラックに付与する工程、
c)駆動および評価デバイスによって、受信器によって受信される信号を評価する工程、
d)該駆動および評価デバイスによって信号が評価された場合、該集積回路の機能変更を引き起こす工程、
e)予定された結果である場合、工程a〜工程dを繰返す工程
を包含する。
【0017】
好適には、スイッチング装置のスイッチング状態の選択は、駆動および評価デバイスによって、選択的または交互に行なわれる。従って、シールドは、駆動および評価デバイスによる制御に応じて、能動シールドの容量計測法と通常の動作モードとの間を切り換える。
【0018】
特に良好な保護は、スイッチング装置のスイッチング状態が周期的またはランダムな時間的間隔で変化する場合に達成される。
【0019】
セキュリティのさらなる強化は、スイッチング装置が、第2のスイッチング状態、すなわち通常の動作モードにある場合、少なくとも、スイッチを有する導体トラック、およびスイッチを有しない隣接する導体トラックに存在する信号が異なることによって可能になる。
【0020】
本発明は、以下における両方の図を参照して、さらに詳細に説明される。
【0021】
図1および図2は、基板内に形成された集積回路を保護する、本発明による装置の基本的構成を示す。これらの図は、個々の構成要素それぞれに割り当てられた機能のみを示す。しかしながら、これらの図は、示された構成要素が、空間的にどのように互いに配置されるかについて教示しない。
【0022】
基板内の集積回路を分析されないように守る可能性は、集積回路の基板から離れた主用面上を、シールドを用いて、少なくとも部分的に覆うことである。この場合、少なくとも、重要な(kritisch)信号を搬送する、集積回路の導体トラックを覆い得る。ここで、能動シールドは、図1に示すように、送信器2、受信器3、駆動および評価デバイス8、および、送信器2と受信器3との間に延びる少なくとも2つの導体トラック4、5を備える。図1において、互いに平行に延びる4つの導体トラック4、5が設けられる。送信器2と受信器3との間の導体トラックの数は、原則的に、任意に多くしてよい。有利にも、導体トラック4、5は、蛇行形状または格子形状で、2つ以上のレベルにおいて互いに向き合って配置される。
【0023】
能動シールドの通常の動作モードにて、図1に示されるように、送信器2によって導体トラック4、5の各々に信号が付与される。この信号は、導体トラック4、5が無傷の場合、受信器3によって、全く同様に受信されなければならない。駆動および評価デバイス8は、送信器に所与の大きさ(Hoehe)で信号を送信させ、受信器3によって取得された信号を評価する。受信された信号が、送信された信号と一致しない場合、駆動および評価デバイス8は、導体トラック14を介して集積回路13に機能を切り換えさせる。この切り換えは、例えば、記憶媒体内に存在するデータを消去するか、リセットを行なうことである。
【0024】
集積回路の操作または分析は、一方で、半導体チップを包囲する被覆材料(図示せず)、および集積回路上に存在するシールドが除去、または迂回されなければならないことを条件とする。本発明により、ここで、すでに覆いの除去を検出することが可能である。概念「覆い」は、ここで、集積回路のパシベーション上の、グローブトップ等の被覆材料とも、場合によっては、追加的に存在する1つ以上の保護層とも理解される。
【0025】
この目的のために、本発明による装置は、導体トラック4、5の一部分に提供されるスイッチング装置6を有する。本例示の実施形態において、4で表示される導体トラックは、そのようなスイッチを有する。5で表示される導体トラックには、スイッチが提供されない。スイッチは、簡単なトランジスタとして、論理として、またはゲートとして提供され得る。
【0026】
スイッチング装置、すなわち、スイッチング装置のそれぞれのスイッチは、駆動および評価デバイス8と接続される。同様に、受信器3は、駆動および評価デバイス8と接続される。スイッチング状態は、駆動および評価デバイス8によって制御される。同様に、受信器3に、スイッチング装置の状態について通知され、従って、受信信号の正確な評価が行なわれ得る。
【0027】
この図1において、スイッチング装置6のスイッチ7は閉じられているので、導体トラック4は、一般的な能動シールドの実施形態に対応する。
【0028】
図2において、スイッチング装置6のスイッチ7は、導体トラック4が送信器と受信器3との間で中断するように、駆動および評価デバイス8によって駆動される。
【0029】
本発明により、スイッチ7を有する導体トラック4、およびスイッチを有しない導体トラック5は、スイッチが開かれた場合に、導体トラック4、5間に容量結合が生じ得るように、互いに隣接し合って配置される。上方の導線の対は、本例示の実施形態において、直接的に隣接し合って延び、他方、下方の導線の対の導体トラック4、5間に、浮動の、さらなる導体トラックが提供される。この変形の場合、容量計測中に、より強い容量結合が可能である。従って、送信器2によって導体トラック5に供給された信号は、受信器3において接続された、導体トラック4および5の端部にて受信されなければならない。
【0030】
図2に示される容量計測法と、図1による通常の計測法との差別化を行なうために、通常の計測法で、導体トラック4と導体トラック5に異なった信号を供給することは有利である。通常の計測法の場合、その後、受信器3において、対応して、異なった計測信号が受信されなければならない。しかしながら、容量計測法の場合、導体トラック4および5において、受信器3から、ほぼ同一の信号値が受信されなければならない。
【0031】
駆動および評価デバイス8は、ランダムまたは周期的に切り換わる信号シーケンスを能動シールドに送信し、ここで、このシールドは、所与の期間それぞれについて、容量計測法、および、その後、通常の計測法を実行する。すなわち、容量計測法と通常の計測法とを切り換える。容量計測法を用いて、チップの覆い、グローブトップ、またはパシベーション上の樹脂保護層(例えば、「イミド」)の除去、さらに、パシベーション層自体の除去が検出され得る。通常の計測法は、送信器と受信器との間の導体トラックの損傷を検出する。送信データと受信データが異なる場合、機能シーケンスにおける集積回路は影響を受ける。
【0032】
受信器2および送信器3は、駆動および評価デバイス8の構成部分であり得る。これらは、有利にも、操作を防止するために、能動シールドの導体トラックの下に配置される。これらは、それどころか、集積回路13の構成部分であり得る。
【0033】
集積回路13が、能動シールド1の近傍に配置される、この図1および図2において、互いの空間的配置に関する情報はないことに、再度、注意されたい。この配置は、明瞭さのためだけに選択された。図3に模式的に示されるように、配線は、送信器2と受信器3との間の流れにおいて何度も位置を変更する。配線間の距離は、統計的平均値を示す。
【0034】
本発明は、2つの検出方法を組み合わせることによって、分析に対する非常に確実な保護を可能にする。装置は、最小限の、追加的ハードウェアを用いることによって、すなわち、能動シールドの導体トラックにスイッチング装置を提供することによって実現可能である。検出方法は、空間的に分離されないので、局所的な攻撃戦略はもはや不可能である。本発明は、両方の計測法、すなわち、容量計測法および通常の計測法を互いに保護し合うという利点をさらに有する。
【図面の簡単な説明】
【図1】図1は、基板内に形成された集積回路を通常の動作モードで保護する、本発明による装置の基本的構成を示す。
【図2】図2は、容量計測法が実行可能である、本発明による装置の基本的図を示す。
【図3】図3は、本発明による装置の、さらなる例示の実施形態を示す。
Claims (15)
- シールド(1)および基板上に付与された覆いを用いて該基板内に形成された集積回路(13)を保護する装置であって、該シールドは、該集積回路(13)を少なくとも部分的に覆い、送信器(2)、受信器(3)、該送信器(2)と該受信器(3)との間に延びる、少なくとも2つの導体トラック(4、5)、ならびに該送信器(2)および該受信器(3)と接続された駆動および評価デバイス(8)を備え、
該シールド(1)は、スイッチング装置(6)を有し、それによって、第1のスイッチング状態にて容量計測法が実行可能であり、第2のスイッチング状態にて該シールド(1)の損傷が検出可能であることを特徴とする、装置。 - 前記スイッチング装置(6)は、前記導体トラック(4、5)の一部に提供されることを特徴とする、請求項1に記載の装置。
- 前記スイッチング装置(6)は、複数のスイッチ(7)を有し、該スイッチ(7)は、導体トラック(4)にそれぞれ提供されることを特徴とする、請求項1または2に記載の装置。
- 2つの導体トラック(4、5)は、容量結合が可能であるように、それぞれ隣接し合って配置されることを特徴とする、請求項1〜3の1つに記載の装置。
- スイッチ(7)を有する導体トラック(4)と、スイッチを有さない導体トラック(5)は、容量結合が可能であるように、それぞれ隣接し合って配置されることを特徴とする、請求項1〜4の1つに記載の装置。
- 前記2つの導体トラック(4、5)は、互いに直接的に隣接し合って延びることを特徴とする、請求項4または5に記載の装置。
- 前記2つの導体トラック(4、5)間に、少なくとも1つのさらなる導体トラック(15)が位置することを特徴とする、請求項4または5に記載の装置。
- 前記さらなる導体トラック(15)は、浮動状態にあることを特徴とする、請求項7に記載の装置。
- 前記スイッチング装置(6)の前記スイッチ(7)は、前記駆動および評価デバイス(8)と接続され、該駆動デバイスおよび評価デバイス(8)によって制御可能であることを特徴とする、請求項1〜8の1つに記載の装置。
- 前記シールド(1)の前記受信器(3)は、前記駆動および評価デバイス(8)と接続されることを特徴とする、請求項1〜9の1つに記載の装置。
- 前記スイッチング装置(6)は、前記送信器(2)の部分であることを特徴とする、請求項1〜10の1つに記載の装置。
- 基板内に形成された集積回路(13)を、請求項1〜8の1つに記載の装置を用いて「リバースエンジニアリング」から保護する方法であって、該方法は、
a)前記駆動および該評価デバイス(8)によって、前記スイッチング装置(6)の前記スイッチング状態を選択する工程と、
b)前記送信器(2)によって、信号をそれぞれ前記導体トラック(4、5)に付与する工程と、
c)該駆動および評価デバイス(8)によって、前記受信器(3)によって受信された該信号を評価する工程と、
d)該駆動および評価デバイス(8)によって、該信号が評価された場合、該集積回路の機能変更を引き起こす工程と、
e)予定された信号である場合、工程a)〜工程d)を繰返す工程と
を包含する、方法。 - 前記スイッチング状態の選択は、前記駆動および評価デバイス(8)によって、選択的または交互に行なわれることを特徴とする、請求項12に記載の方法。
- 前記スイッチング状態は、周期的またはランダムな時間間隔で切り換えられることを特徴とする、請求項12または13に記載の装置。
- 前記スイッチング装置(6)が、前記第2のスイッチング状態にある場合、少なくとも、スイッチを有する導体トラック(4)に存在する信号と、スイッチを有しない隣接する導体トラック(5)に存在する信号は、異なることを特徴とする、請求項12〜14の1つに記載の方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
EP00117931A EP1182702B1 (de) | 2000-08-21 | 2000-08-21 | Vorrichtung zum Schutz einer integrierten Schaltung |
PCT/EP2001/008370 WO2002017398A1 (de) | 2000-08-21 | 2001-07-19 | Vorrichtung zum schutz einer in einem substrat ausgebildeten, integrierten schaltung |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004507112A true JP2004507112A (ja) | 2004-03-04 |
Family
ID=8169596
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002521365A Withdrawn JP2004507112A (ja) | 2000-08-21 | 2001-07-19 | 基板内に形成された集積回路を保護するデバイス |
Country Status (7)
Country | Link |
---|---|
US (1) | US6798234B2 (ja) |
EP (1) | EP1182702B1 (ja) |
JP (1) | JP2004507112A (ja) |
AT (1) | ATE350766T1 (ja) |
DE (1) | DE50013937D1 (ja) |
TW (1) | TW507307B (ja) |
WO (1) | WO2002017398A1 (ja) |
Families Citing this family (28)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10155802B4 (de) * | 2001-11-14 | 2006-03-02 | Infineon Technologies Ag | Halbleiterchip mit FIB-Schutz |
KR20040060993A (ko) * | 2001-11-28 | 2004-07-06 | 코닌클리즈케 필립스 일렉트로닉스 엔.브이. | 반도체 장치, 시스템, 카드, 반도체 장치 초기화 방법,반도체 장치 신뢰성 조사 방법, 반도체 장치 식별 방법 |
DE10223176B3 (de) * | 2002-05-24 | 2004-01-22 | Infineon Technologies Ag | Integrierte Schaltung mit sicherheitskritischen Schaltungskomponenten |
DE10238835A1 (de) * | 2002-08-23 | 2004-03-11 | Infineon Technologies Ag | Halbleiterchip, Chipanordnung mit zumindest zwei Halbleiterchips und Verfahren zur Überprüfung der Ausrichtung zumindest zweier übereinander liegender Halbleiterchips in einer Chipanordnung |
KR100528477B1 (ko) * | 2003-07-22 | 2005-11-15 | 삼성전자주식회사 | 스마트카드의 해킹검지회로 |
DE10345240A1 (de) * | 2003-09-29 | 2005-05-04 | Infineon Technologies Ag | Integrierte Schaltung mit Strahlungssensoranordnung |
ATE453145T1 (de) * | 2004-02-24 | 2010-01-15 | Nxp Bv | Verfahren und einrichtung zum schützen einer integrierten schaltung mittels einbrucherkennung durch monte-carlo-analyse |
DE102005042790B4 (de) * | 2005-09-08 | 2010-11-18 | Infineon Technologies Ag | Integrierte Schaltungsanordnung und Verfahren zum Betrieb einer solchen |
EP1984871A2 (en) * | 2006-02-09 | 2008-10-29 | Nxp B.V. | Circuit arrangement, data processing device comprising such circuit arrangement as well as method for identifying an attack on such circuit arrangement |
DE102006027682B3 (de) * | 2006-06-14 | 2008-01-31 | Infineon Technologies Ag | Integrierte Schaltungsanordnung und Verfahren zum Betreiben einer integrierten Schaltungsanordnung |
US20080192446A1 (en) * | 2007-02-09 | 2008-08-14 | Johannes Hankofer | Protection For Circuit Boards |
KR101299602B1 (ko) * | 2007-03-27 | 2013-08-26 | 삼성전자주식회사 | 리버스 엔지니어링을 보호하는 집적회로 |
US8522051B2 (en) * | 2007-05-07 | 2013-08-27 | Infineon Technologies Ag | Protection for circuit boards |
US8195995B2 (en) * | 2008-07-02 | 2012-06-05 | Infineon Technologies Ag | Integrated circuit and method of protecting a circuit part of an integrated circuit |
DE102008036422A1 (de) * | 2008-08-05 | 2010-02-11 | Infineon Technologies Ag | Halbleiter-Chip mit Prüfeinrichtung |
DE102010020460B4 (de) * | 2010-05-11 | 2023-12-21 | Bundesdruckerei Gmbh | Sicherheits- oder Wertdokument, Verfahren zu dessen Herstellung und zu dessen Verifikation |
US8390269B2 (en) * | 2010-10-07 | 2013-03-05 | Raytheon Company | Non-destructive determination of functionality of an unknown semiconductor device |
WO2013072897A2 (en) | 2011-11-18 | 2013-05-23 | Tubitak | Active shield with electrically configurable interconnections |
FR2986632B1 (fr) | 2012-02-06 | 2016-02-12 | Altis Semiconductor Snc | Protection d'un circuit integre contre des attaques invasives |
KR20140034332A (ko) * | 2012-08-14 | 2014-03-20 | 삼성전자주식회사 | 보안 장치 및 이를 구비하는 집적 회로 |
CN202855734U (zh) * | 2012-10-23 | 2013-04-03 | 北京同方微电子有限公司 | 用于智能卡的有源防护装置 |
WO2014068361A1 (en) | 2012-10-29 | 2014-05-08 | Qatar Foundation | A tamper detection arrangement |
DE102013112552B4 (de) * | 2013-11-14 | 2017-05-24 | Infineon Technologies Ag | Schaltungsanordnung und Verfahren zum Sichern einer Schaltungsanordnung gegen wiederholte Lichtangriffe |
EP3147830B1 (en) * | 2015-09-23 | 2020-11-18 | Nxp B.V. | Protecting an integrated circuit |
KR101809076B1 (ko) | 2016-07-05 | 2017-12-15 | 고려대학교 산학협력단 | 역설계 방지 집적회로칩 |
FR3054344B1 (fr) * | 2016-07-25 | 2018-09-07 | Tiempo | Circuit integre protege. |
US10573605B2 (en) | 2016-12-13 | 2020-02-25 | University Of Florida Research Foundation, Incorporated | Layout-driven method to assess vulnerability of ICs to microprobing attacks |
KR20210089960A (ko) | 2020-01-09 | 2021-07-19 | 삼성전자주식회사 | 침습성 공격을 검출하기 위한 장치 및 방법 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4293778A (en) * | 1978-03-06 | 1981-10-06 | Sandstone, Inc. | Anti-theft screen construction |
FR2617979B1 (fr) | 1987-07-10 | 1989-11-10 | Thomson Semiconducteurs | Dispositif de detection de la depassivation d'un circuit integre |
DE4018688C2 (de) | 1990-06-11 | 1998-07-02 | Siemens Ag | Verfahren zum Schutz einer integrierten Schaltung gegen das Auslesen sensitiver Daten |
US5389738A (en) * | 1992-05-04 | 1995-02-14 | Motorola, Inc. | Tamperproof arrangement for an integrated circuit device |
FR2740553B1 (fr) * | 1995-10-26 | 1997-12-05 | Sgs Thomson Microelectronics | Procede de detection de presence de passivation dans un circuit integre |
US5861652A (en) | 1996-03-28 | 1999-01-19 | Symbios, Inc. | Method and apparatus for protecting functions imbedded within an integrated circuit from reverse engineering |
DE19634135C2 (de) * | 1996-08-23 | 1998-07-02 | Siemens Ag | Halbleiterschaltung, insbesondere zur Verwendung in einem integrierten Baustein |
KR100710936B1 (ko) * | 1998-11-05 | 2007-04-24 | 인피니언 테크놀로지스 아게 | 집적 회로용 보호 회로 |
US6566881B2 (en) * | 1999-12-01 | 2003-05-20 | Schlumberger Technology Corporation | Shielding method and apparatus using transverse slots |
US6668618B2 (en) * | 2001-04-23 | 2003-12-30 | Agilent Technologies, Inc. | Systems and methods of monitoring thin film deposition |
-
2000
- 2000-08-21 DE DE50013937T patent/DE50013937D1/de not_active Expired - Lifetime
- 2000-08-21 EP EP00117931A patent/EP1182702B1/de not_active Expired - Lifetime
- 2000-08-21 AT AT00117931T patent/ATE350766T1/de not_active IP Right Cessation
-
2001
- 2001-07-19 WO PCT/EP2001/008370 patent/WO2002017398A1/de active Application Filing
- 2001-07-19 JP JP2002521365A patent/JP2004507112A/ja not_active Withdrawn
- 2001-08-02 TW TW090118873A patent/TW507307B/zh not_active IP Right Cessation
-
2003
- 2003-02-19 US US10/368,787 patent/US6798234B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
ATE350766T1 (de) | 2007-01-15 |
EP1182702B1 (de) | 2007-01-03 |
EP1182702A1 (de) | 2002-02-27 |
US20030132777A1 (en) | 2003-07-17 |
TW507307B (en) | 2002-10-21 |
US6798234B2 (en) | 2004-09-28 |
DE50013937D1 (de) | 2007-02-15 |
WO2002017398A1 (de) | 2002-02-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2004507112A (ja) | 基板内に形成された集積回路を保護するデバイス | |
US5406630A (en) | Tamperproof arrangement for an integrated circuit device | |
KR100508891B1 (ko) | 집적 회로에 대한 어택을 검출하기 위한 회로 장치 및 방법 | |
Helfmeier et al. | Breaking and entering through the silicon | |
KR100515555B1 (ko) | 분석으로부터 보호되는 집적 회로 장치 및 그 회로 장치의제조 방법 | |
Kömmerling et al. | Design Principles for Tamper-Resistant Smartcard Processors. | |
US4593384A (en) | Security device for the secure storage of sensitive data | |
Skorobogatov | Physical attacks and tamper resistance | |
US8089285B2 (en) | Implementing tamper resistant integrated circuit chips | |
US20020104872A1 (en) | Method and apparatus for securing electronic circuits | |
US20110031982A1 (en) | Tamper-resistant electronic circuit and module incorporating electrically conductive nano-structures | |
US7723998B2 (en) | Integrated circuit protection and detection grid | |
US9514308B2 (en) | Tamper detection arrangement for integrated circuits | |
Skorobogatov | Optically enhanced position-locked power analysis | |
US6359338B1 (en) | Semiconductor apparatus with self-security function | |
JP6635276B2 (ja) | 攻撃検知機能を備える電子装置、その設計方法及びその製造方法 | |
US20120199948A1 (en) | Semiconductor chip comprising protection means against a physical attack | |
EP0268882B1 (en) | Tamper resistant package for protecting electronic circuitry | |
EP3523746B1 (en) | An active shield for detecting an intrusion on an integrated circuit | |
US20050104161A1 (en) | Semiconductor wafer | |
JP3920973B2 (ja) | 内部情報保護回路付きic | |
US6452283B2 (en) | Semiconductor chip with surface cover | |
US6919618B2 (en) | Shielding device for integrated circuits | |
WO2002009153A2 (en) | Method of fabricating integrated circuits, providing improved so-called 'saw bow' conductive tracks |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20040527 |