KR980003863A - 반도체 소자의 미세패턴 형성방법 - Google Patents

Abstract

본 발명은 반도체 소자의 미세패턴 형성방법에 관한 것으로, 레이아웃상에는 더미라인 처럼 패턴이 형성되어 있지만 실제 패턴 형성시에는 형성되지 않은 허상패턴을 이용하여 미세패턴을 형성하는 방법으로서, 미세패턴 형성시 가장자리부에 위치한 패턴이 빛의 굴절이나 간섭등에 의하여 가늘어 지거나 끊어지는 것을 방지하기 위해 더미라인을 실제패턴과 함께 마스크상에 형성하는 종래기술에 있어서 상기 더미라인이 가늘어 지거나 끊김으로 인하여 브리지등의 불량발생 요인을 제거할 수 있어 초고집적 반도체 소자의 미세패턴 형성에 유리하다.

Description

반도체 소자의 미세패턴 형성방법

본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음

제1a도 내지 제1d도는 본 발명의 기술에 따른 반도체 소자의 미세 패턴 제조공정단계를 도시한 도면.

제2a도와 제2b도는 본 발명의 제2실시예에 따라 트랜지스터 형성시 사용되는 허상패턴을 도시한 도면.

제3도는 본 발명의 기술에 따라 사용되는 허상패턴의 다른 형상을 도시한 도면.

Claims (6)

1. 반도체 소자의 미세패턴 형성방법에 있어서, 마스크 레이아웃상에 패턴화한 후 형성되는 미세패턴과 상기 미세패턴의 양 측면에 위치하며 실제 패턴으로 형성되지 않는 허상패턴을 형성하는 단계와, 실리콘 기판상에 다결정실리콘을 증착한 후, 감광막을 도포하는 단계와, 상기 감광막을 상기 허상패턴이 형성된 마스크로 식각하여 감광막 패턴을 형성하는 단계와, 감광막 패턴을 식각 마스크로 하여 하부의 다결정실리콘 식각하는 단계와, 상부의 감광막 패턴을 제거하는 단계로 구성되는 것을 특징으로 하는 반도체 소자의 미세패턴 형성방법.
2. 제1항에 있어서, 상기 감광막 패턴에는 허상패턴이 형성되는 것을 특징으로 하는 반도체 소자의 미세패턴 형성방법.
3. 제1항 또는 제2항에 있어서, 상기 감광막 패턴을 마스크로 하여 하부의 다결정실리콘증 식각시 건식식각으로 하는 것을 특징으로 하는 반도체 소자의 미세패턴 형성방법.
4. 제1항에 있어서, 상기 다결정실리콘에 의해 배선의 금속배선을 형성하는 것을 특징으로 하는 반도체 소자의 미세패턴 형성방법.
5. 제1항에 있어서, 상기 허상패턴으로 라인형상의 일정간격으로 떨어져 있는 미세패턴을 이용하는 것을 특징으로 하는 반도체 소자의 미세패턴 형성방법.
6. 제1항에 있어서, 상기 허상패턴은 병렬 트랜지스터의 끝부분 양쪽에 설치되어 트랜지스터 형성시 사용되는 것을 특징으로 하는 반도체 소자의 미세패턴 형성방법.

   ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.