KR970067609A - 결합 웨이퍼 제조 방법 및 이 방법에 의해 제조된 결합 웨이퍼 - Google Patents

결합 웨이퍼 제조 방법 및 이 방법에 의해 제조된 결합 웨이퍼 Download PDF

Info

Publication number
KR970067609A
KR970067609A KR1019970009130A KR19970009130A KR970067609A KR 970067609 A KR970067609 A KR 970067609A KR 1019970009130 A KR1019970009130 A KR 1019970009130A KR 19970009130 A KR19970009130 A KR 19970009130A KR 970067609 A KR970067609 A KR 970067609A
Authority
KR
South Korea
Prior art keywords
polishing
substrate
substrates
mirror
bonded wafer
Prior art date
Application number
KR1019970009130A
Other languages
English (en)
Inventor
마사다케 나까노
키요시 미타니
마사히로 사까이
Original Assignee
와타 다다시
신에쓰 한도타이 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 와타 다다시, 신에쓰 한도타이 가부시키가이샤 filed Critical 와타 다다시
Publication of KR970067609A publication Critical patent/KR970067609A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02024—Mirror polishing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185—Joining of semiconductor bodies for junction formation
    • H01L21/187—Joining of semiconductor bodies for junction formation by direct bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02019—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

하나의 결합 웨이퍼(a bonded wafer)를 제조하는 방법은 제1 및 제2기판의 표면을 경면-연마(mirror-polishing)하는 단계와; 상기 기판들의 경면-연마된 표면들을 함께 맞붙이치기 위해(join) 상호 접촉시키는 단계; 및 상기 기판들의 경면-연마된 표면들을 단단하게 결합시키기 위해 상기 기판들을 열 처리하는 단계를 포함한다. 결합에 앞서 상기 제1및 제2기판들의 표면들중 하나 또는 상기 결합된 웨이퍼의 한 표면이, 상기 한 기판 뒷면상의 표면 요철 또는 이 기판의 뒷면과 접하고 있는 연마 치구의 표면 형상의 영향을 거의 받지 않는 연마 가공을 받게된다.

Description

결합 웨이퍼 제조 방법 및 이 방법에 의해 제조된 결합 웨이퍼
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도는 본원 발명에서 사용된 양면 연마 장치의 한 실시예를 보여주는 개략도이다.

Claims (23)

  1. 결합 웨이퍼를 제조하는 방법에 있어서, 제1기판의 표면을 경면-연마하는 단계와; 제2기판의 표면을 경면-연마하는 단계와; 상기 제1 및 제2기판들의 경면-연마된 표면들을 함께 맞붙이치기 위해 상호 접촉시키는 단계; 및 상기 제1 및 제2기판들을 단단하게 결합시키기 위해 이 기판들을 열 처리하는 단계를 포함하며, 이때 상기 제1 및 제2기판들의 표면을 경면-연마하는 두 단계중 최소한 한 단계가 상기 한 기판의 뒷면상의 요철 또는 이 뒷면과 접촉하고 있는 연마 치구의 한 표면의 형상에 의해 거의 영향을 받지 않도록 연마 처리에 의해 실행되는 것을 특징으로 하는 결합 웨이퍼 제조 방법.
  2. 청구항 1에 있어서, 상기 제1 및 제2기판들이 실리콘을 포함하는 것을 특징으로 하는 결합 웨이퍼 제조 방법.
  3. 청구항 1에 있어서, 상기 판 기판의 뒷면상의 요철들 또는 이 뒷면과 접촉하고 있는 연마 치구의 표면 형상에 의해 거의 영향을 받지 않도록 하기 위한 상기 연마 처리가 자체 뒷면을 고정시키지 않고도 상기 기판이 지지되는 연마 방법에 의해 실행되는 것을 특징으로 하는 결합 웨이퍼 제조 방법.
  4. 청구항 3에 있어서, 상기 연마 방법이 양면 연마 방법 또는, 당해 기판의 뒷면상의 요철들을 흡수하도록 당해 기판의 뒷면이 지지 부재의 소프트 표면상에 지지되는 연마 방법인 것을 특징으로 하는 결합 웨이퍼 제조 방법.
  5. 청구항 3에 있어서, 상기 연마 방법이, 당해 기판의 뒷 표면이 고정되지 않고 기판 지지부재중 이 기판의 직경보다 약간 큰 직경을 가진 홀안에 지지되고 있는 동안, 당해 기판의 전면이 연마 패드(a polishing pad)에 의해 연마되는 연마 방법인 것을 특징으로 하는 결합 웨이퍼 제조 방법.
  6. 결합 웨이퍼를 제조하는 방법에 있어서, 제1기판의 표면을 경면-연마하는 단계와; 제2기판의 표면을 경면-연마하는 단계와; 상기 제1 및 제2기판들의 상기 경면 연마된 표면들중 최소한 한 표면상에 절연막을 형성하는 단계와; 상기 제1 및 제2기판들을 맞부치기 위해 이들 기판의 상기 경면-연마된 펴면들을 상기 절연막을 통해 상호 접촉시키는 단계; 및 상기 제1 및 제2기판들을 단단하게 결합시키기 위해 열 처리하는 단계를 포함하며, 이때 상기 두 제1 및 제2기판 표면들의 경면-연마 단계들중 최소한 한 단계가 상기 한 기판의 뒷면상의 요철 또는 이 뒷면과 접촉되어 있는 연마 치구의 한 표면의 형상에 의해 거의 영향을 받지 않게 되도록하는 연마 처리에 의해 실행되는 것을 특징으로 하는 결합 웨이퍼 제조 방법.
  7. 청구항 6에 있어서, 상기 제1 및 제2기판들이 실리콘을 포함하는 것을 특징으로 하는 결합 웨이퍼 제조 방법.
  8. 청구항 6에 있어서, 상기 한 기판의 뒷면상의 요철 또는 이 뒷면과 접촉되어 있는 연마 치구의 한 표면의 형상에 의해 거의 영향을 받지 않게 되도록 하기 위한 상기 연마 처리가 상기 기판이 그의 뒷면을 고정시키지 않고 지지되는 연마 방법에 의해 실행되는 것을 특징으로 하는 결합 웨이퍼 제조 방법.
  9. 청구항 8에 있어서, 상기 연마 방법이 양면 연마 방법, 또는 당해 기판의 뒷 표면상의 요철들을 흡수하도록 당해 기판의 뒷 표면이 지지 부재의 소프트 표면상에 지지되는 연마 방법인 것을 특징으로 하는 결합 웨이퍼 제조 방법.
  10. 청구항 8에 있어서, 상기 연마 방법에 당해 기판의 뒷 표면이, 고정되지 않고 기판 지지 부재중, 상기 기판의 직경보다 약간 큰 직경을 가진 홀안에 지지되고 있는 동안, 당해 기판의 전면이 연마 패드에 의해 연마되는 연마 방법인 것을 특징으로 하는 결합 웨이퍼 제조 방법.
  11. 청구항 6에 있어서, 습식-에칭 또는 그라인딩에 의해 단단하게 결합된 기판들중 하나를 박층화하는 단계, 및 이 박층화된 기판을 연마하는 단계를 더 포함하는 것을 특징으로 하는 결합 웨이퍼 제조 방법.
  12. 청구항 6에 있어서, 습식-에칭 또는 그라인딩에 의해 상기 단단하게 결합된 기판들중 하나를 박층화하는 단계, 상기 박층화된 기판을 연마하는 단계; 및 한 반도체 박층을 형성하도록 기상(vapor-phase)에칭에 의해 상기 연마된 박층의 기판을 더욱 박층으로 하는 단계를 더 포함하는 것을 특징으로 하는 결합 웨이퍼 제조 방법.
  13. 청구항 12에 있어서, 상기 기상 에칭에 의한 추가의 박층화 단계가, 두께분포 맵을 형성하기 위해 상기 결합된 기판들중 우선적으로 얇게 박층화되는 한 기판의 두께 분포를 측정하는 단계; 및 상기 분포 맵에 의거하여 상기 박층화된 기판의 비교적 두꺼운 부분을 수치 제어된 기상 에칭에 의해 국부적으로 박층화시키는 단계를 더 포함하는 것을 특징으로 하는 결합 웨이퍼 제조 방법.
  14. 결합 웨이퍼를 제조하는 방법에 있어서, 제1기판의 표면을 경면-연마하는 단계와; 제2기판의 표면을 경면-연마하는 단계와; 상기 제1 및 제2기판들의 상기 경면-연마된 표면들 중 최소한 한 표면상에서 절연막을 형성하는 단계와; 상기 제1 및 제2기판들을 단단하게 맞부치기 위해 상기 기판들의 경면-연마된 표면을 상호 접촉시키는 단계와; 상기 기판들을 상호 단단하게 결합시키기 위해 상기 제1 및 제2기판들을 열 처리하는 단계와; 상기 단단하게 결합된 기판들 중 하나를 습식-에칭 또는 그라인딩에 의해 박층화하는 단계; 및 상기 결합된 기판들중 박층화된 기판을, 이 기판의 뒷면상의 요철 또는 이 뒷면과 접촉하고 있는 연마 치구의 한 표면형상에 의해 거의 영향을 하는 받지 않도록 하는 연마 처리하는 단계를 포함하는 것을 특징으로 하는 결합 웨이퍼 제조 방법.
  15. 청구항 14에 있어서, 상기 제1 및 제2기판들이 실리콘을 포함하는 것을 특징으로 하는 결합 웨이퍼 제조 방법.
  16. 청구항 14에 있어서, 상기 한 기판의 뒷면상의 요철 또는 이 뒷면과 접촉되어 있는 연마 치구의 한 표면의 형상에 의해 거의 영향을 받지 않게 되도록 하기 위한 상기 연마 처리가 상기 기판이 그의 뒷면을 고정시키지 않고 지지되는 연마 방법에 의해 실행되는 것을 특징으로 하는 결합 웨이퍼 제조 방법.
  17. 청구항 16에 있어서, 상기 연마 방법이 양면 연마 방법, 또는 당해 기판의 뒷 표면상의 요철들을 흡수하도록 당해 기판의 뒷 표면이 지지 부재의 소프트 표면상에 지지되는 연마 방법인 것을 특징으로 하는 결합 웨이퍼 제조 방법.
  18. 청구항 16에 있어서, 상기 연마 방법이, 당해 기판의 뒷 표면이, 기판 지지 부재중, 상기 웨이퍼의 직경보다 약간 큰 직경을 가진 홀안에 지지되고 있는 동안, 당해 기판의 전면이 연마 패드에 의해 연마되는 연마 방법인 것을 특징으로 하는 결합 웨이퍼 제조 방법.
  19. 청구항 14에 있어서, 습식-에칭 또는 그라인딩, 및 연마, 기상 에칭에 의해 박층화된 상기 결합된 기판들중 하나를 더욱 박층화하는 단계를 더 포함하는 것을 특징으로 하는 결합 웨이퍼 제조 방법.
  20. 청구항 19에 있어서, 상기 기상 에칭에 의한 추가의 박층화 단계가, 두께분포 맵을 형성하기 위해 상기 결합된 기판들중 우선적으로 얇게 박층화되는 한 기판의 두께 분포를 측정하는 단계; 및 상기 분포 맵에 의거하여 상기 박층화된 기판의 비교적 두꺼운 부분을 수치 제어된 기상 에칭에 의해 국부적으로 박층화시키는 단계를 더 포함하는 것을 특징으로 하는 결합 웨이퍼 제조 방법.
  21. 청구항 1에 의해 청구된 방법에 의해 제조된 결합 웨이퍼.
  22. 청구항 6에 의해 청구된 방법에 의해 제조된 결합 웨이퍼.
  23. 청구항 14에 의해 청구된 방법에 의해 제조된 결합 웨이퍼.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019970009130A 1996-03-18 1997-03-18 결합 웨이퍼 제조 방법 및 이 방법에 의해 제조된 결합 웨이퍼 KR970067609A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP96-60451 1996-03-18
JP8060451A JPH09252100A (ja) 1996-03-18 1996-03-18 結合ウェーハの製造方法及びこの方法により製造される結合ウェーハ

Publications (1)

Publication Number Publication Date
KR970067609A true KR970067609A (ko) 1997-10-13

Family

ID=13142659

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970009130A KR970067609A (ko) 1996-03-18 1997-03-18 결합 웨이퍼 제조 방법 및 이 방법에 의해 제조된 결합 웨이퍼

Country Status (5)

Country Link
US (1) US6004866A (ko)
EP (1) EP0797248A3 (ko)
JP (1) JPH09252100A (ko)
KR (1) KR970067609A (ko)
TW (1) TW329024B (ko)

Families Citing this family (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1998009804A1 (en) * 1996-09-04 1998-03-12 Sibond L.L.C. Flattening process for bonded semiconductor substrates
JP3327180B2 (ja) * 1997-08-29 2002-09-24 信越半導体株式会社 Ｓｏｉ層上酸化膜の形成方法ならびに結合ウエーハの製造方法およびこの方法で製造される結合ウエーハ
JP3324469B2 (ja) * 1997-09-26 2002-09-17 信越半導体株式会社 Ｓｏｉウエーハの製造方法ならびにこの方法で製造されるｓｏｉウエーハ
US6301009B1 (en) * 1997-12-01 2001-10-09 Zygo Corporation In-situ metrology system and method
JP4256977B2 (ja) 1999-04-13 2009-04-22 不二越機械工業株式会社 両面研磨装置システム
WO2001006564A1 (en) * 1999-07-15 2001-01-25 Shin-Etsu Handotai Co., Ltd. Method for producing bonded wafer and bonded wafer
US6455398B1 (en) 1999-07-16 2002-09-24 Massachusetts Institute Of Technology Silicon on III-V semiconductor bonding for monolithic optoelectronic integration
AU5932500A (en) * 1999-07-22 2001-02-13 Corning Incorporated Extreme ultraviolet soft x-ray projection lithographic method and mask devices
JP2001144275A (ja) * 1999-08-27 2001-05-25 Shin Etsu Handotai Co Ltd 貼り合わせｓｏｉウエーハの製造方法および貼り合わせｓｏｉウエーハ
US6500694B1 (en) * 2000-03-22 2002-12-31 Ziptronix, Inc. Three dimensional device integration method and integrated device
US6984571B1 (en) 1999-10-01 2006-01-10 Ziptronix, Inc. Three dimensional device integration method and integrated device
US6902987B1 (en) 2000-02-16 2005-06-07 Ziptronix, Inc. Method for low temperature bonding and bonded structure
WO2001082354A1 (fr) * 2000-04-24 2001-11-01 Sumitomo Mitsubishi Silicon Corporation Procédé de fabrication d'une plaquette de semi-conducteur
DE10054159A1 (de) * 2000-11-02 2002-05-16 Wacker Siltronic Halbleitermat Verfahren zur Montage von Halbleiterscheiben
US7510664B2 (en) 2001-01-30 2009-03-31 Rapt Industries, Inc. Apparatus and method for atmospheric pressure reactive atom plasma processing for shaping of damage free surfaces
US7591957B2 (en) 2001-01-30 2009-09-22 Rapt Industries, Inc. Method for atmospheric pressure reactive atom plasma processing for surface modification
US6660177B2 (en) * 2001-11-07 2003-12-09 Rapt Industries Inc. Apparatus and method for reactive atom plasma processing for material deposition
US7371992B2 (en) 2003-03-07 2008-05-13 Rapt Industries, Inc. Method for non-contact cleaning of a surface
US7083694B2 (en) * 2003-04-23 2006-08-01 Integrated Materials, Inc. Adhesive of a silicon and silica composite particularly useful for joining silicon parts
US7109092B2 (en) 2003-05-19 2006-09-19 Ziptronix, Inc. Method of room temperature covalent bonding
US6938334B2 (en) * 2003-10-31 2005-09-06 Honeywell International, Inc. Vibrating beam accelerometer two-wafer fabrication process
US7078320B2 (en) * 2004-08-10 2006-07-18 International Business Machines Corporation Partial wafer bonding and dicing
JP4720163B2 (ja) * 2004-12-02 2011-07-13 株式会社Ｓｕｍｃｏ Ｓｏｉウェーハの製造方法
EP1855312B1 (en) * 2005-02-22 2014-04-09 Hitachi Metals, Ltd. PROCESS FOR PRODUCING SiC SINGLE-CRYSTAL SUBSTRATE
JP4839818B2 (ja) * 2005-12-16 2011-12-21 信越半導体株式会社 貼り合わせ基板の製造方法
US20070148917A1 (en) * 2005-12-22 2007-06-28 Sumco Corporation Process for Regeneration of a Layer Transferred Wafer and Regenerated Layer Transferred Wafer
JP5415676B2 (ja) * 2007-05-30 2014-02-12 信越化学工業株式会社 Ｓｏｉウェーハの製造方法
EP2174343A1 (en) * 2007-06-28 2010-04-14 Semiconductor Energy Laboratory Co, Ltd. Manufacturing method of semiconductor device
US8431451B2 (en) 2007-06-29 2013-04-30 Semicondutor Energy Laboratory Co., Ltd. Display device and method for manufacturing the same
JP5507063B2 (ja) 2007-07-09 2014-05-28 株式会社半導体エネルギー研究所 半導体装置の作製方法
FR2923079B1 (fr) 2007-10-26 2017-10-27 S O I Tec Silicon On Insulator Tech Substrats soi avec couche fine isolante enterree
JP2009176918A (ja) * 2008-01-24 2009-08-06 Sumco Corp Ｓｏｉ基板の製造方法
US7927975B2 (en) 2009-02-04 2011-04-19 Micron Technology, Inc. Semiconductor material manufacture
JP5497476B2 (ja) * 2010-02-25 2014-05-21 富士フイルム株式会社 固体撮像装置の製造方法
US20120129318A1 (en) * 2010-11-24 2012-05-24 Semiconductor Energy Laboratory Co., Ltd. Atmospheric pressure plasma etching apparatus and method for manufacturing soi substrate
JP5837387B2 (ja) * 2011-10-11 2015-12-24 ルネサスエレクトロニクス株式会社 半導体集積回路装置および半導体集積回路装置の製造方法
JP5926527B2 (ja) * 2011-10-17 2016-05-25 信越化学工業株式会社 透明ｓｏｉウェーハの製造方法
KR102023623B1 (ko) 2012-07-03 2019-09-23 삼성전자 주식회사 반도체 소자 형성 방법
TWI470730B (zh) * 2012-09-18 2015-01-21 Asia Pacific Microsystems Inc Wafer holding device

Also Published As

Publication number Publication date
US6004866A (en) 1999-12-21
JPH09252100A (ja) 1997-09-22
EP0797248A3 (en) 1997-11-26
TW329024B (en) 1998-04-01
EP0797248A2 (en) 1997-09-24

Similar Documents

Publication Publication Date Title
KR970067609A (ko) 결합 웨이퍼 제조 방법 및 이 방법에 의해 제조된 결합 웨이퍼
JP3321882B2 (ja) 基板はり合わせ方法
US7312154B2 (en) Method of polishing a semiconductor-on-insulator structure
EP0955670A3 (en) Method of forming oxide film on an SOI layer and method of fabricating a bonded wafer
KR970012965A (ko) Soi 웨이퍼 및 그의 제조 방법
JP2961522B2 (ja) 半導体電子素子用基板およびその製造方法
JPH05226305A (ja) 張合せウェハの製造方法
JP2762462B2 (ja) 半導体基板の製造方法
JPH09246505A (ja) 半導体集積回路装置
JP3321827B2 (ja) はり合わせ基板形成用支持装置及びはり合わせ基板の形成方法
JPS6354740A (ja) 集積回路基板の製造方法
JPH05109678A (ja) Ｓｏｉ基板の製造方法
JPS61174661A (ja) 半導体集積回路装置の製造方法
JPH01305534A (ja) 半導体基板の製造方法
JP3371145B2 (ja) 基板はり合わせ方法
JPH10199840A (ja) Ｓｏｉ基板の製造方法
JPH05160087A (ja) 半導体基板の製造方法
JPH11163307A (ja) 貼り合わせ基板の製造方法
JPH071791B2 (ja) 半導体基板の製造方法
JPH10242015A (ja) 張り合わせシリコン基板およびその製造方法
JPS63123645A (ja) 半導体装置の製造方法
JPH05152549A (ja) 半導体素子形成用基板の製造方法
JP3573233B2 (ja) 張り合わせ半導体ウェーハおよびその製造方法
JPH0669477A (ja) 基板はり合わせ方法
KR100257760B1 (ko) 이중실리콘 기판 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E601 Decision to refuse application