KR970059880A - 오토 클리어 회로 - Google Patents

오토 클리어 회로 Download PDF

Info

Publication number
KR970059880A
KR970059880A KR1019970001103A KR19970001103A KR970059880A KR 970059880 A KR970059880 A KR 970059880A KR 1019970001103 A KR1019970001103 A KR 1019970001103A KR 19970001103 A KR19970001103 A KR 19970001103A KR 970059880 A KR970059880 A KR 970059880A
Authority
KR
South Korea
Prior art keywords
node
potential
channel transistor
terminal
output
Prior art date
Application number
KR1019970001103A
Other languages
English (en)
Other versions
KR100279168B1 (ko
Inventor
마사노리 기누가사
히로시 시게하라
아키라 다키바
Original Assignee
니시무로 타이조
가부시기가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 니시무로 타이조, 가부시기가이샤 도시바 filed Critical 니시무로 타이조
Publication of KR970059880A publication Critical patent/KR970059880A/ko
Application granted granted Critical
Publication of KR100279168B1 publication Critical patent/KR100279168B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356—Bistable circuits
    • H03K3/356008—Bistable circuits ensuring a predetermined initial state when the supply voltage has been applied; storing the actual state when the supply voltage fails
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/22—Modifications for ensuring a predetermined initial state when the supply voltage has been applied
    • H03K17/223—Modifications for ensuring a predetermined initial state when the supply voltage has been applied in field-effect transistor switches

Landscapes

  • Electronic Switches (AREA)
  • Dram (AREA)

Abstract

전원 전압의 상승이 완만한 경우에는 오토 클리어가 불가능한 경우가 있고, 또한 전원 전압 단자와 접지 단자와의 사이에 불필요한 전류가 흐르고 있었다. 전원 전압 단자(Vcc) 와 제1 및 제2노드와의 사이에 접속된 스위치 수단(11)과, 제1노드와 접지 단자와의 사이에 접속되고 제1노드의 전위를 분할 한 제1전위를 출력하는 전위 분할 수단(12)과, 제2노드와 접지 단자와의 사이에 접속되고 전위 분할 수단(12)이 출력한 제1전위에 기초하여 제2노드를 충전 또는 방전하는 충 ·방전수단(13)과, 제2노드의 전위를 유지하여 신호를 출력 단자(15)로부터 출력하는 동시에 신호를 스위치 수단(11)에 인가하여 개폐 동작을 제어하는 래치 수단(14)을 구비한다.

Description

오토 클리어 회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제 1도는 본 발명의 제1실시 형태에 의한 오토 클리어 회로의 구성을 도시한 회로도.

Claims (4)

  1. 전원 전압 단자(Vcc)와 제1 및 제2노드와의 사이에 접속된 스위치 수단(11)과, 상기 제1노드와 접지 단자와의 사이에 접속되어, 상기 제1노드의 전위를 분할 한 제1전위를 출력하는 전위 분할 수단(12)과, 상기 제2노드와 접지 단자와의 사이에 접속되고 전위 분할 수단(12)이 출력한 제1전위에 기초하여 상기 제2노드를 충전 또는 방전하는 충 ·방전수단(13)과, 상기 제2노드의 전위를 유지하여 신호를 출력 단자로부터 출력하는 동시에, 상기 신호를 상기 스위치 수단(11)에 인가하여 개폐 동작을 제어하는 래치 수단(14)을 구비한 것을 특징으로 하는 오토 클리어 회로.
  2. 제 1항에 있어서, 상기 전원 분할 수단은 상기 스위치 수단이 폐쇄되어 있는 동안, 상기 스위치 수단이 출력한 전위를 상기 제1노드를 통해 인가하여 상기 제1전위를 출력하고, 상기 충 ·방전 수단은 상기 스위치 수단이 폐쇄되어 있는 동안으로서, 상기 제1전위가 제1소정 전위에 도달하지 않는 동안은 상기 제2노드를 충전하며, 상기 제1전위가 상기 제1소정 전위에 도달하면 상기 제2노드를 방전하고, 상기 래치 수단은 상기 제2노드의 전위가 제2소정 전위를 초과하면 래치하여 상기 신호를 출력하며, 상기 스위치 수단은 상기 신호가 제3소정 전위에 도달하지 않는 동안은 폐쇄되고, 상기 신호가 상기 제3소정 전위에 도달하면 개방되는 것을 특징으로 하는 오토 크릴어 회어.
  3. 제 1항 또는 제2항에 있어서, 상기 스위치 수단은 전원 전압 단지와 상기 제1노드와의 사이에 양단이 접속되고, 상기 래치 수단이 출력하는 상기 신호가 게이트에 입력되는 제1P채널 트랜지스터(P1)와, 전원 전압 단자와 상기 제2노드와의 사이에 양단이 접속되고, 상기 래치수단이 출력하는 상기 신호가 게이트에 입력되는 제2P채널 트랜지스터(P2)를 가지며, 상기 전위 분할 수단은 상기 제1노드와 접지 단자와의 사이에 직렬로 접속된 복수의 저항(RA,RB)을 가지며, 상기 저항의 접속점에서 상기 제1전위를 출력하고, 상기 충·방전 수단은 상기 제2노드와 접지 단자와의 사이에 양단이 접속되고, 상기 제1전위가 게이트에 입력되는 제1N채널 트랜지스터(N1)를 가지며, 상기 래치 수단은 상기 제2노드에 입력측이 접속되고 상기 출력 단자에 출력측이 접속된 제1인버터(Invl)와, 상기 출력 단자에 입력측이 접속되고 상기 입력 단자에 출력측이 접속된 제2인버터(Inv2)를 갖는 것을 특징으로 하는 오토 클리어 회로.
  4. 제 3항에 있어서, 상기 제1인버터는 전원 전압 단자와 접지 단자와의 사이에 직렬로 각각 양단이 접속된 제3P채널 트랜지스터(P11) 및 제2N채널 트랜지스터(N11)를 가지며, 상기 제3P채널트랜지스터 및 상기 제2N채널 트랜지스터의 게이트는 상기 제2노드에 공통접속되고, 상기 제3P채널 트랜지스터의 드레인과 상기 제2N채널 트랜지스터의 드레인과는 상기 출력 단자에 공통접속되며, 상기 제2인버터는 전원 전압 단자와 접지 단자와의 사이에 직렬로 양단이 각각 접속된 제4P채널 트랜지스터(P12) 및 제3N채널 트랜지스터(N12)를 가지며,상기 제4P채널 트랜지스터 및 상기 제3N채널 트랜지스터의 게이트는 상기 출력 단자에 공통접속되고, 상기 제4P채널 트랜지스터의 드레인과 상기 제3N채널 트랜지스터의 드레인과는 상기 제2노드에 공통접속되어 있으며, 상기 제4P채널 트랜지스터는 상기 제3P채널 트랜지스터보다도 콘덕턴스가 크게 설정되어 있는 것을 특징으로 하느 클리어 회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019970001103A 1996-01-16 1997-01-16 오토클리어회로 KR100279168B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP00482096A JP3319559B2 (ja) 1996-01-16 1996-01-16 オートクリア回路
JP96-4820 1996-01-16

Publications (2)

Publication Number Publication Date
KR970059880A true KR970059880A (ko) 1997-08-12
KR100279168B1 KR100279168B1 (ko) 2001-01-15

Family

ID=11594363

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970001103A KR100279168B1 (ko) 1996-01-16 1997-01-16 오토클리어회로

Country Status (6)

Country Link
US (1) US5825220A (ko)
EP (1) EP0785626B1 (ko)
JP (1) JP3319559B2 (ko)
KR (1) KR100279168B1 (ko)
DE (1) DE69720566T2 (ko)
TW (1) TW455755B (ko)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3288249B2 (ja) * 1997-03-31 2002-06-04 東芝マイクロエレクトロニクス株式会社 パワーオンリセット回路
US5929662A (en) * 1997-11-04 1999-07-27 Motorola, Inc. Analog comparator and method
KR100476703B1 (ko) * 2002-07-19 2005-03-16 주식회사 하이닉스반도체 파워 업 회로
JP4021283B2 (ja) * 2002-08-28 2007-12-12 富士通株式会社 半導体装置
KR100535114B1 (ko) * 2003-03-28 2005-12-07 주식회사 하이닉스반도체 파워 업 검출 장치
DE10354534A1 (de) * 2003-11-12 2005-07-14 Atmel Germany Gmbh Schaltungsanordnung zur Spannungserfassung
US7208987B2 (en) * 2003-12-18 2007-04-24 Stmicroelectronics, Inc. Reset initialization
KR100614645B1 (ko) * 2004-06-03 2006-08-22 삼성전자주식회사 파워-온 리셋회로
US7142024B2 (en) * 2004-11-01 2006-11-28 Stmicroelectronics, Inc. Power on reset circuit
US7551021B2 (en) * 2005-06-22 2009-06-23 Qualcomm Incorporated Low-leakage current sources and active circuits
DE102009042388B4 (de) * 2009-09-21 2011-06-01 Texas Instruments Deutschland Gmbh Elektronische Vorrichtung zur Einschaltrücksetzung
KR20120109850A (ko) * 2011-03-28 2012-10-09 에스케이하이닉스 주식회사 반도체 장치의 파워 업 신호 발생 회로
JP5694850B2 (ja) * 2011-05-26 2015-04-01 株式会社メガチップス スタートアップ回路
CN105811941B (zh) * 2016-04-08 2017-05-17 厦门新页微电子技术有限公司 一种上电复位电路
KR20210067685A (ko) * 2019-11-29 2021-06-08 에스케이하이닉스 주식회사 파워 온 리셋 신호 생성 장치

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4581552A (en) * 1984-02-17 1986-04-08 Texas Instruments Incorporated Power-up clear circuitry having two thresholds
US4634904A (en) * 1985-04-03 1987-01-06 Lsi Logic Corporation CMOS power-on reset circuit
JPS6394714A (ja) * 1986-10-09 1988-04-25 Toshiba Corp 制御パルス信号発生回路
US5039875A (en) * 1989-11-28 1991-08-13 Samsung Semiconductor CMOS power-on reset circuit
JP2563215B2 (ja) * 1990-06-20 1996-12-11 セイコー電子工業株式会社 半導体集積回路装置
US5323067A (en) * 1993-04-14 1994-06-21 National Semiconductor Corporation Self-disabling power-up detection circuit

Also Published As

Publication number Publication date
DE69720566D1 (de) 2003-05-15
JPH09200019A (ja) 1997-07-31
DE69720566T2 (de) 2003-12-11
EP0785626B1 (en) 2003-04-09
US5825220A (en) 1998-10-20
TW455755B (en) 2001-09-21
JP3319559B2 (ja) 2002-09-03
EP0785626A1 (en) 1997-07-23
KR100279168B1 (ko) 2001-01-15

Similar Documents

Publication Publication Date Title
KR970059880A (ko) 오토 클리어 회로
US4885477A (en) Differential amplifier and current sensing circuit including such an amplifier
JP3288249B2 (ja) パワーオンリセット回路
US4763023A (en) Clocked CMOS bus precharge circuit having level sensing
KR940012796A (ko) 링 오실레이터(Ring Oscillator) 및 정전압 발생회로
KR950007292A (ko) 저소비 전류로 동작하는 파워-온 신호 발생 회로
KR910017762A (ko) 출력회로
JP3702159B2 (ja) 半導体集積回路装置
KR940027316A (ko) 저전력 모드 및 클럭 증폭기 회로를 가진 집적 회로
KR950007287A (ko) 디지탈 신호 처리용 지연 회로
JPH05312850A (ja) 半導体集積回路
KR930018851A (ko) 오토·크리어 회로
KR960003087A (ko) 수정발진회로
US6359496B1 (en) Analog switch including two complementary MOS field-effect transitors
KR950035091A (ko) 반도체집적회로
KR960009157A (ko) 반도체 집적회로
KR960702698A (ko) 전자 회로(CMOS input with Vcc compensated dynamic threshold)
US7486150B2 (en) Electric circuit and oscillator comprising said electric circuit
EP0468210B1 (en) Circuit for driving a floating circuit in response to a digital signal
US6909308B2 (en) Increasing drive strength and reducing propagation delays through the use of feedback
KR100189746B1 (ko) 파워 온 리세트 신호 출력 회로
KR960026787A (ko) 전류 모드 감지 증폭기를 구비하는 집적 회로
KR100203868B1 (ko) 파워-온 리셋회로
KR970004361B1 (ko) 퓨즈롬 회로
RU2004073C1 (ru) Преобразователь уровн напр жени

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Re-publication after modification of scope of protection [patent]
FPAY Annual fee payment

Payment date: 20110920

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee