KR930018851A

KR930018851A - 오토·크리어 회로

Info

Publication number: KR930018851A
Application number: KR1019930002430A
Authority: KR
Inventors: 야수히로 신; 요시미쭈 후지사와
Original assignee: 가나미야지 준; 오끼뎅끼 고오교오 가부시끼가이샤
Priority date: 1992-02-28
Filing date: 1993-02-22
Publication date: 1993-09-22
Also published as: DE69331420D1; EP0802630A3; KR100255495B1; DE69330571D1; EP0802631B1; US5331209A; EP0802630B1; EP0802632A2; DE69320505T2; DE69330689D1; EP0802630A2; EP0802631A3; JPH05259859A; EP0802632A3; EP0802631A2; EP0802632B1; DE69320505D1; DE69330571T2; TW317049B; DE69330689T2

Abstract

본 발명은 정상 상태의 V_DD레벨이 낮은 경우에도 리세트 신호 RS가 해제되어, V_DD의 상승 파형이 급준한 경우에도 RS가 출력되어, 전원순단등에 의하여 V_DD가 순차적으로 저하하여도 RS가 출력되어 LSI등의 평가인 때에 소비 전류를 0으로 되는 오토·크리어 회로를 제공한다.

V_DD레벨이 PMOS41의 스레숄드 전압 V_TP을 넘어서 해당 PMOS41가 온하고 더욱 더 게이트전압 V_G이 NMOS42의 스레숄드 전압 V_TN을 넘으면 해당 NMOS42가 온 한다.

이것에 의해 종래보다도 낮은 전압레벨에 있어서 출력단자 33에서 출력되는 RS가 해제된다.

또 PMOS41의 드레인과 NMOS42의 게이트과의 사이에 저항 및 콘덴서에서 되는 적분회로를 설치하는 것에 의해 해당 PMOS41의 드레인 전압을 해당 적분회로로 적분하고, 그의 적분전압에 의하여 NMOS42의 게이트 제어를 행한다.

이것에 의해 V_DD레벨의 상승이 급준한 경우에도 RS를 확실하게 출력된다.

Description

오토·크리어 회로

본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음

제7도는 본 발명의 제2의 실시예를 표시하는 오토·크리어 회로도.

제8도는 제7도의 동작을 표시하는 전압파형도.

제9도는 본 발명의 제3의 실시예를 표시하는 오토·크리어 회로의 회로도.

제10도는 제9도의 동작을 표시하는 전압파형도.

Claims

제2 전원전위 입력단자에 접속된 제3 단자가 스레숄드 전압 이상으로 되면 제1 전원전위 입력단자에 접속된 제1 단자와 제2 단자과의 사이가 온 상태로 되는 제1 능동소자와, 상기 제1 능동소자의 제2 단자와 상기 제2 전원전위 입력단자과의 사이에 접속된 제1 저항 수단과, 상기 제1 전원전위 입력단자와 출력단자 과의 사이에 접속된 제2 저항 수단과, 상기 제1 능동소자의 제2 단자에 접속된 제3 단자가 스레숄드 전압 이상으로 되면 상기 제2 전원전위 입력단자에 접속된 제1 단자와 상기 출력단자에 접속된 제2 단자과의 사이가 온 상태로 되는 제2 능동소자과를구비한 것을 측징으로 하는 오토·크리어 회로.
제2 전원전위 입력단자에 접속된 제3 단자가 스레숄드 전압 이상으로 된다는 제1 전원전위 입력단자에 접속된 제1 단자와 제2 단자과의 사이가 온 상태로 되는 제1 능동소자와, 상기 제1 능동소자의 제2 단자와 상기 제2 전원전위 입력단자과의 사이에 접속된 제1 저항 수단과, 상기 제1 전원전위 입력단자와 출력단자과의 사이에 접속된 제2 저항 수단과 제3 단자가 스레숄드 전압 이상으로 된다는 상기 제2 전원전위 입력단자에 접속된 제1 단자와 상기 출력단자에 접속된 제2 단자과의 사이가 온 상태로 되는 제2 능동소자와, 상기 제1 능동소자의 제2 단자와 상기 제2 능동소자의 제3 단자과의 사이에 접속된 제3 저항수단과, 상기 제2 능동소자의 제3 단자와 상기 제2 전원저위 입력단과의 사시에 접속된 용량수단과를 구비한 것을 특징으로 하는 오토·크리어 회로.
제2항에 있어서, 상기 제2 능도소자의 제3 단자와 상기 제1 전원전위 입력단자과의 사이에 접속된 다이오드 수단과를 구비한 것을 특징으로 하는 오토·크리어 회로.
제어신호 입력단자에 접속된 제3 단자가 스레숄드 전압이상으로 되면 제1 전원전위 입력단자에 접속된 제1 단자와 제2 단자과의 사이가 온 상태로 되는 제1 능동소자와, 상기 제1 능동소자의 제2 단자와 상기 제2 전원전위 입력단자과의 사이에 접속된 제1 저항수단과, 상기 제1 전원전위 입력단자와 출력단자과의 사이에 접속된 제2 저항수단과, 상기 제1 능동소자의 제2 단자에 접속된 제3 단자가 스레숄드 전압이상으로 되면 상기 제2 단자과의 사이가 온 상태로 되는 제2 능동소자과를 구비한 것을 특징으로 하는 오토·크리어 회로.
제1항, 제2항, 제3항 또는 제4항에 있어서, 상기 제1 능동소자를 P채널 MOSFET, 상기 제2 능동소자를 N채널 MOSFET,상기 제1, 제2, 제3 단자를 각각 소스·드레인·게이트라 하고, 상기 제1 전원전위 입력단자에 고전위 상기 제2 전원전위 입력단자에 저전위를 인가하는 구성으로 한 것을 특징으로 하는 오토·크리어 회로.
제1항, 제2항, 제3항 또는 제4항에 있어서, 상기 제1 능동소자를 N채널 MOSFET, 상기 제2 능동소자를 P채널 MOSFET,상기 제1, 제2, 제3 단자를 각각 소스·드레인·게이트라 하고, 상기 제1 전원전위 입력단자에 저전위 상기 제2 전원전위 입력단자에 고전위를 인가하는 구성으로 한 것을 특징으로 하는 오토·크리어 회로.
제어신호 입력단자에 접속된 제3 단자가 스레숄드 전압이상으로 되면 제1 전원전위 입력단자에 접속된 제1 단자와 제2 단자과의 사이가 온 상태로 되는 제1 능동소자와, 상기 제1 능동소자의 제2 단자와 상기 제2 전원전위 입력단자과의 사이에 접속된 제1 저항수단과, 상기 제1 전원전위 입력단자와 출력단자 과의 사이에 접속된 제2 저항 수단과, 제3 단자가 스레숄드 전압 이상으로 된다고 상기 제2 전원전위 입력단자에 접속된 제1 단자와 상기 출력단자에 접속된 제2 단자과의 사이가 온 상태로 되는 제2 능동소자와, 상기 제1 능동소자의 제2 단자와 상기 제2 능동소자의 제3 단자과의 사이에 접속된 제3 저항수단과, 상기 제2 능동소자의 제3 단자와 상기 제2 전원전위 입력단자과의 사이에 접속된 용량 수단과, 상기 제어신호 입력단자에 접소된 제3 단자가 스레숄드 전압 이상으로 되면 상기 제2 전원전위 입력단자에 접속된 제1 단자와 상기 제2 능동소자의 제3 단자에 접속된 제2 단자과의 사이가 온 상태로 되는 제3 능동소자과를 구비한 것을 특징으로 하는 오토·크리어 회로.
제7항의 제1, 제2, 제3, 능동소자, 제1, 제2, 제3 저항소자 및 용량수단과, 상기 제2 능동소자의 제3 단자와 상기 제1 전원전위 입력단자과의 사이에 접속된 다이오드 수단과를 구비한 것을 특징으로 하는 오토·크리어 회로.
제7항 또는 제8항에 있어서, 상기 제1 능동소자를 P채널 MOSFET, 상기 제2, 제3, 능동소자를 N채널MOSFET, 상기 제1, 제2, 제3 단자를 각각 소스·드레인·게이트라 하고, 상기 제1 전원전위 입력단자에 고전위 상기 제2 전원전위 입력단자에 저전위를 인가하는 구성으로 한 것을 특징으로 하는 오토·크리어 회로.
제7항 또는 제8항에 있어서, 상기 제1 능동소자를 N채널 MOSFET, 상기 제2, 제3, 능동소자를 P채널MOSFET, 상기 제1, 제2, 제3 단자를 각각 소스·드레인·게이트라 하고, 상기 제1 전원전위 입력단자에 저전위 상기 제2 전원저위 입력단자에 고전위를 인가하는 구성으로 한 것을 특징으로 하는 오토·크리어 회로.
제1항 내지 제10항의 제1, 제2 능동소자 및 제1, 제2 저항수단과, 상기 제1 능동소자의 제2 단자와 상기 제1 저항 수단과의 사이에 접속된 제3 저항 수단과를 구비하고, 상기 제4 저항 수단과 상기 제1 저항수단의 접속점을 상기 제2 능동소자의 제3 단자에 접속한 것을 측징으로 하는 오토·크리어 회로.
제1 전원전위 입력단자와 제2 전원전위 입력단자에 입력되는 전위차가 스레숄드 전압이상으로 되면 해당 제1 전원전위 입력단자에 접속된 제1 단자와, 제3 단자에 공통접속된 제2 단자과의 사이가 온 상태로 되어 해당 제2 단자에 전위를 발생하는 제1 능동소자와, 상기 제1 능동소자의 제2 단자와 상기 제2 전원전위 입력단자 과의 사이에 접속된 제1 저항수단과, 상기 제1 전원전위 입력단자와 출력단자과의 사이에 접속된 제2 저항수단과 제3 단자가 스레숄드 전압 이상으로 된다.

상기 제2 전원전위 입력단자에 접속된 제1 단자와 상기 출력단자에 접속된 제2 단자과의 사이가 온 상태로 되는 제2 능동소자와, 상기 제1 능동소자의 제2 단자와 상기 제2 능동소자의 제3 단자과의 사이에 접속된 제3 저항수단과, 상기 제2 능동소자의 제3 단자와 상기 제2 전원전위 입력단자과의 사이에 접속되어, 상기 제3 저항수단과 맞벌이하여 상기 제1 능도소자의 제2 단자에 발생한 전위를 적분하여 상기 제2 능동소자의 제3 단자에 주는 용량 수단과를 구비한 것을 특징으로 하는 오토·크리어 회로.
제12항의 제1, 제2 능동소자, 제1, 제2, 제3 저항 수단 및 용량수단과, 상기 제2 능동소자의 제3 단자와 상기 제1 전원전위 입력단자과의 사이에 접속되어 상기 제1 전원전위 입력단자와 상기 제2 전원전위 입력단자 간의 전위차 저하시에 상기 용량수단의 축적전하를 상기 제1 전원전위 입력단자에 방전하는 다이오드 수단과를 구비한 것을 특징으로 하는 오토·크리어 회로.
제12항 또는 13항에 있어서, 상기 제1 능동소자를 P채널 MOSFET,상기 제2 능동소자를 N채널 MOSFET, 상기 제1, 제2, 제3 단자를 각각 소스·드레인·게이트라 하고, 상기 제1 전원전위 입력단자에 고전위, 상기 제2 전원전위 입력단자에 고전위를 인가하는 구성으로 한 것을 특징으로 하는 오토·크리어 회로.
제12항 또는 13항에 있어서, 상기 제1 능동소자를 N채널 MOSFET,상기 제2 능동소자를 P채널 MOSFET, 상기 제1, 제2, 제3 단자를 각각 소스·드레인·게이트라 하고, 상기 제1 전원전위 입력단자에 고전위, 상기 제2 전원전위 입력단자에 저전위를 인가하는 구성으로 한 것을 특징으로 하는 오토·크리어 회로.
제13항의 제1, 제2 능동소자, 제1, 제2, 제3 저항수단, 용량수단 및 다이오드 수단과, 상기 제1 능동소자의 제2 단자에 제1 단자가 상기 제1 능동소자의 제3 단자에 제2 단자가 각각 접속되어 제어 신호 입력단자에 접속된 제3 단자가 스레숄드 전압 이상으로 된다는 해당 제1 단자와 제2 단자간이 온 상태로 되는 제3 능동소자과를 구비한 것을 특징으로 하는 오토·크리어 회로.
제13항의 제1, 제2, 능동소자, 제1, 제2, 제3 저항수단, 용량수단 및 다이오드 수단과, 상기 제1 능동소자의 제2, 제3 단자와 상기 제1, 제3 저항수단과의 사이에 제1 단자 및 제2 3단자가 직렬접속되어 제어신호 입력단자에 접속된 제3 단자가 스레숄드 전압이상으로 된다는 해당 제1 단자와 제2 단자간이 온 상태로 되어, 해당 제3 단자가 스레숄드 전압 미만인때에는 제1 단자와 제2 단자간이 오프상태로 되는 제3 능동소자과를 구비한 것을 특징으로 하는 오토·크리어 회로.
제13항의 제1, 제2 능동소자, 제1, 제2, 제3 저항수단, 용량수단 및 다이오드 수단과, 상기 제1 전원전위 입력단자와 상기 제1 능동소자의 제1 단자과의 사이에 제1 단자 및 제2 단자가 직렬 접속되어 제어신호 입력단자에 접속된 제3 단자가 스레숄드 전압이상으로 되면 해당 제1 단자와 제2 단자간이 온상태로 되어 해당 제3 단자가 스레숄드 전압 미만인때에는 해당 제1 단자와 제2 단자간이 오프상태로 되는 제3 능동소자과를 구비한 것윽 특징으로 하는 오토·크리어 회로.
제16, 제17 또는 제18항에 있어서, 상기 제1, 제3 능동소자를 P채널 MOSFET,상기 제2능동소자를 N채널 MOSFET,상기 제1, 제2, 제3 단자를 각각 소스·드레인·게이트라 하고, 상기 제1 전원전위 입력단자에 고전위, 상기 제2 전원전위 입력단자에 저전위를 인가하는 구성으로 한 것을 특징으로 하는 오토·크리어 회로.
제16, 제17 또는 제18항에 있어서, 상기 제1, 제3 능동소자를 N채널 MOSFET,상기 제2능동소자를 P채널 MOSFET,상기 제1, 제2, 제3 단자를 각각 소스·드레인·게이트라 하고, 상기 제1 전원전위 입력단자에 저전위, 상기 제2 전원전위 입력단자에 고전위를 인가하는 구성으로 한 것을 특징으로 하는 오토·크리어 회로.
제13항의 제1, 제2 능동소자, 제1, 제2, 제3 저항수단, 용량수단 및 다이오드 수단과, 상기 제1 능동소자의 제2 단자에 제1 단자가 상기 제1 능동소자의 제3 단자에 제2 단자가 각각 접속되어 제어신호 입력단자에 접속된 제3 단자가 스레숄드 전압이상으로 된다는 해당 제1 단자와 제2 단자간이 온상태로 되어 해당 제3 단자가 스레숄드 전압 미만인때에는 해당 제1 단자와 제2 단자간이 오프상태로 되는 제3 능동소자와, 상기 제어신호 입력단자에 접속된 제3 단자의 전위에 의하여 상기 제2 전원전위 입력단자에 접속된 제1 단자와 상기 제2 능동소자의 제3 단자에 접속된 제2 단자과가 상기 제3 능동소자에 대하여 상보적으로 온·오프 상태로 되는 제4 능동소자과를 구비한 것을 특징으로 하는 오토·크리어 회로.
제13항의 제1, 제2 능동소자, 제1, 제2, 제3 저항수단, 용량수단 및 다이오드 수단과, 상기 제1 능동소자의 제2, 제3 단자와 상기 제1, 제3 저항수단과의 사이에 제1 단자 및 제2 단자가 직렬접속되어, 제어신호입려단자에 접속된 제3 단자가 스레숄드 접압 이상으로 되면 해당 제1 단자와 제2 단자간이 온상태로 되어 해당 제3 단자가 스레숄드 전압 미만인때에는 해당 제1 단자와 제2 단자간이 오프상태로 되는 제3 능동소자와, 상기 제어신호 입력단자에 접속된 제3 단자의 전위에 의하여 상기 제2 전원전위 입력단자에 접속된 제1 단자와 상기 제2 능동소자의 제3 단자에 접속된 제2 단자과가 상기 제3 능동소자에 대하여 상보적으로 온·오프 상태로 되는 제4 능동소자과를, 구비한 것을 특징으로 하는 오토·크리어 회로.
제13항의 제1, 제2 능동소자, 제1, 제2, 제3 저항수단, 용량수단 및 다이오드 수단과, 상기 제1 전원전위 입력단자와 상기 제1 능동소자의 제1 단자과의 사이에 제1 단자 및 제2 단자가 직렬 접속되어 제어신호 입력단자에 접속된 제3 단자가 스레솔드 전압 이상으로 되면 해당 제1 단자와 제2 단자간이 온 상태로 되어 해당 제3 단자가 스레솔드 전압 미만인 때에는 해당 제1단자와 제2단자만이 오프상태로 되는 제3능동소자와, 상기 제어신호 입력 단자에 접속된 제3단자의 전위에 의하여 상기 제2 전원전위 입력단자에 접속된 제1단자와 상기 제 2능동소자의 제3단자에 접속된 제2단자과가 상기 제3능동소자에 대하여 상보적으로 온ㆍ오프 상태로 되는 제 4능동소자과를 구비한 것을 특징으로 하는 오토ㆍ크리어 회로.
제21, 제22항 또는 제23항에 있어서, 상기 제1, 제3 능동소자를 P채널 MOSFET, 상기 제2, 제4 능동소자를 N채널 MOSFET, 상기 제1, 제2, 제3 단자를 각각 소스·드레인·게이트라 하고 상기 제1 전원전위 입력단자에 고전위, 상기 제2 전원전위 입력단자에 저전위를 인가하는 구성으로 한 것을 특징으로 하는 오토·크리어 회로.
제21, 제22항 또는 제23항에 있어서, 상기 제1, 제3 능동소자를 N채널 MOSFET, 상기 제2, 제4 능동소자를 P채널 MOSFET, 상기 제1, 제2, 제3 단자를 각각 소스·드레인·게이트라 하고 상기 제1 전원전위 입력단자에 저전위, 상기 제2 전원전위 입력단자에 고전위를 인가하는 구성으로 한 것을 특징으로 하는 오토·크리어 회로.

※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.