KR950015989A - 캐패시터와 트랜지스터를 사용하는 지연 회로 - Google Patents

캐패시터와 트랜지스터를 사용하는 지연 회로 Download PDF

Info

Publication number
KR950015989A
KR950015989A KR1019940031040A KR19940031040A KR950015989A KR 950015989 A KR950015989 A KR 950015989A KR 1019940031040 A KR1019940031040 A KR 1019940031040A KR 19940031040 A KR19940031040 A KR 19940031040A KR 950015989 A KR950015989 A KR 950015989A
Authority
KR
South Korea
Prior art keywords
electrode
capacitor
signal
delay circuit
transistor
Prior art date
Application number
KR1019940031040A
Other languages
English (en)
Other versions
KR0158006B1 (ko
Inventor
마사끼 후루찌
마사히꼬 히라이
Original Assignee
가네꼬 히사시
닛본덴기 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가네꼬 히사시, 닛본덴기 가부시끼가이샤 filed Critical 가네꼬 히사시
Publication of KR950015989A publication Critical patent/KR950015989A/ko
Application granted granted Critical
Publication of KR0158006B1 publication Critical patent/KR0158006B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
    • H03K5/133—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals using a chain of active delay devices
    • H03K5/134—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals using a chain of active delay devices with field-effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
    • H03K5/133—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals using a chain of active delay devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H11/00—Networks using active elements
    • H03H11/02—Multiple-port networks
    • H03H11/26—Time-delay networks
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/15—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors
    • H03K5/151—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors with two complementary outputs
    • H03K5/1515—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors with two complementary outputs non-overlapping

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Pulse Circuits (AREA)
  • Networks Using Active Elements (AREA)
  • Manipulation Of Pulses (AREA)

Abstract

한 전극이 고정 전위에 접속된 적어도 하나의 캐패시터, 신호 전송 라인, 및 캐패시터의 다른 전극과 신호 진송 라인사이에 적어도 하나의 스위치 수단을 포함하는 지연 회로, 스위치 수단은 실제 공급 전압 값에 따라 캐패시터와 신호 전송라인사이를 전기적으로 접속 또는 단절시킨다.

Description

캐패시터와 트랜지스터를 사용하는 지연 회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명의 실시예에 따른 지연 회로를 도시한 회로도,
제3도는 본 발명의 다른 실시예를 도시한 회로도.

Claims (9)

  1. 제1전극과 기준 전위에 접속된 제2전극을 갖는 캐패시터, 신호 전송 라인, 상기 캐패시터의 제1 전극과 상기 신호 전송 라인 사이에 접속된 적어도 하나의 스위치 소자를 포함하고, 상기 스위치 소자가 전원 전압의 레벨을 나타내는 전압에 따라 전도 또는 비전도 상태로 제어되는 것을 특징으로 하는 지연 회로.
  2. 제1항에 있어서, 상기 전압이 상기 신호 전송 라인과 상기 캐패시터간의 전압 차인 것을 특징으로 하는 지연 회로.
  3. 제2항에 있어서, 상기 스위치 소자가 상기 캐패시터의 제1전극에 접속되는 게이트를 갖는 트랜지스터를 포함하고, 상기 지연 회로는 상기 트랜지스터가 비전도 상태인 동안 상기 캐패시터를 충전하기 위한 수단을 더 포함하는 것을 특징으로 하는 지연 회로.
  4. 제1항에 있어서, 상기 스위칭 소자는 상기 전원 전압이 공급되는 게이트를 갖는 트랜지스터를 포함하는 것을 특징으로 하는 지연 회로.
  5. 제1전극과 기준 전위에 접속된 제2전극을 갖는 캐패시터, 신호 전송 라인, 인가된 신호에 응답하여 상기 신호를 구동하는 구동 회로, 전원 전압이 공급되는 게이트를 갖는 트랜지스터 및 상기 캐패시터의 제1전극과 상기 신호 전송 라인 사이에 접속된 소스-드레인 경로를 포함하는 것을 특징으로 하는 지연 회로.
  6. 제5항에 있어서, 상기 트랜지스터가 N 채널형이고 상기 기준 전위보다 높은 상기 전원 전압이 공급되는 게이트를 갖는 것을 특징으로 하는 지연 회로.
  7. 제5항에 있어서, 상기 트랜지스터가 P 채널형이고 상기 전원 전압으로서 상기 기준 전위가 공급되는 게이트를 갖는 것을 특징으로 하는 지연 회로.
  8. 각각이 제1전극과 고정 전위에 접속되는 제2전극을 갖는 제1과 제2캐패시터,신호 라인, 상기 신호 라인과 상기 캐패시터의 제2전극 사이에 결합되고 적어도 하나의 다이오드 접속 트랜지스터를 갖는 제1스위칭 회로, 및 상기 신호 라인과 상기 제2캐패시터의 제2전극 사이에 결합되고 적어도 2개의 다이오드 접속 트랜지스터를 갖는 제2스위칭 회로를 포함하는 것을 특징으로 하는 지연 회로.
  9. 제8항에 있어서, 신호에 응답하고 상기 신호 라인을 구동하는 구동 회로와 상기 신호에 응답하고 상기 제1과 제2캐패시터 각각을 충전하는 충전회로를 더 포함하는 것을 특징으로 하는 지연 회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019940031040A 1993-11-25 1994-11-24 캐패시터와 트랜지스터를 사용하는 지연 회로 KR0158006B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP5317503A JPH07154221A (ja) 1993-11-25 1993-11-25 遅延回路
JP93-317503 1993-11-25

Publications (2)

Publication Number Publication Date
KR950015989A true KR950015989A (ko) 1995-06-17
KR0158006B1 KR0158006B1 (ko) 1999-03-20

Family

ID=18088962

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940031040A KR0158006B1 (ko) 1993-11-25 1994-11-24 캐패시터와 트랜지스터를 사용하는 지연 회로

Country Status (5)

Country Link
US (1) US5767719A (ko)
EP (1) EP0655834B1 (ko)
JP (1) JPH07154221A (ko)
KR (1) KR0158006B1 (ko)
DE (1) DE69426619T2 (ko)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0150160B1 (ko) * 1995-07-19 1998-10-15 김광호 버스라인의 로딩보상회로를 구비하는 반도체장치
US5748542A (en) * 1996-12-13 1998-05-05 Micron Technology, Inc. Circuit and method for providing a substantially constant time delay over a range of supply voltages
US5940608A (en) 1997-02-11 1999-08-17 Micron Technology, Inc. Method and apparatus for generating an internal clock signal that is synchronized to an external clock signal
US5946244A (en) 1997-03-05 1999-08-31 Micron Technology, Inc. Delay-locked loop with binary-coupled capacitor
US6173432B1 (en) 1997-06-20 2001-01-09 Micron Technology, Inc. Method and apparatus for generating a sequence of clock signals
US5920221A (en) * 1997-07-14 1999-07-06 Vanguard International Semiconductor Corporation RC delay circuit for integrated circuits
US6269451B1 (en) 1998-02-27 2001-07-31 Micron Technology, Inc. Method and apparatus for adjusting data timing by delaying clock signal
US6338127B1 (en) 1998-08-28 2002-01-08 Micron Technology, Inc. Method and apparatus for resynchronizing a plurality of clock signals used to latch respective digital signals, and memory device using same
US6349399B1 (en) 1998-09-03 2002-02-19 Micron Technology, Inc. Method and apparatus for generating expect data from a captured bit pattern, and memory device using same
US6430696B1 (en) 1998-11-30 2002-08-06 Micron Technology, Inc. Method and apparatus for high speed data capture utilizing bit-to-bit timing correction, and memory device using same
US6374360B1 (en) 1998-12-11 2002-04-16 Micron Technology, Inc. Method and apparatus for bit-to-bit timing correction of a high speed memory bus
US6470060B1 (en) 1999-03-01 2002-10-22 Micron Technology, Inc. Method and apparatus for generating a phase dependent control signal
JP4425367B2 (ja) * 1999-03-15 2010-03-03 株式会社アドバンテスト 遅延デバイス
US6307417B1 (en) 1999-08-24 2001-10-23 Robert J. Proebsting Integrated circuit output buffers having reduced power consumption requirements and methods of operating same
JP2001339283A (ja) 2000-05-26 2001-12-07 Mitsubishi Electric Corp 遅延回路およびそのための半導体回路装置
US6549042B2 (en) 2000-06-23 2003-04-15 Integrated Device Technology, Inc. Complementary data line driver circuits with conditional charge recycling capability that may be used in random access and content addressable memory devices and method of operating same
US6323712B1 (en) * 2000-06-26 2001-11-27 Etron Technology, Inc. Delay circuit with voltage compensation
CA2313286A1 (en) * 2000-06-30 2001-12-30 Mosaid Technologies Incorporated Digital delay element
US6801989B2 (en) 2001-06-28 2004-10-05 Micron Technology, Inc. Method and system for adjusting the timing offset between a clock signal and respective digital signals transmitted along with that clock signal, and memory device and computer system using same
US6501307B1 (en) * 2001-11-12 2002-12-31 Pericom Semiconductor Corp. Spread-spectrum clock buffer/driver that modulates clock period by switching loads
KR100521360B1 (ko) * 2002-04-12 2005-10-12 삼성전자주식회사 전원 전압에 가변되지 않는 지연 회로 및 이를 포함하는반도체 메모리 장치
KR100506063B1 (ko) * 2002-12-21 2005-08-05 주식회사 하이닉스반도체 셋업/홀드 타임 제어 장치
US7019576B1 (en) * 2003-03-24 2006-03-28 Cypress Semiconductor Corporation Delay circuit that scales with clock cycle time
KR100510531B1 (ko) * 2003-06-04 2005-08-26 삼성전자주식회사 동작 전원전압에 둔감한 지연 스테이지 및 이를 구비하는지연회로
US7168027B2 (en) 2003-06-12 2007-01-23 Micron Technology, Inc. Dynamic synchronization of data capture on an optical or other high speed communications link
US8166215B2 (en) * 2005-12-28 2012-04-24 Intel Corporation Method to control delay between lanes
US7705600B1 (en) 2006-02-13 2010-04-27 Cypress Semiconductor Corporation Voltage stress testing of core blocks and regulator transistors
JP2010273186A (ja) * 2009-05-22 2010-12-02 Renesas Electronics Corp 遅延回路
US8432210B2 (en) * 2010-11-02 2013-04-30 Lsi Corporation Fine-grained clock skew tuning in an integrated circuit
JP2021129255A (ja) * 2020-02-17 2021-09-02 ミツミ電機株式会社 パルス信号送信回路

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS575432A (en) * 1980-06-13 1982-01-12 Nec Corp Delay time variable type logical gate circuit
JPS60130917A (ja) * 1983-12-19 1985-07-12 Toshiba Corp Ｍｏｓ形半導体遅延回路
JPS61117915A (ja) * 1984-11-13 1986-06-05 Fujitsu Ltd 遅延回路
US4701714A (en) * 1986-03-31 1987-10-20 Tektronix, Inc. Tunable delay line
JPS6374211A (ja) * 1986-09-17 1988-04-04 Fujitsu Ltd 遅延回路
JP2557411B2 (ja) * 1986-10-01 1996-11-27 株式会社東芝 半導体集積回路
US4821003A (en) * 1987-01-19 1989-04-11 Elmec Corporation Electromagnetic variable delay line with linear compensation
JPS63266920A (ja) * 1987-04-23 1988-11-04 Rohm Co Ltd 遅延回路
US5101117A (en) * 1988-02-17 1992-03-31 Mips Computer Systems Variable delay line phase-locked loop circuit synchronization system
US5068553A (en) * 1988-10-31 1991-11-26 Texas Instruments Incorporated Delay stage with reduced Vdd dependence
JPH02254809A (ja) * 1989-03-28 1990-10-15 Mitsubishi Electric Corp 遅延回路
US5012142A (en) * 1989-07-28 1991-04-30 At&T Bell Laboratories Differential controlled delay elements and skew correcting detector for delay-locked loops and the like
JPH03219719A (ja) * 1990-01-24 1991-09-27 Mitsubishi Electric Corp 遅延回路及びそれを用いた半導体装置
US5051630A (en) * 1990-03-12 1991-09-24 Tektronix, Inc. Accurate delay generator having a compensation feature for power supply voltage and semiconductor process variations
JPH04258017A (ja) * 1991-02-12 1992-09-14 Fujitsu Ltd ディレイ回路
KR940005004B1 (ko) * 1991-03-21 1994-06-09 삼성전자 주식회사 신호지연회로
US5287025A (en) * 1991-04-23 1994-02-15 Matsushita Electric Industrial Co., Ltd. Timing control circuit
DE4131783C1 (ko) * 1991-09-24 1993-02-04 Siemens Ag, 8000 Muenchen, De
JPH05206805A (ja) * 1992-01-27 1993-08-13 Olympus Optical Co Ltd 遅延回路
JP3550404B2 (ja) * 1992-09-10 2004-08-04 株式会社日立製作所 可変遅延回路及び可変遅延回路を用いたクロック信号供給装置
US5352945A (en) * 1993-03-18 1994-10-04 Micron Semiconductor, Inc. Voltage compensating delay element
US5537070A (en) * 1994-10-14 1996-07-16 Texas Instruments Incorporated Output driver with slew rate control

Also Published As

Publication number Publication date
DE69426619T2 (de) 2001-08-09
US5767719A (en) 1998-06-16
DE69426619D1 (de) 2001-03-01
KR0158006B1 (ko) 1999-03-20
JPH07154221A (ja) 1995-06-16
EP0655834B1 (en) 2001-01-24
EP0655834A1 (en) 1995-05-31

Similar Documents

Publication Publication Date Title
KR950015989A (ko) 캐패시터와 트랜지스터를 사용하는 지연 회로
KR920010900A (ko) 반도체지연회로
KR880006848A (ko) 집적회로 및 이 회로에 사용하기 적합한 제어수단
KR870009548A (ko) 전압수준 감지 전력복귀(power-up reset)회로
KR840004835A (ko) 집적가능 반도체계 전기용 회로
KR900004108A (ko) 파워 mos 트랜지스터가 구비된 모놀리딕 쌍방향 스위치
KR970019071A (ko) 레벨 변환 회로(Level Converting Circuit)
KR960036030A (ko) 드라이버 회로
KR960005986A (ko) 반도체 집적회로장치
KR970056052A (ko) 반도체 스위치
KR910010723A (ko) 소메모리셀 면적에서 고안정성을 갖는 반도체기억장치
KR890016759A (ko) 파워 전계 효과 트랜지스터 구동회로
KR880012008A (ko) 전원절환회로
KR950010340A (ko) 정 전류 발생 장치
KR910015114A (ko) 반도체 디지탈 회로
KR910003937A (ko) Mos 트랜지스터용 게이트 제어회로
US4219743A (en) Buffer circuit
KR910008953A (ko) 캐패시턴스 디바이스 구동용 cmos 집적 회로
KR930018852A (ko) 승압 단속 회로 및 이를 구비하는 출력버퍼회로
KR960032721A (ko) P 채널 mis 트랜지스터로 구현된 부하 저항을 갖는 입력 보호 회로
KR940003156A (ko) 전원 공급 회로와 그 회로를 갖춘 전기 장치
KR920015378A (ko) 기판 바이어스 회로
KR940017212A (ko) 전력 트랜지스터에 대한 제어 전극 디스에이블 회로
KR870009549A (ko) 도전율 변조형 전계효과 트랜지스터의 고속 스위치-오프 회로
KR930018851A (ko) 오토·크리어 회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Re-publication after modification of scope of protection [patent]
FPAY Annual fee payment

Payment date: 20090724

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee