KR100279168B1 - 오토클리어회로 - Google Patents

오토클리어회로 Download PDF

Info

Publication number
KR100279168B1
KR100279168B1 KR1019970001103A KR19970001103A KR100279168B1 KR 100279168 B1 KR100279168 B1 KR 100279168B1 KR 1019970001103 A KR1019970001103 A KR 1019970001103A KR 19970001103 A KR19970001103 A KR 19970001103A KR 100279168 B1 KR100279168 B1 KR 100279168B1
Authority
KR
South Korea
Prior art keywords
potential
node
channel transistor
terminal
power supply
Prior art date
Application number
KR1019970001103A
Other languages
English (en)
Other versions
KR970059880A (ko
Inventor
마사노리 기누가사
히로시 시게하라
아키라 다키바
Original Assignee
니시무로 타이죠
가부시끼가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 니시무로 타이죠, 가부시끼가이샤 도시바 filed Critical 니시무로 타이죠
Publication of KR970059880A publication Critical patent/KR970059880A/ko
Application granted granted Critical
Publication of KR100279168B1 publication Critical patent/KR100279168B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356—Bistable circuits
    • H03K3/356008—Bistable circuits ensuring a predetermined initial state when the supply voltage has been applied; storing the actual state when the supply voltage fails
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/22—Modifications for ensuring a predetermined initial state when the supply voltage has been applied
    • H03K17/223—Modifications for ensuring a predetermined initial state when the supply voltage has been applied in field-effect transistor switches

Landscapes

  • Electronic Switches (AREA)
  • Dram (AREA)

Abstract

전원 전압의 상승이 완만한 경우에는 오토 클리어가 불가능한 경우가 있고, 또한 전원 전압 단자와 접지 단자와의 사이에 불필요한 전류가 흐르고 있었다.
전원 전압(Vcc) 단자와 제 1 및 제 2 노드와의 사이에 접속된 스위치 수단(11)과, 제 1 노드와 접지 단자와의 사이에 접속되고 제 1 노드의 전위를 분할한 제 1 전위를 출력하는 전위 분할 수단(12)과, 제 2 노드와 접지 단자와의 사이에 접속되고 전위 분할 수단(12)이 출력한 제 1 전위에 기초하여 제 2 노드를 충전 또는 방전하는 충·방전 수단(13)과, 제 2 노드의 전위를 유지하여 신호를 출력 단자(15)로부터 출력하는 동시에 신호를 스위치 수단(11)에 인가하여 개폐 동작을 제어하는 래치 수단(14)을 구비한다.

Description

오토 클리어 회로
본 발명은 전원을 인가했을 때에 집적 회로를 초기화하기 위한 리셋 신호를 발생하는 오토 클리어 회로에 관한 것이다.
전자계산기나 시계등의 집적 회로는 전원을 인가했을 때에 회로를 초기화할 필요가 있다. 그래서, 전원이 인가된 것을 검지하여 펄스를 발생하고, 이 펄스를 이용하여 집적 회로의 상태를 소정의 상태로 설정하기 위해서, 오토 클리어 회로가 이용되고 있다.
도 5에 종래의 오토 클리어 회로의 구성을 나타낸다. 전원 전압 Vcc 단자와 접지 단자와의 사이에, 콘덴서 C1, N채널 트랜지스터 N31, 다이오드 D1의 각각의 양단이 직렬로 접속되고, 트랜지스터 N31의 게이트에는 전원 전압 Vcc이 인가되어 있다. 전원 전압 단자와 접지 단자와의 사이에, P채널 트랜지스터 P31와 콘덴서 C2의 각각의 양단이 직렬로 접속되어 있으며, 트랜지스터 P31의 게이트는 콘덴서 C1과 N채널 트랜지스터 N31의 드레인을 접속하는 노드 NX에 접속되어 있다. P채널 트랜지스터 P31의 소스와 콘덴서 C2의 일단을 접속하는 노드 NY에는 인버터Inv31의 입력 단자가 접속되고, 인버터 Inv31의 출력 노드 NZ는 출력 단자(31)에 접속되어 있다.
도 6에 도시된 바와 같이, 전원 전압 Vcc의 상승이 급격한 경우는, 콘덴서 C1 이 충전되어 접속 노드 NX는 N채널 트랜지스터의 임계치 전압(Vthn)까지 상승한다. 이후, 노드 NX의 전위는 서서히 하강하고 있으며, 전원 전압에서 P채널 트랜지스터의 임계치 전압(Vthp)의 절대치｜Vthp｜보다도 낮아지면, 이 전위가 게이트에 입력되는 P채널 트랜지스터 P31이 온된다. 이것에 의해, 노드 NY가 충전되어 전위가 상승해 간다. 인버터 Inv31은 전원 전압이 상승하여 임계치(Vthp)의 절대치｜Vthp｜에 도달하고나서 노드 NY가 임계치 전압(Vthp)의 절대치｜Vthp｜에 도달할때까지 하이 레벨 신호를 출력한다.
이와 같이, 전원 전압(Vcc)의 상승이 급격한 경우는, 출력 단자(31)로부터는 도시된 바와 같은 명료한 직사각형의 펄스가 출력된다. 이 펄스가 출력 단자(31)에 접속된 후단의 집적 회로에 인가되어 초기 설정이 행하여진다.
그러나, 전원 전압(Vcc)의 상승이 도 7과 같이 완만한 경우는, 명료한 직사각형의 펄스가 출력되지 않은 경우가 있었다. 전원 전압(Vcc)이 서서히 상승해 가면, 노드 NX도 같은 기울기로 상승해 가고, 임계치 전압(Vthn)까지 도달한 후 하강해 가며, 임계치 전압(Vthp)의 절대치｜Vthp｜만큼 하강한 시점에서 노드 NY가 상승해 간다. 출력 단자(15)의 전위, 즉 노드 NZ의 전위는 전원 전압(Vcc)이 상승하고 임계치 전압(Vthp)의 절대치｜Vthp｜에 도달한 시점에서, 노드 NY가 임계치 전압(Vthn)에 도달한 시점까지 상승한다. 전원 전압(Vcc)의 상승이 완만하면, 도시된 바와 같이 직사각형의 펄스가 출력되지 않고, 경우에 따라서는 거의 펄스가 출력되지 않는 경우도 있다.
상술한 바와 같이, 종래의 오토 클리어 회로에는 전원 전압의 상승이 완만한 경우는 펄스가 얻어지지 않고 초기 설정이 불능이 될 경우가 있었다.
본 발명은 상기 사정을 감안하여 이루어진 것으로, 전원 전압의 상승 속도에 관계없이 초기 설정에 필요한 신호를 안정하게 발생할 수 있는 오토 클리어 회로를 제공하는 것을 목적으로 한다.
도 1은 본 발명의 제 1 실시 형태에 의한 오토 클리어 회로의 구성을 도시한 회로도.
도 2는 본 발명의 제 2 실시 형태에 의한 오토 클리어 회로의 구성을 도시한회로도.
도 3은 제 2 실시 형태에 의한 오토 클리어 회로에 있어서의 래치회로의 구성을 도시한 회로도.
도 4는 제 2 실시 형태에 의한 오토 클리어 회로에서의 각 노드의 출력파형의 변화를 도시한 타이밍도.
도 5는 종래의 오토 클리어 회로의 구성을 도시한 회로도.
도 6은 동일 오토 클리어 회로에 있어서 전원 전압의 상승 속도가 빠른 경우 에 있어서의 각 노드의 출력 파형의 변화를 도시한 타이밍도.
도 7은 동일 오토 클리어 회로에서 전원 전압의 상승 속도가 느린 경우에 있어서의 각 노드의 출력 파형의 변화를 도시한 타이밍도.
〈도면의주요부분에대한부호의설명〉
11 : 스위치 수단
12 : 전위 분할 수단
13 : 충·방전 수단
14 : 래치 수단
15 : 출력 단자
P1,P2,P11,P12 : P채널 트랜지스터
N1,N11,N12 : N채널 트랜지스터
RA,RB : 저항
LA1 : 래치회로
Inv1,Inv2 : 인버터
NA,NB,NC : 노드
본 발명의 오토 클리어 회로는, 전원 전압 단자와 제 1 및 제 2 노드와의 사이에 접속된 스위치 수단과, 상기 제 1 노드와 접지 단자와의 사이에 접속되어, 상기 제 1 노드의 전위를 분할한 제 1 전위를 출력하는 전위 분할 수단과, 상기 제 2 노드와 접지 단자와의 사이에 접속되고, 상기 전위 분할 수단이 출력한 상기 제 1 전위에 기초하여 상기 제 2 노드를 충전 또는 방전하는 충·방전 수단과, 상기 제 2 노드의 전위를 유지하여 신호를 출력 단자로부터 출력하는 동시에, 상기 신호를 상기 스위치 수단에 인가하여 개폐 동작을 제어하는 래치 수단을 구비한 것을 특징으로 한다.
여기서, 상기 전위 분할 수단은, 상기 스위치 수단이 폐쇄되어 있는 동안, 상기 스위치 수단이 출력한 전위를 상기 제 1 노드를 통해 인가하여 상기 제 1 전위를 출력하고, 상기 충·방전 수단은 상기 스위치 수단이 폐쇄되어 있는 동안인 상기 제 1 전위가 제 1 소정 전위에 도달하지 않는 동안은 상기 제 2 노드를 충전하고, 상기 제 1 전위가 상기 제 1 소정 전위에 도달하면 상기 제 2 노드를 방전하며, 상기 래치 수단은 상기 제 2 노드의 전위가 제 2 소정 전위를 초과하면 래치하여 상기 신호를 출력하고, 상기 스위치 수단은 상기 신호가 제 3 소정 전위에 도달하지 않는 동안은 폐쇄되어 있으며, 상기 신호가 상기 제 3 소정 전위에 도달하면 개방한 것이어도 좋다.
또한, 상기 스위치 수단은 전원 전압 단자와 상기 제 1 노드와의 사이에 양단을 접속하고, 상기 래치 수단이 출력하는 상기 신호를 게이트에 입력하는 제 1 P채널 트랜지스터와, 전원 전압 단자와 상기 제 2 노드와의 사이에 양단을 접속하고, 상기 래치 수단이 출력하는 상기 신호를 게이트에 입력하는 제 2 P채널 트랜지스터를 가지며, 상기 전위 분할 수단은 상기 제 1 노드와 접지 단자와의 사이에 직렬로 접속된 복수의 저항을 가지고, 상기 저항의 접속점에서 상기 제 1 전위를 출력하며, 상기 충·방전 수단은 상기 제 2 노드와 접지 단자와의 사이에 양단을 접속하여, 상기 제 1 전위를 게이트에 입력하는 제 1 N채널 트랜지스터를 가지며, 상기 래치 수단은 상기 제 2 노드에 입력측이 접속되고 상기 출력 단자에 출력측이 접속된 제 1 인버터와, 상기 출력 단자에 입력측이 접속되고 상기 입력 단자에 출력측이 접속된 제 2 인버터를 가지는 것이어도 좋다.
상기 제 1 인버터는 전원 전압 단자와 접지 단자와의 사이에 직렬로 각각 양단이 접속된 제 3 P채널 트랜지스터 및 제 2 N채널 트랜지스터를 가지고, 상기 제 3 P채널 트랜지스터 및 상기 제 2 N채널 트랜지스터의 게이트는 상기 제 2 노드에 공통 접속되고, 상기 제 3 P채널 트랜지스터의 드레인과 상기 제 2 N채널 트랜지스터의 드레인과는 상기 출력 단자에 공통 접속되며, 상기 제 2 인버터는 전원 전압 단자와 접지 단자와의 사이에 직렬로 양단이 각각 접속된 제 4 P채널 트랜지스터 및 제 3 N채널 트랜지스터를 가지며, 상기 제 4 P채널 트랜지스터 및 상기 제 3 N채널 트랜지스터의 게이트는 상기 출력 단자에 공통 접속되고, 상기 제 4 P채널 트랜지스터의 드레인과 상기 제 3 N채널 트랜지스터의 드레인과는 상기 제 2 노드에 공통 접속되어 있으며, 상기 제 4 P채널 트랜지스터는 상기 제 3 P채널 트랜지스터보다도 콘덕턴스가 크게 설정되어 있어도 좋다.
이하, 본 발명의 일실시 형태에 관해서 도면을 참조하여 설명한다.
제 1 실시 형태에 의한 오토 클리어 회로의 구성을 도 1에 나타낸다. 전원 전압(Vcc) 단자에 스위치 수단(11)의 입력 단자가 접속되고, 한쪽의 출력 단자와 접지 단자와의 사이에 전위 분할 수단(12)이 접속되며, 다른쪽의 출력 단자와 접지 단자와의 사이에 충·방전 수단(13)이 접속되어 있다. 충·방전 수단(13)은 전위분할 수단(12)으로부터의 출력에 의해 스위치 수단(11)의 다른쪽의 출력 단자를 충·방전하는 동작이 제어된다. 이 스위치 수단(11)의 출력 단자의 전위는 래치 수단(14)에 의해 유지되어 출력 단자(15)로부터 신호가 출력된다. 스위치 수단(11)은 래치 수단(14)으로부터 출력되는 신호에 의해 개폐 동작이 제어된다.
스위치 수단(11)은 전원 전압(Vcc)이 접지 레벨에 있을 때는 오프되고 있지만, 상승을 개시하면 온된다. 전위 분할 수단(12)은 스위치 수단(11)이 온될 때, 전원 전압(Vcc)이 공급되고, 이것을 소정의 비율로 분할한 전위를 충·방전 수단(13)에 출력한다. 충·방전 수단(13)은 스위치 수단(11)이 온되어 있는 동안, 전위 분할 수단(12)의 출력에 따라서 스위치 수단(11)의 다른쪽의 출력 단자를 충·방전한다. 이 충·방전 수단(13)의 동작에 따라 변화하는 스위치 수단(11)의 다른쪽 출력 단자의 전위가 래치 수단(14)에 의해 유지되고, 리셋 신호가 출력 단자(15)로부터 내부 회로에 출력되어 초기 설정이 행해진다. 또, 출력 단자(15)의 전위가 스위치 수단(11)에 인가되고, 출력 단자(15)의 전위가 소정 전위에 도달하면 스위치수단(11)이 오프된다. 이것에 의해, 전위 분할 수단(12) 및 충·방전 수단(13)에는 전원 전압(Vcc)이 공급되지 않게 되어 소비 전력이 감소된다.
본 발명의 제 2 실시 형태에 의한 오토 클리어 회로의 구성을 도 2에 나타낸다. 전원 전압(Vcc) 단자와 접지 단자와의 사이에, P채널 트랜지스터 P1의 양단과, 저항 RA 및 RB가 직렬로 접속되어 있다. 또한, 전원 전압(Vcc) 단자와 접지 단자와의 사이에, P채널 트랜지스터 P2와 N채널 트랜지스터 N1이 직렬로 접속되어 있다. P채널 트랜지스터 P1 및 P2의 게이트는, 출력 단자(15)에 접속된 노드 NC에 접속되어 있다. N채널 트랜지스터 N1의 게이트는 저항 RA와 저항 RB를 접속하는 노드 NA에 접속되어 있다. P채널 트랜지스터 P2의 드레인과 N채널 트랜지스터 N1의 드레인을 접속하는 노드 NB와 노드 NC와의 사이에는 인버터 Inv1 및 Inv2로 이루어지는 래치회로 LA1이 접속되어 있다.
래치회로 LA1 은 도 3에 도시된 바와 같은 구성을 가지고 있다. 노드 NB와 노드 NC와의 사이에, P채널 트랜지스터 P11 및 N채널 트랜지스터 N11로 이루어지는 인버터 Inv1와, P채널 트랜지스터 P12 및 N채널 트랜지스터 N12로 이루어지는 인버터 Inv2가 설치된다.
이 회로는 제 1 실시 형태와의 관계에 있어서, P채널 트랜지스터 P1 및 P2는 스위치 수단(11), 저항 RA 및 RB는 전위 분할 수단(12), N채널 트랜지스터 N1은 충·방전 수단(13), 래치회로 LA1 은 래치 수단(14)에 각각 대응하고 있다.
제 2 실시 형태는 전원 전압의 상승에 따라 다음과 같이 동작한다. 전원 전압 Vcc, 노드 NA, NB 및 NC의 각각의 전위를 도 4에 나타낸다. 전원 전압(Vcc)이 상승을 개시하기 전의 기간(a)에는 트랜지스터 P1 및 P2가 모두 오프되어 있고, 노드 NA는 접지 전위에 있다. 이 전위가 게이트에 입력되는 트랜지스터 N1도 오프 상태에 있다. 노드 NB는 트랜지스터 N1이 오프되어 있기 때문에 플로팅 상태에 있지만, 트랜지스터 P2도 오프되어 있어 전원 전압의 공급도 없고, 누설 전류에 의해서 접지 전위로 안정된다. 이 노드 NB의 전위가 입력되는 래치회로(LA1)의 출력 및 노드 NC의 전위도 접지 전위에 있다.
전원 전압(Vcc)이 상승하기 시작하고나서 P채널 트랜지스터 P1 및 P2의 임계치 전압(Vthp)의 절대치｜Vthp｜에 도달하기 전의 기간(b)에는 노드 NA, NB 및 NC의 전위는 모두 접지 전위에 있다.
전원 전압(Vcc)이 임계치 전압(Vthp)의 절대치｜Vthp｜에 도달한 후의 기간(c)에서는 노드 NB의 전위는 인버터 Inv2에 의해 상승하고, 노드 NC의 전위는 인버터 Inv1에 의해서 상승한다. 여기서, 인버터 Inv2에 포함되는 P채널 트랜지스터의 콘덕턴스 gm은 인버터 Inv1에 포함되는 P채널 트랜지스터의 콘덕턴스 gm 보다도 크게 설정되어 있다. 이것에 의해, 노드 NB의 전위 쪽이 상승하고, 노드 NC는 접지 전위로 안정한 상태가 된다. 이 노드 NC의 전위가 P채널 트랜지스터 P1 및 P2의 게이트에 입력되어 온상태를 유지한다. 노드 NA에는 전원 전압이 저항 RA와 저항 RB로 저항분할된 전위가 생긴다. 노드 NA의 전위가 N채널 트랜지스터 N1의 임계치 전압(Vthn)에 도달하면, 이 전위가 게이트에 입력된 N채널 트랜지스터 N1이 온되어노드 NB가 접지된다. 전원 전압(Vcc)이 P채널 트랜지스터의 임계치 전압(Vthp)의 절대치｜Vthp｜에 도달하고나서, 노드 NA의 전위가 N채널 트랜지스터의 임계치전압 (Vthn)에 도달할 때까지를 기간(c)로 한다. 이 기간(c)에 있어서, ｜Vthp｜=Vthn, 또는 ｜Vthp｜>Vthn의 관계가 성립할 때는, 출력 단자(15)에 접속된 집적회로가 평상시 동작하는 상태가 된다. 따라서, 이 기간(c)에 있어서의 노드 NC의 접지 전위를 오토 클리어에 이용되는 리셋신호로 간주할 수 있다. 그리고, 기간(c)를 리셋 기간으로 한다.
노드 NA의 전위가 N채널 트랜지스터의 임계치 전압(Vthn)에 도달하고, 노드 NB의 전위와 노드 NA의 전위가 모두 접지 전위로 하강하는 기간(d)이 되면, 노드 NB의 접지 전위가 인버터 Inv1에 의해 반전되고, 노드 NC가 전원 전압(Vcc)의 전위까지 상승하여 안정된다. 이 노드 NC의 전위가 게이트에 입력된 P채널 트랜지스터 P1 및 P2는 오프되고, 노드 NA 및 NB에는 전원 전압이 공급되지 않게 된다. 이것에 의해서, 리셋 기간에 대응하는 기간(c)이 종료된 후는, 전원 전압(Vcc) 단자와 접지단자와의 사이에 전류 경로가 형성되지 않게 되어 불필요한 전류의 소비가 방지된다.
또한, 기간(c)를 도 4와 같이 기간(e)와 기간(f)로 나눈다. 기간(e)는 P채널 트랜지스터의 임계치 전압(Vthp)의 절대치｜Vthp｜와 N채널 트랜지스터의 임계치 전압(Vthn)이 공정의 변동등에 의해서 흩어져 리셋 개시 전압에 변동이 있는 기간으로 한다. ｜Vthp｜〉Vthn의 경우는 전원 전압이 임계치 전압(Vthn)을 초과하고, ｜Vthp｜에 도달했을 때부터 리셋 기간에 들어 간다. ｜Vthp｜ < Vthn의 경우는 전원 전압이 임계치 전압 ｜Vthp｜를 초과하여 Vthn에 도달했을 때부터 리셋 기간에 들어 간다.
기간(f)는 P채널 트랜지스터의 임계치 전압(Vthp)과 N채널 트랜지스터의 임계치 전압(Vthn)과의 사이에, ｜Vthp｜ < Vthn이 성립할 경우에 있어서의 리셋 기간에 상당한다.
이와 같이, 리셋 기간의 개시 시기는 전원 전압(Vcc)이 P채널 트랜지스터의 임계치 전압(Vthp)의 절대치｜Vthp｜와 N채널 트랜지스터의 임계치 전압(Vthn) 중, 높은 쪽에 도달했을 때가 된다.
여기서, 리셋 기간(c)이 어떠한 전원 전압(Vcc)의 범위에서 존재할 수 있는 것인지를 이하에 고찰한다. P채널 트랜지스터의 임계치 전압(Vthp)의 절대치｜Vthp｜표준치를 0.8V, 오차를 ±0.2V로 하고, N채널 트랜지스터의 임계치 전압(Vthn)의 표준치를 0.8V로 오차를 ±0.2V로 한다. 저항 RA와 저항 RB의 저항치의 비율을 RA = 2*RB로 한다.
리셋 기간(c)이 개시할 때의 전원 전압(Vcc)의 전위는 P채널 트랜지스터의 임계치 전압(Vthp)의 절대치｜Vthp｜와 N채널 트랜지스터의 임계치 전압(Vthn)이 높은 쪽이 된다. 따라서, 리셋이 개시할 때의 전원 전압(Vcc)의 전위는, 0.6V에서 1.0V의 범위내에 있다.
리셋 기간(c)이 종료하는 시기는, 전원 전압(Vcc)이 노드 NA의 전위가 N채널 트랜지스터의 임계치 전압(Vthn)에 도달했을 때가 된다. 이것은 전원 전압(Vcc)이이 3Vthn에 도달한 시점과 일치하며, 1.8V에서 3.0V의 범위에 해당한다.
따라서, 가장 리셋 기간(c)이 짧아지는 것은 전원 전압(Vcc)이 1.0V에 도달한 시점에서 리셋 기간(c)이 개시되고, 1.8V까지 상승한 시점에서 종료하는 것이 되지만, 0.8V의 전위폭이 있기 때문에 확실한 리셋이 가능해진다.
이러한 제 2 실시 형태에 의하면, 도 4에 도시된 바와 같이, 리셋 기간(c)에 있어서 전원 전압(Vcc)의 상승 속도에 관계없이 노드 NC에서는 안정한 접지 전위가 출력된다. 이 때문에, 전원 전압(Vcc)의 상승이 완만한 경우에도 확실히 후속의 내부 회로의 초기 설정을 행할 수 있다. 또한, 리셋 기간(c)이 종료한 후는, P채널 트랜지스터 P1 및 P2가 모두 오프되고, 전원 전압 단자와 접지 단자와의 사이에 불필요한 전류가 흐르는 것이 방지되어 소비 전류가 감소된다.
상술한 실시예는 본 발명의 일예이고, 본 발명을 한정하는 것은 아니다. 예컨대, 제 2 실시 형태에서는 기간(c)에 있어서의 노드 NC의 접지 전위를 리셋에 이용하는 신호로 하고 있지만, 노드 NB의 출력 전위를 리셋 신호로서 이용할 수도 있다. 전위 분할 수단에서는 복수의 저항 소자를 이용하지 않고, 게이트를 드레인에 접속한 복수의 M0S형 트랜지스터를 직렬로 접속하여 전위를 분할하여도 좋다. 제 2 실시 형태에 의한 래치 수단은 충·방전 수단의 출력을 반전하여 출력하고 있지만, 반전하는일 없이 동일 전위를 출력하는 것이어도 좋다.
이상 설명한 바와 같이, 본 발명의 오토 클리어 회로는 전위 분할 수단이 전원 전압을 분할하여 출력한 제 1 전위에 기초하여 충·방전 수단이 충·방전 동작을 행하고, 그 결과 출력한 전위를 래치 수단이 유지하여 신호를 출력하는 것으로, 전원 전압의 상승 속도가 느린 경우에도 이 신호를 이용하여 내부 회로를 확실히 리셋하는 것이 가능하고, 또한 이 신호를 이용하여 스위치 수단의 개폐를 제어하는 것으로, 리셋 종료 후에는 전위 분할 수단 및 충·방전 수단에는 전원 전압을 공급하지 않도록 할 수 있어 소비 전류의 감소가 가능하다.
또한, 본원 청구 범위의 각 구성 요건에 병기한 도면 참조 부호는 본원 발명의 이해를 용이하게 하기 위한 것이고, 본원 발명의 기술적 범위를 도면에 도시한 실시예에 한정할 의도로 병기한 것은 아니다.

Claims (4)

  1. 전원 전압 단자(Vcc)와, 제 1 및 제 2 노드와의 사이에 접속된 스위치 수단(11)과,
    상기 제 1 노드와 접지 단자와의 사이에 접속되어, 상기 제 1 노드의 전위를 분할한 제 1 전위를 출력하는 전위 분할 수단(12)과,
    상기 제 2 노드와 접지 단자와의 사이에 접속되어, 상기 전위 분할 수단이 출력한 상기 제 1 전위에 기초하여 상기 제 2 노드를 충전 또는 방전하는 충·방전 수단(13)과,
    상기 제 2 노드의 전위를 유지하여 신호를 출력 단자로부터 출력하는 동시에, 상기 신호를 상기 스위치 수단에 인가하여 개폐 동작을 제어하는 래치 수단(14)을 구비한 것을 특징으로 하는 오토 클리어 회로.
  2. 제 1 항에 있어서, 상기 전위 분할 수단은 상기 스위치 수단이 폐쇄되어 있는 동안, 상기 스위치 수단이 출력한 전위를 상기 제 1 노드를 통해 인가하여 상기 제 1 전위를 출력하고,
    상기 충·방전 수단은 상기 스위치 수단이 폐쇄되어 있는 동안으로서, 상기 제 1 전위가 제 1 소정 전위에 도달하지 않는 동안은 상기 제 2 노드를 충전하며, 상기 제 1 전위가 상기 제 1 소정 전위에 도달하면 상기 제 2 노드를 방전하고,
    상기 래치 수단은 상기 제 2 노드의 전위가 제 2 소정 전위를 초과하면 래치하여 상기 신호를 출력하며,
    상기 스위치 수단은 상기 신호가 제 3 소정 전위에 도달하지 않는 동안은 폐쇄되고, 상기 신호가 상기 제 3 소정 전위에 도달하면 개방되는 것을 특징으로 하는 오토 클리어 회로.
  3. 제 1 항 또는 제 2 항에 있어서, 상기 스위치 수단은 전원 전압 단자와 상기 제 1 노드와의 사이에 양단이 접속되고, 상기 래치 수단이 출력하는 상기 신호가 게이트에 입력되는 제 1 P채널 트랜지스터(P1)와, 전원 전압 단자와 상기 제 2 노드와의 사이에 양단이 접속되고, 상기 래치수단이 출력하는 상기 신호가 게이트에 입력되는 제 2 P채널 트랜지스터(P2)를 가지며,
    상기 전위 분할 수단은 상기 제 1 노드와 접지 단자와의 사이에 직렬로 접속된 복수의 저항(RA,RB)을 가지며, 상기 저항의 접속점에서 상기 제 1 전위를 출력하고,
    상기 충·방전 수단은 상기 제 2 노드와 접지 단자와의 사이에 양단이 접속되고, 상기 제 1 전위가 게이트에 입력되는 제 1 N채널 트랜지스터(N1)를 가지며,
    상기 래치 수단은 상기 제 2 노드에 입력측이 접속되고 상기 출력 단자에 출력측이 접속된 제 1 인버터(Inv1)와, 상기 출력 단자에 입력측이 접속되고 상기 입력 단자에 출력측이 접속된 제 2 인버터(Inv2)를 갖는 것을 특징으로 하는 오토 클리어 회로.
  4. 제 3 항에 있어서, 상기 제 1 인버터는 전원 전압 단자와 접지 단자와의 사이에 직렬로 각각 양단이 접속된 제 3 P채널 트랜지스터(P11) 및 제 2 N채널 트랜지스터(N11)를 가지며, 상기 제 3 P채널트랜지스터 및 상기 제 2 N채널 트랜지스터의 게이트는 상기 제 2 노드에 공통 접속되고, 상기 제 3 P채널 트랜지스터의 드레인과 상기 제 2 N채널 트랜지스터의 드레인과는 상기 출력 단자에 공통접속되며,
    상기 제 2 인버터는 전원 전압 단자와 접지 단자와의 사이에 직렬로 양단이 각각 접속된 제 4 P채널 트랜지스터(P12) 및 제 3 N채널 트랜지스터(N12)를 가지며, 상기 제 4 P채널 트랜지스터 및 상기 제 3 N채널 트랜지스터의 게이트는 상기 출력 단자에 공통접속되고, 상기 제 4 P채널 트랜지스터의 드레인과 상기 제 3 N채널 트랜지스터의 드레인과는 상기 제 2 노드에 공통접속되어 있으며,
    상기 제 4 P채널 트랜지스터는 상기 제 3 P채널 트랜지스터보다도 콘덕턴스가 크게 설정되어 있는 것을 특징으로 하는 오토 클리어 회로.
KR1019970001103A 1996-01-16 1997-01-16 오토클리어회로 KR100279168B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP00482096A JP3319559B2 (ja) 1996-01-16 1996-01-16 オートクリア回路
JP96-4820 1996-01-16

Publications (2)

Publication Number Publication Date
KR970059880A KR970059880A (ko) 1997-08-12
KR100279168B1 true KR100279168B1 (ko) 2001-01-15

Family

ID=11594363

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970001103A KR100279168B1 (ko) 1996-01-16 1997-01-16 오토클리어회로

Country Status (6)

Country Link
US (1) US5825220A (ko)
EP (1) EP0785626B1 (ko)
JP (1) JP3319559B2 (ko)
KR (1) KR100279168B1 (ko)
DE (1) DE69720566T2 (ko)
TW (1) TW455755B (ko)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3288249B2 (ja) * 1997-03-31 2002-06-04 東芝マイクロエレクトロニクス株式会社 パワーオンリセット回路
US5929662A (en) * 1997-11-04 1999-07-27 Motorola, Inc. Analog comparator and method
KR100476703B1 (ko) * 2002-07-19 2005-03-16 주식회사 하이닉스반도체 파워 업 회로
JP4021283B2 (ja) * 2002-08-28 2007-12-12 富士通株式会社 半導体装置
KR100535114B1 (ko) * 2003-03-28 2005-12-07 주식회사 하이닉스반도체 파워 업 검출 장치
DE10354534A1 (de) * 2003-11-12 2005-07-14 Atmel Germany Gmbh Schaltungsanordnung zur Spannungserfassung
US7208987B2 (en) * 2003-12-18 2007-04-24 Stmicroelectronics, Inc. Reset initialization
KR100614645B1 (ko) * 2004-06-03 2006-08-22 삼성전자주식회사 파워-온 리셋회로
US7142024B2 (en) * 2004-11-01 2006-11-28 Stmicroelectronics, Inc. Power on reset circuit
US7551021B2 (en) * 2005-06-22 2009-06-23 Qualcomm Incorporated Low-leakage current sources and active circuits
DE102009042388B4 (de) * 2009-09-21 2011-06-01 Texas Instruments Deutschland Gmbh Elektronische Vorrichtung zur Einschaltrücksetzung
KR20120109850A (ko) * 2011-03-28 2012-10-09 에스케이하이닉스 주식회사 반도체 장치의 파워 업 신호 발생 회로
JP5694850B2 (ja) * 2011-05-26 2015-04-01 株式会社メガチップス スタートアップ回路
CN105811941B (zh) * 2016-04-08 2017-05-17 厦门新页微电子技术有限公司 一种上电复位电路
KR20210067685A (ko) * 2019-11-29 2021-06-08 에스케이하이닉스 주식회사 파워 온 리셋 신호 생성 장치

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5323067A (en) * 1993-04-14 1994-06-21 National Semiconductor Corporation Self-disabling power-up detection circuit

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4581552A (en) * 1984-02-17 1986-04-08 Texas Instruments Incorporated Power-up clear circuitry having two thresholds
US4634904A (en) * 1985-04-03 1987-01-06 Lsi Logic Corporation CMOS power-on reset circuit
JPS6394714A (ja) * 1986-10-09 1988-04-25 Toshiba Corp 制御パルス信号発生回路
US5039875A (en) * 1989-11-28 1991-08-13 Samsung Semiconductor CMOS power-on reset circuit
JP2563215B2 (ja) * 1990-06-20 1996-12-11 セイコー電子工業株式会社 半導体集積回路装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5323067A (en) * 1993-04-14 1994-06-21 National Semiconductor Corporation Self-disabling power-up detection circuit

Also Published As

Publication number Publication date
JP3319559B2 (ja) 2002-09-03
DE69720566T2 (de) 2003-12-11
EP0785626B1 (en) 2003-04-09
EP0785626A1 (en) 1997-07-23
US5825220A (en) 1998-10-20
JPH09200019A (ja) 1997-07-31
TW455755B (en) 2001-09-21
KR970059880A (ko) 1997-08-12
DE69720566D1 (de) 2003-05-15

Similar Documents

Publication Publication Date Title
KR100279168B1 (ko) 오토클리어회로
US4591745A (en) Power-on reset pulse generator
KR100301368B1 (ko) 파워온리셋회로
EP0254212B1 (en) Mos semiconductor circuit
US4617529A (en) Ring oscillator with delay element and potential pulling circuit
US5668508A (en) Oscillator circuit having oscillation frequency independent from the supply voltage value
US6144237A (en) Power on reset circuit
JPH0715308A (ja) パワーオンリセット回路
US4122413A (en) Accurate single pin MOS RC oscillator
US5545941A (en) Crystal oscillator circuit
JPH05312850A (ja) 半導体集積回路
JPH08294267A (ja) 昇圧回路
US5952865A (en) Voltage translator circuit
US4370628A (en) Relaxation oscillator including constant current source and latch circuit
US6989704B2 (en) Delay circuit having function of filter circuit
US4924115A (en) Integrated circuit RC filters with very large time constants
JPH0254698B2 (ko)
KR19990057420A (ko) 파워 온 리셋 회로
KR100349356B1 (ko) 파워 온 리셋 회로
US4783620A (en) Constant voltage circuit having an operation-stop function
KR0167228B1 (ko) 파워 온 리셋트 회로
KR100231139B1 (ko) 리세트 신호 발생 회로
KR100630977B1 (ko) 파워온 리셋 회로
US4499428A (en) IC Delay conversion operational amplifier
KR100399595B1 (ko) 신호 지연회로 및 이 회로를 이용한 반도체 메모리 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Re-publication after modification of scope of protection [patent]
FPAY Annual fee payment

Payment date: 20110920

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee