TW455755B - Automatic clearing circuit - Google Patents
Automatic clearing circuit Download PDFInfo
- Publication number
- TW455755B TW455755B TW086100368A TW86100368A TW455755B TW 455755 B TW455755 B TW 455755B TW 086100368 A TW086100368 A TW 086100368A TW 86100368 A TW86100368 A TW 86100368A TW 455755 B TW455755 B TW 455755B
- Authority
- TW
- Taiwan
- Prior art keywords
- node
- potential
- output
- aforementioned
- terminal
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
- H03K3/356—Bistable circuits
- H03K3/356008—Bistable circuits ensuring a predetermined initial state when the supply voltage has been applied; storing the actual state when the supply voltage fails
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/22—Modifications for ensuring a predetermined initial state when the supply voltage has been applied
- H03K17/223—Modifications for ensuring a predetermined initial state when the supply voltage has been applied in field-effect transistor switches
Landscapes
- Electronic Switches (AREA)
- Dram (AREA)
Description
A7 B7 4 5 575 5 五、發明説明(1 ) 〔發明之技術領域.〕 本發明係有關在於投入電源時產生將集積電路初期化 之重設訊號之自動清除電路。 〔先行技術〕 計算機或鐘錶在於投入電源時必須將電路初期化。因 此,使用自動清除電路先行檢測投入電源予以產生脈衝後 ,利用此一脈衝將集積電路設定成所定的狀態。 、 第5圖係以往之自動清除電路的構成。在於電源電壓 V。。端子與接地端子之間分別串聯連接電容器C 1、N頻 道電晶體N 3 1、二極體D 1之各端後,施予電源電壓V 至電晶體N 3 1的閘道。在於電源電壓乂。。端子與接地端 子之間分別串聯連接P頻道電晶體P 3 1與電容器C 2之 各端,且電晶體P31之閘道被連接到連接電容器C1與 N頻道電晶體N 3 1之汲極之節點NX。在於連接P頻道 電晶體P 3 1之電源與電容器C 2之一端之節點NY處連 接變頻器I n v 3 1之入力端子,而變頻器I n v 3 1之 出力節點Ν2係被連接在出力端子31。 如第6圖所示,在於電源電壓Vm之上昇十分快速的 場合時,電容器C 1則被充電後接續節點Ν X —直上昇到 N頻道電晶體之閾値電壓Vthn爲止。之後,節點NX之 電位則緩慢下降,當電源電壓V。。小於P頻道電晶體之閾 値電壓Vthn之絕對値丨Vthn丨時,輸入此一電位到間之 P頻道電晶體P 3 1則形成ON。藉此,節點NY被充電 本紙浪尺度適用中國國家標準(CNS ) A4規格(2丨0X297公釐) {請先閲讀背面之注意事項再填寫本頁) -IT- 經濟部中央標準局買工消f合作社印製 經濟部中央標準局員工消費合作社印製 455755 五、發明説明(2 ) 後電位便上升。變頻器I n v 3 1在於從電源電壓Vc<=上 升用以到達閾値V thP之絕對値丨V thP丨到節點N Y達到 閾値電壓V thP之絕對値丨V thP丨爲止之間輸出高電平的 訊號。 如此,當電源電壓Vcc之上升十分快速的場合時,從 出力端子3 1輸出如圖所示之易明瞭之矩形的脈衝。當給 予此一脈衝到出力端子所連接之後段的集積電路後執行初 期設定。 但是,在於電源電壓之上升係如第1圖一般很緩慢的 場合係屬於沒有輸出很明顯的矩形脈衝的場合。當電源電 壓vcc慢慢地上升時,節點NX也是以相同的斜率上升, 且一直到達閎値電壓Vthn之後才下降,同時節點NY在 於下降到閎値電壓Vthp之絕對値| VthP丨分後開始上升 。出力端子1 5之電位,即節點NZ之電位係從電源電壓 V。。上升用以到達閾値電壓Vthp之絕對値| Vt:hP丨之時 點到節點N Y達到閾値電壓V thn2時點爲止之間持續上 升。當電源電壓Vu之上升變遲緩時,如圖所示不會輸出 矩形脈衝,看時亦可能不會輸出脈衝。 〔發明欲解決之課題〕 如上所述Y在於以往之自動清除電路中μ當電源電壓 之上升很緩慢的場合時形成無法得到脈衝進而無法執行初 期設定$ 本發明係有鎰於上述現象\提供一種不論電源電壓之 木紙張尺度適用中國國家標準(CNS ) Α4規格(210X297公釐} (請先閱讀背面之注意事項再填寫本育)
455755 A7 B7 五、發明説明(3 ) 上升速度如何,亦可在於初期設定時安定且產生所需要的 訊號之自動清除電路^ - ,、 (請先閱讀背面之注意事項再填寫本頁) 〔解決課題之手段〕 本發明之自動清除電路其特徵係具備有\連接於電源 電壓端子與第1 \第2個節點之間的開關手段\及被連接 至前述第1個節點與接地端子之間後Y輸出分割前述第1 個節點之電位之第1個電位之電位分割手段;\及被連接至 前述第2個節點與接地端子之間後》\依據前述電位分割手 段所輸出之前述第1個電位予以將前述第2個節點充電或 放電之充放電手段U保持前述第2個節點的電位後從出 力端子輸出訊號的同時,\並且將前述訊號輸給前述開關手 段予以控制開閉動作之閂鎖手段' 經濟部中央榇準局負工消費合作社印裝 在此,前述電位分割手段係可以在於前述開關手段關 閉的時候介著前述第1個節點給予依照前述開關手段所輸 出之電位後輸出前述第1個電位,前述充放電手段係屬於 前述開關手段在關閉的時候,當前述第1個電位來達到第 1個所定電位時將前述第2個節點充電,當前述第1個電 位達到第1個所定電位之時則將前述第2個節點放電,前 述問鎖手段係可以在於前述第2個節點之霄位超過第2個 所定電位時閂鎖用以輸出前述訊號,前述開關手段係可以 在於前述訊號來達到第3個所定電位之時關閉,且在於前 述訊號達到前述第3個所定電位時形成常開。 同時,前述開關手段亦可以具備有兩端被連接在電源 ^紙张尺度適用中國國家標準(CNS > Α4規格(2丨0Χ297公釐> 一 45 57 5 5 A7 B7 五、發明説明(4 ) 電壓端子與第1個節點之間後,將前述閂鎖手段所輸出之 前述訊號輸入至閘部之第1個P頻道之電晶體、及兩端被 連接至電源電壓端子與前述第2個節點之間後,將前述閂 鎖手段所輸出之前述訊號輸入至閘部之第2個P頻道之電 晶體,且從前述阻抗之連接點輸出前述第1個電位,而前 述充放電手段亦可以具備有兩端被連接至前述第2個節點 與接地端子之間後,輸入前述第1個電位於閘部之第1個 N頻道電晶體,前述閂鎖手段亦可以具備有連接其入力側 於前述第2個節點後連接其出力側於前述出力端子之第1 個變頻器、及連接入力側於前述出力端子後連接出力側於 前述入力端子之第2個變頻器。 經濟部中央標準局員工消費合作社印製 (請先閲讀背面之注意事項再填寫本頁}
前述第1個變頻器係具備有在於電源電壓端子與接地 端子之間分別將其兩端串聯連接之第3個P頻道電晶體以 及第2個N頻道電晶體,而前述第3個P頻道電晶體以及 前第2個N頻道電晶體之閘部則被共同地連接到前述第2 個節點後,共同連接前述第3個P頻道電晶體之汲極與前 述第2個頻道電晶體的汲極於前述出力端子,而前述第2 個變頻器係具備有在於電源電壓端子與接地端子之間分別 將其兩端串聯連接之第4個P頻道電晶體以及前述第3個 N頻道電晶體,而前述第4個P頻道電晶體以及前述第3 個N頻道電晶體之閘通部被共同地連接到前述出力端子後 ,共同連接前述第4個P頻道電晶體之汲極與前述第3個 N頻道之電晶體的汲極於前述第2個節點,此外亦可以將 前述第4個P頻道電晶體的電導設定成較之前述第3個P 本紙張尺度適用中國國家標準{ CNS ) A4規格(210X297公釐) 經濟部中央標準局貞工消費合作社印製 45 57 5 5 Λ7 Α7 ^ Β7 五、發明説明(5) 頻道電晶體者還大。 〔.發明之實施形態〕 以下佐以圖面說明本發明之一實施形態。 第1圖係第1實施形態之自動清除電路的構成。在於 電源電壓V。。端子連接開關裝置1 1之入力端子後,在於 一端的出力端子與接地端子之間連接電位分割裝置1 2 , 且在於另一端之出力端子與接地端子之間連接充放電裝厚 1 3。充放電裝置1 3係藉著來自電位分割裝置1 2之出 力,控制將開關裝置1 1之另一端之出力端子充放電之動 作。此一開關裝置1 1之出力端子之電位係藉著閂鎖裝置 1 4所保持後從出力端子1 5輸出訊號。開關裝置1 1之 開閉動作係由閂鎖裝置1 4所輸出之訊號所控制。 雖然當開關裝置1 1在於電源電壓Vcc爲接地電平時 爲〇FF,但是當一開始上升是使成爲ON。電位分割裝 置1 2係在於開關裝置1 1 OFF時供應電源電壓後,以 所定之比例將分割此之電位輸出到充放電裝置1 3。充放 電裝置1 3係在於開關裝置1 1 OFF的期間,因應電位 分割裝置1 2之出力用以在於開關裝置1 1之另一端的出 力端子充放電。隨著此一充放電裝置13之動作而產生變 化之開關裝置1 1之另一端的出力端子的電位利用閂鎖裝 置1 4保持後,形成重設訊號藉從力端子1 5輸出到內部 電路予以執行初期設定。進而,將出力端子1 5之電位輸 給開關裝置1 1 ,且當出力端子1 5之電位達到所定電位 本紙張尺度適用中國國家標华(CNS ) Μ規格(210Χ297公釐了
(請先閱讀背面之注意事項再填寫本頁J 訂 4 5 5 7 5 5 A7 B7 五、發明説明(6) 時開關裝置1 1形成OFF。藉此,形成不供應電源電壓 到電位分割裝置1 2以及充放電裝置1 3,消費電力也由 之被低減。 第2圖係本發明之第2實施形態之自動清除電路之構 成。在於電源電壓Vcc端子與接地端子之間,串聯連接P 頻道之電晶體P 1之兩端、與阻抗尺八以及RB °同時, 在於電源電壓Vc。端子與接地端子之間串聯連接P頻道之 電晶體P 2與N頻道之電晶體N 1。P頻道之電晶體P 1 以及P 2之閘部係被連接到與之出力端子1 5連接之節點 N C。N頻道之電晶體N 1之閘部則被連接連接阻抗R A 與阻抗RB之節點ΝΑ。在於連接P頻道之電晶體p 2之 汲極與Ν頻道之電晶體Ν 1之汲極之節點Ν Β與節點N C 之間,連接由變頻器I η ν 1以及I η ν 2所形成之閂鎖 電路L A 1。 經濟部中央標準局貝工消费合作社印裝 {請先閱讀背面之注意事項再填寫本頁) 閂鎖電路LA 1係擁有如第3圖所示之構成。在於節 點NB與節點NC之間設置了由P頻道之電晶體PI 1以 及N頻道之電晶體Nl 1所形成之變頻器I n v 1 、及由 Ρ頻道之電晶體Ρ12以及Ν頻道之電晶體Ν12所形成 之變頻器I η ν 2。 此一電路與之第1之實施形態的關係爲分別Ρ頻道之 電晶體Ρ 1以及Ρ 2與之開關裝置1 1相對應,阻抗R A 以及RB與之電位分別裝置1 2相對應,N頻道之電晶體 Ν 1與之充放電裝置1 3相對應,閂鎖電路LA 1與之閂 鎖裝置1 4相對應。 本紙張尺度適用中國國家梯準(CNS ) A4規格(210X297公釐) 4 5' 5 7 5 5 A7 _ B7 五、發明説明(7 ) 第2實施形態係隨著電源電壓V。。之上昇而動作如下 0電滬電壓V。。、節點ΝΑ ; NB以及MC之電位係分別 如第4圖所示。在於電源電壓V。。開始上升前之期間(a )內係屬於電晶體P 1以及PL皆在OFF的狀態,且節 點NA I爲接地電位。將此一電位轍入閘部之電晶體N 1 也形成0 F F的狀態。雖然節點Ν Β由於電晶體 Ν 1 OFF的綠故,但是電晶體Ρ 2也OFF且也沒有供 應電源電壓,同時藉著洩漏電流形成在於接地電位十分堆 安定。輸入此一節點NB之電位的閂鎖電路LA 1之出力 節點N C之電位亦爲接地電位。 在於電源電壓V開始上升之後直迄p頻道之電晶體 P 1以及P 2之閾値電壓vthp之絕對値丨Vthp|爲止的 期間(b),節點ΝΑ、NB以及NC之電位皆屬於接地 電位。 經濟部中央標準局兵工消費合作社印製 (請先閱讀背面之注意事項再填寫本頁) 在於電源電壓Vcc達到閏値電壓之絕對値| vthP| 之後的期間(c ),將節點NB之電位做成藉著變頻器 I π ν 2上升,且將節點NC的電位做成藉著變頻器 I π ν 1上升。在此,將包含在變頻器I „ ν 2中之P頻 道之電晶體之®_gm設定成較之包含在變頻器I η ν 1 中之Ρ.頻道之電晶體之電導gTT1爲大。藉此,形成節點Β 之電位會持續上升,節點N C則保持在接地電位之安定狀 態。此一節點NC之電位會被輸入至ρ頻道之電晶體p1 以及P 2之閘部後,維持在〇 ν的狀態。在於節點n A, 電源電壓會因爲阻抗R A與阻抗R B而產生被阻抗分割的 本紙張尺度適用中國國家標準(CNS ) A4現格(210x297公瘦 A7 B7 455755 五、發明説明(8) 電位。當節點NA之電位達到N頻道之電晶體N 1之閾値 電壓乂1:1111時,输入此一電位到閘部之N頻道之電晶體N 1爲ON,且節點NB被接地◊將從電源電'壓Vcc達到P 頻道之電晶體之閾値電壓VthP2絕對値I Vthp|之後’ 直迄節點NA之電位達到N頻道之電晶體之閾値電壓 V t h n的區間做爲期間(c )。在此一期間(c )中,當 I vthp| = 或者I Vthp| >Vtil〇的關係成立時 ,平常,連接到出力端子1 5之集積電路會形成動作的狀 態。因此,可以將在於此一期間(c )之節點NC之接地 電位視爲使用於自動清除之重設訊號。接著,將期間(c )當做重設期間。 在於節點N A之電位達到N頻道之電晶體之閾値電懕 Vthn,且節點NB之電位與節點NA之電位皆形成在於 下降到接地電位之期間(d )時,節點NB之接地電位會 藉著變頻器I n v 1反轉,且節點NC會上升到電源電懕 Vcc的電位後安定下來。而輸入此一節點N C之電位於閘 部之P頻道之電晶體P 1以及P 2會關閉,形成不供應電 源電壓給節點NA以及NB。藉此,在於對應重設期間之 期間(c )結束後,形成在於電源電壓V c c端子與接地端 子之間不會形成電流路徑,進而防止了不必要之電流的消 耗0 同時,如第4圖所示期間(c )係分成期間(e )與 期間(ί )。期間(e )係做成P頻道之電晶體之閾値電 壓乂1〇之絕對値I vthp|與N頻道之電晶體之閾値電壓 本紙浪尺度適用中國國家標準(CNS ) Ad規格(210X297公釐) C请先閲讀背面之注意事項再填寫本貰)
,1T 線-ly. 經濟部中央標华局員工消资合作社印裝 11 4 5 5 7 5 5 A7 B7 經濟部中央標準局員工消费合作社印製 五、發明説明(θ ) Vthn藉由過程之變動等因素而不一致,且做成在於重設 開始電壓中會發生變動的期間。當I Vthp| >Vthn的場 合係屬於當電源電壓會從超過閾値電壓Vthn,且到達 .1 vthP丨時點,進入重設期間,在於丨vthP| <vthT1 的場合係屬於當電源電壓會從超過閎値電壓i V t h P丨, 且到達Vthn時點,進入重設期間。 期間(f )係相當於在於P頻道之電晶體之閾値電壓 V 〇。與N頻道之電晶體之閱値電壓V thn之間, . 丨VthP| <vthn成立的場合下之重設期間。 如此,重設期間之開始期間係形成屬於在於電源電壓 V 到達P頻道之電晶體之閾値電壓V thp之絕對値 I vthp丨與N頻道之電晶體之閾値電壓V 之中較高者 0 1 以下,考察重設期間(c )應該存在於怎樣的電源電 壓V。。的範圍內。將P頻道之電晶體之閾値電壓vthp之 絕對値I vthp丨之標準値訂爲0 . 8 V,其偏差値訂爲 ±0 . 2,N頻道之電晶體之関値電壓Vthn之標準値訂 爲0 . 8,偏差値訂爲±0 . 2。將阻抗RA與阻抗RB 之阻抗値訂爲RA=ZXRB。 重設期間(c )開始時之電源電壓V。。之電位係屬在 於P頻道之電晶體之閱値電壓Vup之絕對値丨vthp丨與 N頻道之電晶體之閱値電壓中較高者。因此,重設開始時 之電源電壓V c c之電位係在於0 . 6 V到1 . 〇 V的範圍 內。 (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) 12 45 57 5 5 Α7 Β7 經濟部中央標準局員工消費合作杜印製 五、發明説明(10) 重設期間(C)結束時期係屬於形成電源電壓在於節 點N A之電位達到N頻道之電晶體之閾値電壓V thP的時 候。此乃與之電源電壓V 達到3 * V thn的時點一致, 並且與之1.8V到3.0V之範圍相對應。 因此,雖然最短之重設期間(c )係屬於在於從電源 電壓Vcc達到1 . 0V之時點起重設期間(c )開始,且 直到上升至1.8V之時點爲止,但是,由於具有〇 . 8 V之電位寬放形成可以確實地重設。 、 如此之第2實施形態係如第4圖所示,在於重設期間 (c )無論電源電壓Vc。之上升的速度如何仍然可以從節 點N C輸出安定的接地電位。由於此一綠故,即使在於電 源電壓Vcc之上升綠慢的場合下亦可以確實地處理後續的 內部電路之初期設定。同時,在於重設期間(c )結束後 ,P頻道之電晶體P 1以及P 2會同時關閉,用以防止不 必要之電流流動於電源電壓端子與接地端子之間,減少電 流之消耗。 上述之實施例僅屬於一範例,本發明並非僅限定於此 。例如,雖然將在於第2實施形態之期間(c )節點NC 的接地電位做成使用於重設之訊號,但是亦可以將節點 NB之出力電位用做爲重設訊號。在於電位分割手段中, 不使用複數個阻抗,亦可以將連接閘於汲極之複數個 Μ 0 S型電'晶體串聯連接用以分割電位。雖然第2實施形 態之閂鎖手段係將充放電手段之出力反轉後輸出,但是亦 可以不將其反轉便將其輸出。 本紙張尺度適用中國國家標牟(CNS > Α4規格(210X297公釐) " -13 - (請先閱讀背面之注意事項再填窝本頁)
.XI 訂 經濟部_央標华局貝工消费合作社印製 A7 B7 五、發明説明(U) 〔發明之效果〕 如上說明一般,本發明之自動清除電路係根據電位分 割手段分割且輸出電源電壓之第1個電位後利用充放電手 段進行充放電動作,並且利用閂鎖手段保持輸出該結果之 電位後予以輸出訊號,形成即使在於電源電壓之上升速度 緩慢的場合時亦可以使用此一訊號確實地重設內部電路, 或是使用此一訊號控制開關手段的開閉,也可以做成在於 重設結束之後不供應電源電壓至電位分割手段以及充放電 手段,予以低減電流之消耗。 〔圖面之簡單說明〕 第1圖係本發明之第1實施形態之自動清除電路之構 成電路圖。 第2圖係本發明之第2實施形態之自動清除電路之構 成電路圖。 第3圖係表示在於同第2實施形態之自動清除電路上 之閂鎖回路之構成電路圖。 第4圖係表示在於同第2實施形態之自動清除電路上 之各節點之出力波形之變化圖表。 第5圖係以往之自動清除電路之構成電路圖。 第6圖係表示在於同一自動清除電路中當電源電壓之 上昇速度快速時之各節點之出力波形的變化圖表。 第7圖係表示在於同一自動清除電路中當電源電壓之 本紙張尺度適用中國國家標準(CNS ) A4规格(210X297公釐) n-n n 1,— I fl —l·. n -- (請先閲讀背面之注意事項再填寫本頁) 、tr -14 - 4 5 5^ a7 B7 五'發明説明() 12 上昇速度快速時各節點之出力波形的變化圖表。 〔記號說明〕 11 開關手段 12 電位分割手段 13 充放電手段 14 閂鎖手段 1 5 出力端子 P1、P2 P11、P12 P頻道電晶體 N 1、' N 1 1 ' N 1 2 N頻道電晶體 R A、R B 阻抗 L A 1 閂鎖電路 I n v 1 ' I n v 2 變頻器 N A、Ν-Β、N C 節點 (請先閱讀背面之注意事項再填寫本頁) 訂 線亏. 經濟部中央標準局員工消費合作杜印製 本紙張尺度適用中國國家標準(CNS ) A4規格(2丨0X297公釐)
Claims (1)
- 4 5 5 7 5 5 A8 B8 C8 D8 着1 © '凊除 第1 、第2 個節點與接 位之.第1個 節點與接地 前述第1個 電手段;及 訊號的同時 開閉動作之 申請專利範 手段係在於 給予依照前 位,前述充 當前述第1 節點.充電, 將前述第2 節點之電位 ,前述開關 時關閉,且 常開。 申請專利範 開關手段係 之間之後, 之第1個Ρ : : ‘ I rv^-- (請先閱讀背面之注意事磧再填寫本頁) -訂 經濟部中央標準局貞工消費合作社印製 π、申产專利 電壓端子與 至前述第1 個節點之電 前述第2個 段所輸出之 放電之充放 力端子輸出 段予以控制 2 .如 述電位分割 第1個節點 述第1個電 閉的時候, 前述第2個 電位之時則 前述第2個 出前述訊號 所定電位之 電位時形成 3 .如 ,其中前述 第1個節點 輸入至閘部 電路其特徵 個節點之間 地端子之間 電位之電位 端子之間後 電位予以將 保持前述第 ,並且將前 閂鎖手彳$。 圍第填之 前述手 mm 述開關手段 放電手段係 個電位未達 當前述第.1 個節點放電 超過第2個 手段係在於 在於前述訊 圍第1項或 具備有兩端 將前述閂鎖 頻道之電晶 係具備有: 的開關手段 後,輸出分 分割手段; ,依據前述 前述第2個 2個節點的 述訊號輸給 自動清除電 段關閉的時 所輸出之電 屬於前述開 到第1個所 個電位達位 ,前述閂鎖 所定電位時 前述訊號未 號達到前述 第2項之自 連接在電源 手段所輸出 體、及兩端 連接於電源 :及被連接 割前述第1 及被連接至 電位分割手 節點充電或 電位後從出 前述開關手 路,其中前 候介著前述 位後輸出前 關手段在關 定電位時將 第1個所定 手段係在於 閂鎖用以輸 達到第3圖 第3個所定 動清除電路 電壓端子與 之前述訊號 被連接至電 本紙張尺度適用中國國家楯隼(CNS ) A4規格(210X297公釐) 455755 A8 B8 C8 D8 經濟部中央標準局員工消費合作社印製 六、申請專利範圍. 源電壓端子與前述第2個節點之間後,將前述閂鎖手段所 輸出之前述訊號輸入至閘部之第2個頻道之電晶體,且從 前述阻抗之連接點輸出前述第1個電位,而前述充放電手 段具備有兩端被連接至前述第2個節點與接地端子之間後 ,輸入前述第1個電位於閘部之第1個N頻道電晶體,前 述閂鎖手段具備有連接其入力側於前述第2個節點後連接 其出力側於前述出力端子之第1個變頻器、及連接入力側 於前述出力端子後連接出力側於前述入力端子之第2個頻 道。 4 .如申請專利範圍第3項之自動清除電路,其中前 述第1個變頻器係具備有在於電源電壓端子與接地端子之 間分別將兩端串聯連接之第3個P頻道電晶體以及第2個 N頻道電晶體,而前述第3個P頻道電晶體以及前述第2 個N頻道電晶體之閘部則被共同地連接到前述第2個節點 後,共同連接前述第3個P頻道電晶體.之汲極與前述第2 個頻道電晶體的汲極於前述出力端子,而前述第2個變頻 器係具備有在於電源電壓端子與接地端子之間分別將其兩 端串聯連接之前述4個P頻道電晶體以及前述第3個N頻 道電晶體,而前述第4個P頻道電晶體,以及前述第3個 頻道電晶體之閘部被共同地連接到前述出力端子之後,共 同連接前述第4個P頻道電晶體之汲極與前述第3個頻道 電晶體的汲極於前述第2個節點,此外,亦可以將前述第 4個P頻道電晶體的導電設定成較之前述第3個P頻道電 晶體者還大。 ----件 本紙張尺度適用中國國家標準(CNS ) A4規格U10X297公釐) (請先間讀背面之注意事項再填k本頁) 訂
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP00482096A JP3319559B2 (ja) | 1996-01-16 | 1996-01-16 | オートクリア回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
TW455755B true TW455755B (en) | 2001-09-21 |
Family
ID=11594363
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW086100368A TW455755B (en) | 1996-01-16 | 1997-01-15 | Automatic clearing circuit |
Country Status (6)
Country | Link |
---|---|
US (1) | US5825220A (zh) |
EP (1) | EP0785626B1 (zh) |
JP (1) | JP3319559B2 (zh) |
KR (1) | KR100279168B1 (zh) |
DE (1) | DE69720566T2 (zh) |
TW (1) | TW455755B (zh) |
Families Citing this family (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3288249B2 (ja) * | 1997-03-31 | 2002-06-04 | 東芝マイクロエレクトロニクス株式会社 | パワーオンリセット回路 |
US5929662A (en) * | 1997-11-04 | 1999-07-27 | Motorola, Inc. | Analog comparator and method |
KR100476703B1 (ko) * | 2002-07-19 | 2005-03-16 | 주식회사 하이닉스반도체 | 파워 업 회로 |
JP4021283B2 (ja) * | 2002-08-28 | 2007-12-12 | 富士通株式会社 | 半導体装置 |
KR100535114B1 (ko) * | 2003-03-28 | 2005-12-07 | 주식회사 하이닉스반도체 | 파워 업 검출 장치 |
DE10354534A1 (de) * | 2003-11-12 | 2005-07-14 | Atmel Germany Gmbh | Schaltungsanordnung zur Spannungserfassung |
US7208987B2 (en) * | 2003-12-18 | 2007-04-24 | Stmicroelectronics, Inc. | Reset initialization |
KR100614645B1 (ko) * | 2004-06-03 | 2006-08-22 | 삼성전자주식회사 | 파워-온 리셋회로 |
US7142024B2 (en) * | 2004-11-01 | 2006-11-28 | Stmicroelectronics, Inc. | Power on reset circuit |
US7551021B2 (en) * | 2005-06-22 | 2009-06-23 | Qualcomm Incorporated | Low-leakage current sources and active circuits |
DE102009042388B4 (de) * | 2009-09-21 | 2011-06-01 | Texas Instruments Deutschland Gmbh | Elektronische Vorrichtung zur Einschaltrücksetzung |
KR20120109850A (ko) * | 2011-03-28 | 2012-10-09 | 에스케이하이닉스 주식회사 | 반도체 장치의 파워 업 신호 발생 회로 |
JP5694850B2 (ja) * | 2011-05-26 | 2015-04-01 | 株式会社メガチップス | スタートアップ回路 |
CN105811941B (zh) * | 2016-04-08 | 2017-05-17 | 厦门新页微电子技术有限公司 | 一种上电复位电路 |
KR20210067685A (ko) * | 2019-11-29 | 2021-06-08 | 에스케이하이닉스 주식회사 | 파워 온 리셋 신호 생성 장치 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4581552A (en) * | 1984-02-17 | 1986-04-08 | Texas Instruments Incorporated | Power-up clear circuitry having two thresholds |
US4634904A (en) * | 1985-04-03 | 1987-01-06 | Lsi Logic Corporation | CMOS power-on reset circuit |
JPS6394714A (ja) * | 1986-10-09 | 1988-04-25 | Toshiba Corp | 制御パルス信号発生回路 |
US5039875A (en) * | 1989-11-28 | 1991-08-13 | Samsung Semiconductor | CMOS power-on reset circuit |
JP2563215B2 (ja) * | 1990-06-20 | 1996-12-11 | セイコー電子工業株式会社 | 半導体集積回路装置 |
US5323067A (en) * | 1993-04-14 | 1994-06-21 | National Semiconductor Corporation | Self-disabling power-up detection circuit |
-
1996
- 1996-01-16 JP JP00482096A patent/JP3319559B2/ja not_active Expired - Fee Related
-
1997
- 1997-01-02 US US08/778,743 patent/US5825220A/en not_active Expired - Lifetime
- 1997-01-09 EP EP97100265A patent/EP0785626B1/en not_active Expired - Lifetime
- 1997-01-09 DE DE69720566T patent/DE69720566T2/de not_active Expired - Lifetime
- 1997-01-15 TW TW086100368A patent/TW455755B/zh not_active IP Right Cessation
- 1997-01-16 KR KR1019970001103A patent/KR100279168B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
US5825220A (en) | 1998-10-20 |
KR100279168B1 (ko) | 2001-01-15 |
DE69720566D1 (de) | 2003-05-15 |
JP3319559B2 (ja) | 2002-09-03 |
DE69720566T2 (de) | 2003-12-11 |
KR970059880A (ko) | 1997-08-12 |
EP0785626B1 (en) | 2003-04-09 |
EP0785626A1 (en) | 1997-07-23 |
JPH09200019A (ja) | 1997-07-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW455755B (en) | Automatic clearing circuit | |
TW448620B (en) | Level adjusting circuit and the data output circuit thereof | |
KR100430858B1 (ko) | 리세트 장치, 반도체 ic장치, 및 반도체 기억장치 | |
KR100348931B1 (ko) | 노이즈 면역성이 개선된 저전력 디지털 회로 | |
JPH10276078A (ja) | パワーオンリセット回路 | |
JP3702159B2 (ja) | 半導体集積回路装置 | |
US6259299B1 (en) | CMOS level shift circuit for integrated circuits | |
JPH0567965B2 (zh) | ||
US4122413A (en) | Accurate single pin MOS RC oscillator | |
JPH09121151A (ja) | データ出力バッファ | |
JP4429096B2 (ja) | 半導体素子の高電圧スイッチ回路 | |
EP0259861A1 (en) | Buffer circuit operable with reduced power consumption | |
US4347448A (en) | Buffer circuit for semiconductor memory | |
TW417280B (en) | A voltage generation circuit of a semiconductor memory device | |
KR19990023620A (ko) | 메모리 소자용 입력 인터페이스 레벨 판정기 | |
US5212411A (en) | Flip-flop circuit having cmos hysteresis inverter | |
US4395644A (en) | Drive circuit | |
TW317029B (zh) | ||
JPH0933576A (ja) | 電源供給感知回路 | |
US6185129B1 (en) | Power reset circuit of a flash memory device | |
US6154070A (en) | Control circuit and semiconductor integrated circuit device | |
CN113474998A (zh) | 用于共享总线,特别是lin总线的驱动器 | |
TW406472B (en) | Input-amplifier for input-signals with steep edges | |
JPH0342910A (ja) | バッファ回路 | |
KR960008137B1 (ko) | 반도체 소자의 노이즈 특성 강화회로 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GD4A | Issue of patent certificate for granted invention patent | ||
MM4A | Annulment or lapse of patent due to non-payment of fees |