RU2004073C1 - Преобразователь уровн напр жени - Google Patents

Abstract

Изобретение относитс  к интегральным микросхемам , построенным на базе комплементарных МОП-транзисторов (КМОП), а более конкретно к КМОП-преобразовател м уровн  напр жени  Сущность изобретени  преобразователь уровн  напр жени  содержит р-канальный МОП-транзистор 1 и n-канальный МОП-транзистор 2. стоки которых соединены с-выходом 3 преобразовател  n-канальный МОП-транзистор 4, исток которого св зан с входом 5 преобразовател  и с затвором МОП-транзистора 2, сток подключен к затвору МОП-транзистора 1, подложка соединена с отрицательной клеммой 6 источника питани , а затвор св зан с источником 7 опорного напр жени  р-ка- напьмыи МОП-транзистор 8. затвор которого соединен с выходом 3 преобразовател  сток - с затвором МОП-транзистора 1, а исток - с положительной клеммой 9 источника питани  при этом затвор р-канального МОП-транзистора 10 соединен с затвором МОП-транзистора 1. исток - с положительной клеммой 9 источника питани , а сток подключен к стоку n-канального МОП-транзистора 11 и к выходу 3 преобразовател , затвор МОП -транзистора 11 соединен с входом 5 преобразовател  а исток - с отрицательной клеммой б источника питани , к которой также подключен исток л-каналь- ного МОП-транзистора 12, сток которого соединен с истоком МОЛ-трзЛзистора 2, а затвор - с выходом схемы 13 задержки и с затвором р-канального МОП-транзистора 14, сток которого св зан с истоком МОП-транзистора 1, а исток- с положительной клеммой 9 источника питани , причем вход схемы 13 задержки соединен с выходом 3 преобразовател  4 ил.

Description

ъ

О

2

О

И

о

Изобретение относитс  к интегральным микросхемам, построенным на базе комплементарных МОП-транзисторов (КМОП), а более конкретно к КМОП-преобрззовате- л м уровн  напр жени .

Схемы преобразователей уровн  напр жени  предназначенные дл  формировани  выходного сигнала с напр жени ми высокого UOH и низкого UOL уровней, отличных от соответствующих значений дл  входного напр жени  (UiH и UIL), при этом амплитуда сигнала на выходе преобразовател  уровн  напр жени  может существенно превышать амплитуду входного сигнала. Один из наиболее распространенных случаев применени  КМОП-преобразователей уровн  напр жени  - это схемы согласовани  ТТЛ- схем и КМОП ИМС (в этом случае UIL Ј +0,8 В; UiH5: + 2,4 В; UOL з, OB; Vcc, где +Vcc - напр жение питани  КМОП ИМС, Vcc-+5,+9,+12 В...).

Известна наиболее проста  схема преобразовател  уровн  напр жени , реализуема  на двух ШОП-транзисторах - схема КМОП-инвертора (фиг. 1), у которой крутизна n-канального МОП-транзистора (Vi2) значительно превышает крутизну р-канального МОП-транзистора (Vn). Отношение значений крутизны этих транзисторов выбирают таким, чтобы при входном напр жении высокого уровн  UiH открытый п-канальный транзистор Vi2 полностью шунтировал частично открытый р-ханальный транзистор VTI, т.е. выходное напр жение при этом было близко к нулю (VSs)l. Така  схема преобразовател  уровн  напр жени , облада  предельной простотой, имеет недостатки, а именно большой статический ток потреблени  при сходном напр жении высокого уровн  и низкое быстродействие, так как допускает работу только при низких частотах входного напр жени . Первый недостаток св зан с тем, что входное напр жение высокого уровн  UiH может отличатьс  от напр жени  питани  КМОП ИМС -i-VCc на величину, превышающую абсолютное значение порогового напр жени  р-канального МОП-транзистора (иртн). В этом случае р-канзльный МОП-транзистор (Vn) не будет полностью закрыт и через него и через полностью открытый n-канальный транзистор N/T2 протекает большой статический ток потреблени  t«. Дл  случа  согласовани  ТТЛ - КМОП величина Сс тем больше, чем больше напр жение питани  +VccНаиболее близким по технической сущности к изобретению  вл етс  преобразователь уровн  напр жени , содержащий первый р-канальный МОП-транзистор и второй n-канальный МОП-транзистор, стоки которых соединены между собой и с выходом устройства, третий n-канальный МОП-транзистор , исток которого св зан с входом устройства и с затвором второго МОП-транзистора, сток подключен к затвору первого МОП-транзистора, подложка соединена с отрицательной клеммой источника питани  и с истоком второго

0 МОП-транзистора, а затвор св зан с источником опорного напр жени , четвертый р- канальный МОП транзистор, затвор которого соединен с выходом устройства, сток - с затвором первого МОП-транзисто5 ра, а исток - с положительной клеммой источника питани  и с истоком первого МОП-транзистора 2.

В этом преобразователе устранен первый недостаток схемы, показанной на фиг.

0 1. В схему добавлени  ещеодна пара КМОП- транзисторов. Кроме того, требуетс  специальный формирователь опорного напр жени  VREF. В основе схемы имеетс  все тот же КМОП-инвертор с соотношением,

5 составленным транзисторами VTS и VTG, причем n-канальный МОП-транзистор (Vie) по-прежнему значительно мощнее р-ка- налышго (Vis). Такое же отношение имеют величины крутизны транзисторов V™ и Утз

0 (Vj4 много мощнее VTS). Напр жение VmmREF необходимо выбирать таким, чтобы при минимальном входном напр жении высокого уровн  Uiii n-канальный МОП-транзистор VT-I был бы полностью закрыты, а при

5 максимальном входном напр жении низкого уровн  UmaxiL этот же транзистор был бы полностью открыт. В последнем случае VTI должен шунтировать открытый р-канальный транзистор VTS, обеспечива  формирование

0 на затпоре транзистора VTS низкого напр жени . При подаче на вход схемы напр жени  высокого уровн  UiH открываетс  n-канальный МОП-транзистор VTG, что обеспечивает переход выходного напр жени 

5 на уровень, близкий к VSs. При этом р-канальный МОП-транзистор Утз оказываетс  открытым, и через него затвор р-канального МОП-транзистора VTS зар жаетс  до напр жени  VDD (входной n-канальный МОП0 транзистор VT4 в этом случае закрыт). Таким образом, транзистор VTS оказываетс  полностью закрытым при входном напр жении высокого уровн  Um независимо от того, какова величина этого напр жени , т.е. эта

5 схема имеет низкий статический ток потреблени , характерный дл  КМОП-схем.

Недостатком этой схемы преобразовател  уровн  напр жени  также  вл етс  низкое быстродействие, которое, как и в случае схемы, представленной на фиг. 1,

обусловлено несимметрией составл ющих их р- и n-канальных МОП-транзисторов (Vn и Vi2 - на фиг. 1; VTS и VT6 - на фиг. 2). Неравенство значений крутизны этих транзисторов приводит к искажению формы им- пульса выходного напр жени  по сравнению с входным напр жением (см. временные диаграммы на фиг. 3). Это искажение про вл етс  в виде двух признаков: неравенство времени задержки включени  IOLH и времени задержки выключени  toHL выходного напр жени  (IDLH tot-ii); врем  нарастани  выходного напр жени  t0v много больше времени его спада tof (tov tot). Первый признак (IDLH tom) св зан с тем, что выходное напр жение не начинает нарастать до тех пор, пока полностью не закроетс  n-канальный МОП-транзистор (VT2 или VTG). Таким образом, врем  спада входного напр жени  tif полностью пходит во врем  задержки toiH. В то же врем , когда входное напр жение не намного превышает пороговое напр жение п-канального МОП-транзистора (/т2, Vie), выходное напр жение начинает спадать. Следователь- но, только незначительна  часть времени нарастани  входного напр жени  дает вклад во врем  задержки выключени  IDHL и, как итог, . Второй признак обусловлен просто большим сопротивлени- ем открытого р-кзнального МОП-транзистора (VTI, VTS) по сравнению с сопротивлением открытого п-каиальнэго МОП-транзистора. Зар дка емкости нагрузки CL до напр жени  VDD (нарастание вы- ходного напр жени ) происходит через р-канальный МОП-транзистор, а разр дка до Vss (спад выходного напр жени ) - через n-канальный транзистор. Большее сопротивление дает большее врем  перехода. От- сюда tov tof, что приводит к еще большему искажению формы импульса напр жени  в последующих узлах КМОП ИМС.

Целью изобретени   вл етс  повыше- ние быстродействи  преобразовател  уровн  напр жени .

.Цель достигаетс  , что в преобразователь уровн  напр жени , содержащий первый р-канальный МОП-транзистор и вто- рой n-канальный МОП-транзистор, стоки которых соединены между собой и с выходом устройства, третий n-кэнальный МОП- транзистор, исток которого св зан с входом устройства и с затвором второго МОП-тран- зистора, сток подключен к затвору первого МОП-транзистора, подложка соединена с отрицательной клеммой источника питани , а затвор св зан с источником опорного напр жени , четвертый р-канальный МОП- транзистор, затвор которого соединен с выходом устройства, сток - с затвором первого МОП-транзистора, а исток - с положительной клеммой источника питани , введены четыре КМОП-транзистора и схема задержки , причем затвор п того р-канального МОП-транзистора соединен с затвором первого МОП-транзистора, исток - с положительной клеммой источника питани , а сток подключен к стоку шестого п-канального МОП-транзистора и к выходу устройства, затвор шестого МОП-транзистора соединен с входоТи устройства, а исток - с отрицательной клеммой источника питани , к которой также подключен исток седьмого п-канального МОП-транзистора, сток которого соединен с истоком второго МОП-транзистора, а затвор - с выходом схемы задержки и с затвором восьмого р-канального МОП-транзистора , сток которого св зан с истоком первого МОП-транзистора, а исток - с положительной клеммой источника питани , вход схемы задержки соединен с выходом устройства.

В результате сравнительного анализа в известных технических решени х не вы влены признаки, сходные с признаками, отличающими за вленное техническое решение от прототипа, поэтому свойства за вленного технического решени  не совпадает со свойствами известных решений.

На фиг. А показана принципиальна  схема одного из вариантов предлагаемого преобразовател  уровн  напр жени .

Преобразователь содержит р-канальный МОП-транзистор 1 и n-канальный МОП- транзистор 2, стоки которых соединены между собой и с выходом 3 преобразовател , n-канальный МОП-транзистор 4, исток которого св зан с входом 5 преобразовател  и с затвором МОП-транзистора 2. сток подключен к затвору МОП-транзистора 1, подложка соединена с отрицательной клеммой 6 источника питани , а затвор св зан с источником 7 опорного напр жени , р-канальный МОП-транзистор 8, затвор которого соединен с выходом 3 преобразовател , сток - с затвором МОП-транзистора 1, а исток - с положительной клеммой 9 источника питани , при этом затвор р-канального МОП-транзистора 10 соединен с затвором МОП-транзистора 1, исток - с положительной клеммой 9 источника питани , а сток подключен к стоку п-канального МОП-транзистора 11 и к выходу 3 преобразовател , затвор МОП-транзистора 11 соединен с входом 5 преобразовател , а исток - с отрицательной клеммой б источника питани , к которой также подключен исток п-ктчэльного МОП-транзистора 12, сток которого соединен с истоком МОП-транзистора 2, а затвор - с выходом схемы 13 задержки и с затвором р-канального МОП-транзистора 14, сток которого св зан с истоком МОП- транзистора 1, а исток - с положительной клеммой 9 источника питани , причем вход схемы 13 задержки соединен с выходом 3 преобразовалс .

Преобразователь работает следующим образом.

При входном напр жении низкого уровн  UIL открыты транзисторы 4 и 1, на выходе по вл етс  напр жение высокого уровн  UDD. Схема 13 задержки передает это напр жение на затвор n-канального МОП- транзистора 12, вследствие чего этот транзистор открыт. Однако транзистор 2 закрыт , на его затворе присутствует напр жение UIL Если на вход 5 преобразовател  поступает нал р жение высокого уроан  UIH, открываетс  транзистор 2 и выходной узел output разр жаетс  до напр жени , близкого к Vss, через открытые м-канальные транзисторы 2 и 12 (они по-прежнему много мощнее р-канального транзистора 1). Когда процесс установлени  напр жени  VSs на выходе преобразовател  заканчиваетс  через врем  t, схема 13 задержки передает напр жение VSs на затвор транзистора 12 и тем самым и закрывает этот транзистор. Цепь, св зывающа  узел output с отрицательной клеммой 6 источника питани , оказываетс  разорванной.

При подаче на вход 5 преобразовател  напр жени  низкого урорн  п-канальные транзисторы не преп тствуют нарастанию выходного напр жени  и времена задержки включени  и выключени  могут иметь близкие значени  (T.DLH IDHL).

Последовательно с р-канальным МОП- транзистором 1 соединен транзистор 14, затвор которого так же, как и у п-канального транзистора 12, соединен с выходом схемы 13 задержки. Р-канальный МОП-транзистор 10, обладающий много меньшей крутизной,

чем последовательно соединенна  пара транзисторов 2 и 12 и меньшей крутизной, чем отдельно вз тый т ранзистор 11, поддерживаетс  в статическом состо нии иапр жение высокого уровн  VDD на выходе 3 преобразовател . N-канальный МОП-тран- зистор 11, чь  крутизна много меньше крутизны последовательно соединенной пары мощных р-канальных транзисторов 1 и 14,

поддерживает в статике выходное напр жение низкого уровн , равное Vss. Транзисторы 10 и 11 ввиду споей малой мощности не вли ют на процессы переключени  выходного напр жени  схемы. Когда это переключение заканчиваетс , что через врем  t схема 13 задержки закрывает при включении мощный р-канальный МОП-транзистор 14, а при выключении мощный п-канальный МОП-транзистор 12. Таким образом, цель

мощных р-канальных МОП-транзисторов 14 и 1 не может помешать процессу разр дки емкости нагрузки иерез n-канальные транзисторы 2 и 12 при выключении выходного напр жени . Цепь мощных п-канэльных

МОП-транзисторов 2 и 12 не мешает процессу нарастани  выходного напр жени  при зар дке емкости нагрузки через мощные р-канальные МОП-транзисторы 1 и 14. Следовательно, предлагаема  схема преобразовател  уровн  напр жени  не влечет за собой никаких ограничений на величины крутизны выходные КМОП-траызисторов 1, 14 и 2, 12. Крутизна этих транзисторов может быть оптимизирована с точки зреми 

максимального повышени  быстродействи  схемы преобразовател  уровн  напр жени . При отом как п-канальные (2 и 12), так и р-канальные (1 и 14) МОП-транзисторы могут быть сделаны одинаково мощными и,

таким образом, может быть обеспечена высока  нагрузочна  способность схемы преобразовател  уровн  напр жени .

(56) 1. Патент США № 4694202, кл. Н 03 К 19/092, 1984.

2. Патент США Nh 4490633, кл.Н 03 К 19/094, 1981.

задержки, причем затвор п того р-какаль иого МОП-транзистора соединен с затворомпервогор-канального МОП-транзистора, исток - с положительной клеммой источника питани , а сток - со стоком шестого п-канального МОП- транзистора и сыходной клеммой преобразовател , затвор шестого п-канального МОП-транзистора соединен с входной клеммой преобразовател , а исток - с отриФормула изобретени 

ПРЕОБРАЗОВАТЕЛЬ УРОВНЯ НАПРЯЖЕНИЯ , содержащий первый р-канальный и второй п-кзнэльный МОП-транзисторы, стоки которых соединены с выходной клеммой преобразовател , третий п-ка- нальиый МОП-транзистор, исток которого соединен с входной клеммой преобразовател  и с затвором второго п-канального

МОП-транзистора, а сток - с затвором пер-10 цзтельногГклеммой источника питани  с вого р-канального МОП-транзистора, под- которой соединен исток седьмого п-ка- ложка соединена с отрицательной клеммой нального МОП-транзистора, сток которого источника питани , а затвор - с источни- соединдн с истоком второго п-канальиого ком опорного напр жени , четвертый р-ка- МОП-транзистора, а затвор - с выходом нальный МОП-транзистор, затвор которого 15 элемента задержки и затвором восьмого р- соединен с выходом преобразовател , сток канального МОП-транзистора, сток которо- - с затвором первого р-канзльного МОП- го соединен с истоком первого транзистора, а исток - с положительной р-канального МОП-транзистора, а исток - с клеммой источника питани , отличающий- положительной клеммой источника пита- с  тем, что в него введены две пары комп- ини , вход элемента задержки соединен с лементарных МОП-транзисторов и элемент выходной клеммой преобразовател .

407310

задержки, причем затвор п того р-какаль иого МОП-транзистора соединен с затворомпервогор-канального МОП-транзистора, исток - с положительной клеммой источника питани , а сток - со стоком шестого п-канального МОП- транзистора и сыходной клеммой преобразовател , затвор шестого п-канального МОП-транзистора соединен с входной клеммой преобразовател , а исток - с отри

0 цзтельногГклеммой источника питани  с которой соединен исток седьмого п-ка- нального МОП-транзистора, сток которого соединдн с истоком второго п-канальиого МОП-транзистора, а затвор - с выходом 5 элемента задержки и затвором восьмого р- канального МОП-транзистора, сток которо- го соединен с истоком первого р-канального МОП-транзистора, а исток - с положительной клеммой источника пита- ини , вход элемента задержки соединен с выходной клеммой преобразовател .

Vrf

Ч

Vrz

Ih

а

fft/f/7/ t

Фи&г

Фиг.З