KR970018690A - 비대칭 트랜지스터 및 그의 형성 방법 - Google Patents

비대칭 트랜지스터 및 그의 형성 방법 Download PDF

Info

Publication number
KR970018690A
KR970018690A KR1019960040614A KR19960040614A KR970018690A KR 970018690 A KR970018690 A KR 970018690A KR 1019960040614 A KR1019960040614 A KR 1019960040614A KR 19960040614 A KR19960040614 A KR 19960040614A KR 970018690 A KR970018690 A KR 970018690A
Authority
KR
South Korea
Prior art keywords
region
conductivity type
substrate
forming
dopant concentration
Prior art date
Application number
KR1019960040614A
Other languages
English (en)
Inventor
애미터버 채터지
양핑
마크 로더
이친 첸
Original Assignee
윌리엄 이. 힐러
텍사스 인스트루먼츠 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윌리엄 이. 힐러, 텍사스 인스트루먼츠 인코포레이티드 filed Critical 윌리엄 이. 힐러
Publication of KR970018690A publication Critical patent/KR970018690A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66659—Lateral single gate silicon transistors with asymmetry in the channel direction, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1041—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a non-uniform doping structure in the channel region surface
    • H01L29/1045—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a non-uniform doping structure in the channel region surface the doping structure being parallel to the channel length, e.g. DMOS like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

트랜지스터 및 트랜지스터를 형성하는 방법, 트랜지스터(10)은 기판(12)내에 배치되어 있는 소스 영역(20) 및 드레인 영역(22)을 포함하고 있다. 트랜지스터(1)은 또한 소스 영역(20)과 드레인 영역(22) 사이의 기관(12)내에 형성된 제2 도전형의 비대칭 채널 영역(24)를 포함하고 있다. 비대칭 채널 영역(24)은 드레인 영역(22)에 인접한 곳 보다는 소스 영역(20)에 인접해 있는 곳에서 제2 도전형의 도펀트 농도가 더 낮다.

Description

비대칭 트랜지스터 및 그의 형성 방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
도 2은 본 발명의 제1 실시예에 따른 비대칭 트랜지스터의 단면도.

Claims (18)

  1. 제1 도전형의 기판 상에 게이트 전극을 형성하는 단계; 상기 게이트 전극의 양측 상의 상기 기판 내에 상기 제1 도전형과 반대의 제2 도전형의 소스 영역과 드레인 영역을 형성하는 단계; 및 상기 드레인 영역에 인접한 곳 보다는 상기 소스 영역에 인접한 곳에서 더 낮은 농도의 상기 제1 도전형 도펀트를 갖고 있는 비대칭 채널 영역을 상기 소스 영역과 상기 드레인 영역 사이에 형성하는 트랜지스터 형성 방법.
  2. 제1항에 있어서, 상기 비대칭 채널 영역 형성 단계는 상기 드레인 영역에 인접한 상기 기판 내에 상기 제1 도전형의 도우프된 영역을 형성하는 단계를 포함하는 트랜지스터 형성 방법.
  3. 제2항에 있어서, 상기 도우프된 영역은 상기 기판의 도펀트 농도와 상기 드레인 영역의 도펀트 농도 사이의 도펀트 농도를 갖고 있는 트랜지스터 형성 방법.
  4. 제2항에 있어서, 상기 도우프된 영역 형성 단계가 상기 제1 도전형의 도펀트를 주입하는 것을 포함하는 트랜지스터 형성 방법.
  5. 제4항에 있어서, 상기 주입 단계는 경사식 주입인 트랜지스터 형성 방법.
  6. 제1항에 있어서, 상기 비대칭 채널 영역 형성 단계는 상기 소스 영역에 인접한 상기 게이트 전극 아래로 상기 기판의 일부분을 상기 제2도전형 도펀트로 카운터도우핑하는 것을 포함하는 트랜지스터 형성 방법.
  7. 제6항에 있어서, 상기 기판의 상기 일부는 상기 제1 도전형이며 상기 기판의 도펀트 농도 보다 낮은 도펀트 농도 레벨을 갖고 있는 트랜지스터 형성 방법.
  8. 기판 상에 게이트 전극을 형성하는 단계; 소스측과 드레인측을 갖고 있으며 상기 소스측이 상기 드레인측 보다 더 낮은 제1 도전형의 도펀트 농도를 갖고 있는 비대칭 채널 영역을 상기 게이트 전극 아래로 형성하는 단계; 상기 제1 도전형과 반대의 제2 도전형을 갖고 있는, 상기 채널 영역의 상기 소스측의 소스 영역과 상기 채널 영역의 상기 드레인측의 드레인 영역을 형성하는 단계를 포함하는 트랜지스터 형성 방법.
  9. 제8항에 있어서, 상기 비대칭 채널 영역을 형성 단계는 상기 드레인측의 상기 게이트 전극에 인접한 곳에 상기 제1 도전형의 도우프된 영역을 형성하는 단계를 포함하는 트랜지스터 형성 방법.
  10. 제9항에 있어서, 상기 도우프된 영역은 상기 기판의 도펀트 농도와 상기 드레인 영역의 도펀트 농도사이의 도펀트 농도를 갖고 있는 트랜지스터 형성 방법.
  11. 제9항에 있어서, 상기 도우프된 영역 형성 단계는 상기 제1 도전형의 도펀트를 주입하는 것을 포함하는 트랜지스터 형성 방법.
  12. 제11항에 있어서, 상기 주입 단계는 경사식 주입인 트랜지스터 형성 방법.
  13. 제8항에 있어서, 상기 비대칭 채널 영역 형성 단계는 상기 소스측에 인접한 상기 게이트 전극 아래의 상기 기판의 일부분을 상기 제2 도전형 도펀트로 카운터도우핑하는 단계를 포함하는 트랜지스터 형성 방법.
  14. 제13항에 있어서, 상기 기판의 상기 일부분은 상기 제1 도전형이며, 상기 기판의 도펀트 농도 보다 낮은 도펀트 농도 레벨을 갖고 있는 트랜지스터 형성 방법.
  15. 기판 내에 배치된 상기 제1 도전형의 소스 영역;
    상기 기판 내에 배치된 상기 제1 도전형의 드레인 영역; 및 상기 소스 영역과 상기 드레인 영역 사이의 상기 기판 내에 배치된 제2 도전형의 비대칭 채널 영역을 포함하며, 상기 비대칭 채널 영역은 상기 드레인 영역에 인접한 곳에서 보다 상기 소스 영역에 인접한 곳에서 더 낮은 상기 제2 도전형의 도펀트 농도를 갖고 있는 트랜지스터.
  16. 제15항에 있어서, 상기 비대칭 채널 영역은 상기 드레인 영역에 인접한 제2 도전형의 도우프된 영역을 포함하는 트랜지스터.
  17. 제16항에 있어서, 상기 도우프된 영역은 상기 기판 보다는 높지만 상기 드레인 영역 보다는 낮은 도펀트 농도를 갖고 있는 트랜지스터.
  18. 제15항에 있어서, 상기 비대칭 채널 영역은 상시 소스 영역에 인접한 카운터도우프된 영역을 포함하는 트랜지스터.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019960040614A 1995-09-18 1996-09-18 비대칭 트랜지스터 및 그의 형성 방법 KR970018690A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US386795P 1995-09-18 1995-09-18
US60/003,867 1995-09-18

Publications (1)

Publication Number Publication Date
KR970018690A true KR970018690A (ko) 1997-04-30

Family

ID=21707983

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960040614A KR970018690A (ko) 1995-09-18 1996-09-18 비대칭 트랜지스터 및 그의 형성 방법

Country Status (4)

Country Link
EP (1) EP0763855A3 (ko)
JP (1) JPH09116151A (ko)
KR (1) KR970018690A (ko)
TW (1) TW335521B (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6127697A (en) * 1997-11-14 2000-10-03 Eastman Kodak Company CMOS image sensor
JP4797225B2 (ja) * 1999-05-27 2011-10-19 富士電機株式会社 半導体装置
FR2794898B1 (fr) * 1999-06-11 2001-09-14 France Telecom Dispositif semi-conducteur a tension de seuil compensee et procede de fabrication
US6482724B1 (en) * 1999-09-07 2002-11-19 Texas Instruments Incorporated Integrated circuit asymmetric transistors
JP6174707B2 (ja) 2013-09-27 2017-08-02 旭化成株式会社 ポリアミド樹脂組成物及び成形品
KR101850227B1 (ko) 2014-02-21 2018-04-18 아사히 가세이 가부시키가이샤 폴리아미드 수지 조성물, 폴리아미드 수지 조성물의 제조 방법, 및 성형품
CN111223877A (zh) * 2019-11-28 2020-06-02 云谷（固安）科技有限公司 阵列基板、阵列基板的制作方法和显示面板

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5961185A (ja) * 1982-09-30 1984-04-07 Fujitsu Ltd Ｍｉｓ電界効果半導体装置の製造方法
JPH025481A (ja) * 1988-06-22 1990-01-10 Nec Corp 絶縁ゲート電界効果トランジスタ
JP2545762B2 (ja) * 1990-04-13 1996-10-23 日本電装株式会社 高耐圧ｍｉｓトランジスタおよびこのトランジスタを有する相補型トランジスタの製造方法
JPH0478169A (ja) * 1990-07-20 1992-03-12 Fujitsu Ltd 半導体装置及びその製造方法
JPH05275693A (ja) * 1992-03-25 1993-10-22 Sanyo Electric Co Ltd Ｍｏｓ型ｆｅｔの製造方法
JPH05335571A (ja) * 1992-05-29 1993-12-17 Victor Co Of Japan Ltd 半導体装置

Also Published As

Publication number Publication date
EP0763855A2 (en) 1997-03-19
JPH09116151A (ja) 1997-05-02
EP0763855A3 (en) 1998-10-21
TW335521B (en) 1998-07-01

Similar Documents

Publication Publication Date Title
KR910017676A (ko) 박막트랜지스터
KR950015828A (ko) 이중 주입 후방 확산된 금속산화물 반도체 장치 및 그 형성 방법
KR850004875A (ko) 반도체 메모리 장치
KR880005693A (ko) Mosfet 구조물 및 이의 제조 방법
KR970008332A (ko) 완전-공핍 동작용 도핑 프로파일을 갖는 soi 트랜지스터
KR950010060A (ko) 반도체장치 및 그 제조방법
KR880010509A (ko) 전계효과 트랜지스터
KR970018690A (ko) 비대칭 트랜지스터 및 그의 형성 방법
KR960026960A (ko) 비대칭 저전력 모스(mos) 소자
KR850005169A (ko) 우물영역을 갖는 반도체기판상에 형성되는 mis형 반도체장치
KR970004074A (ko) 절연 게이트 전계 효과 트랜지스터 및 그 제조 방법
KR980006499A (ko) 이중접합구조를 갖는 반도체소자 및 그 제조방법
KR860001489A (ko) 반도체장치
KR900003971A (ko) 반도체 장치
KR970023883A (ko) 초경사 리트로그레이드 및/또는 포켓 임플랜트 및/또는 카운터 도우핑을 갖는 반도체 장치
KR850005174A (ko) 헤테로 구조를 가진 반도체 장치
KR970052835A (ko) 코발트 실리사이드막을 이용한 트랜지스터 형성방법
KR950030383A (ko) 펀치스루 현상을 방지하기 위한 소스/드레인 구조
KR970024169A (ko) 보상 증가형 트랜지스터
KR950015801A (ko) 박막트랜지스터의 구조
KR950004606A (ko) 반도체 장치 및 그 제조방법
KR960019781A (ko) 박막트랜지스터 및 그 제조방법
KR920015580A (ko) 트렌치 구조를 갖는 이피롬셀의 제조방법
KR970054395A (ko) 정상적으로 온 상태의 모스 트랜지스터 및 그 제조방법
KR970054519A (ko) 박막 트랜지스터 및 그 제조방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid