KR960026960A - 비대칭 저전력 모스(mos) 소자 - Google Patents

비대칭 저전력 모스(mos) 소자 Download PDF

Info

Publication number
KR960026960A
KR960026960A KR1019950042663A KR19950042663A KR960026960A KR 960026960 A KR960026960 A KR 960026960A KR 1019950042663 A KR1019950042663 A KR 1019950042663A KR 19950042663 A KR19950042663 A KR 19950042663A KR 960026960 A KR960026960 A KR 960026960A
Authority
KR
South Korea
Prior art keywords
region
asymmetric
source
channel region
drain
Prior art date
Application number
KR1019950042663A
Other languages
English (en)
Inventor
비. 버 제임스
Original Assignee
리 패치
선 마이크로시스템즈 인크
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 리 패치, 선 마이크로시스템즈 인크 filed Critical 리 패치
Publication of KR960026960A publication Critical patent/KR960026960A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66659—Lateral single gate silicon transistors with asymmetry in the channel direction, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1041—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a non-uniform doping structure in the channel region surface
    • H01L29/1045—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a non-uniform doping structure in the channel region surface the doping structure being parallel to the channel length, e.g. DMOS like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
    • H01L29/1083—Substrate region of field-effect devices of field-effect transistors with insulated gate with an inactive supplementary region, e.g. for preventing punch-through, improving capacity effect or leakage current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Dram (AREA)

Abstract

본 발명은 비대칭 임플랜트를 구비한 저임계전압 MOS 소자에 관한 것이다.
비대칭 할로 임플랜트는 소스(또는 드레인) 에지가 소자의 채널영역과 접경하는 곳 부근의 소자의 소스 또는 드레인 아랫쪽에 위치하는 포켓영역을 제공한다. 포켓영역은 소자의 소스 및 드레인과는 반대의 도전율 형태로서 소자의 벌크(보다 높은 도펀트 농도에도 불구하고)와 동일한 도전율 형태를 취한다. 소스나 드레인중 어느 하나만이 제1포켓영역을 갖는다. 비대칭 할로 소자는 “소스 FET“와 “드레인 FET”가 직렬로 연결된 두개의 의사-MOS 소자와 유사하게 거동한다. 포켓 임플랜트가 소스의 아래에 위치하는 경우 소스 FET는 보다 높은 임계전압과 드레인 FET 보다는 한층 짧은 유효 채널길이를 갖는다.

Description

비대칭 저전력 모스(MOS) 소자
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 포켓영역을 갖는 비대칭 모스 트랜지스터에 대한 측단면도, 제2도는 상이한 채널영역 도펀트농도를 갖는 트랜지스터의 소자전류(lds) 대 게이트 전압(Vgs) 곡선에 대한 전형적인 일군의 곡선을 보인 그래프, 제3도는 본 발명의 제1도에 도시된 비대칭 모스 트랜지스터에 플로팅 게이트 구조가 부가된 소자에 대한 측단면도, 제4A~4J도는 본 발명에 따른 여러단계의 제조공정을 통해 부분적으로 완성된 트랜지스터에 대한 측단면도, 제5도는 본 발명의 일 실시예에 따른 소자의 채널영역 하부로 연장되는 포켓영역을 갖는 비대칭 모스 트랜지스터에 대한 측단면도.

Claims (29)

  1. 반도체 기판상에 형성되어 온 전류 및 오프전류를 갖는 비대칭 모스소자로서, 제1도 전율 형태의 평균적인 도펀트 농도를 갖는 벌크영역, 상기 벌크 영역내에 위치하며 채널영역에 의해 분리되고 제2도전율 형태의 도펀트 농도를 갖는 소스 및 드레인 영역, 제1도전율 형태의 도펀트 농도를 가지면서 채널영역 근방에서 상기 소스 또는 드레인 영역에 접경하는 비대칭 할로 영역 및 채널영역의 상부에 위치하는 게이트로 구성되며, 이때 모스 소자의 온전류 대 오프전류의 비가 약 105이하인 것을 특징으로 하는 비대칭 모스 소자.
  2. 제1항에 있어서, 소자가 최대 약 ±150㎷의 게이트 임계전압을 갖는 특징으로 하는 비대칭 모스 소자.
  3. 제1항에 있어서, 채널영역의 도펀트 농도가 최대 약 1×1016atoms/㎤인 것을 특징으로 하는 비대칭 모스소자.
  4. 제3항에 있어서, 채널영역의 도펀트 농도가 약 1×1014~1×1016atoms/㎤인 것을 특징으로 하는 비대칭 모스 소자.
  5. 제4항에 있어서, 소자가 동조 가능한 게이트 임계전압을 갖는 것을 특징으로 하는 비대칭 모스 소자.
  6. 제5항에 있어서, 게이트 임계전압이 백바이어싱에 의해 동조가능한 것을 특징으로 하는 비대칭 모스 소자.
  7. 제5항에 있어서, 소자의 임계전압을 동조시킬 수 있는 플로팅 게이트를 부가적으로 구성하는 것을 특징으로 하는 비대칭 모스 소자.
  8. 제1항에 있어서, 비대칭 할로영역의 도펀트 농도가 적어도 약 1×1016atoms/㎤인 것을 특징으로 하는 비대칭 모스 소자.
  9. 제8항에 있어서, 비대칭 할로영역의 도펀트 농도가 적어도 약 1×1017∼1×1018atoms/㎤인 것을 특징으로 하는 비대칭 모스 소자.
  10. 제1항에 있어서, 비대칭 할로 영역이 소스나 드레인 영역중 어느 하나의 적어도 일부분의 아랫쪽에 위치하며, 그 비대칭 할로영역이 상기 채널영역의 내부 또는 아래로 연장되지 않는 것을 특징으로 하는 비대칭 모스 소자.
  11. 제1항에 있어서, 비대칭 할로 영역이 소스나 드레인 영역중 어느 하나의 적어도 일부분의 아랫쪽에 위치하며, 그 비대칭 할로영역이 소스나 드레인 영역과 인접하는 채널영역의 일부분 아랫쪽으로 연장되는 것을 특징으로 하는 비대칭 모스 소자.
  12. 제1항에 있어서, 비대칭 할로 영역이 소스나 드레인 영역중 어느 하나의 적어도 일부분의 아랫쪽에 위치하며, 그 비대칭 할로영역이 부분적으로 채널영역의 내부로 연장되는 것을 특징으로 하는 비대칭 모스 소자.
  13. 제1항에 있어서, 채널영역이 약 2미터론 또는 그 미만의 길이를 갖는 것을 특징으로 하는 비대칭 모스 소자.
  14. 제1항에 있어서, 상기 채널영역의 적어도 일부는 제2도전율 형태의 카운터도펀트를 포함하는 것을 특징으로 하는 비대칭 모스 소자.
  15. 제14항에 있어서, 카운터도펀트가 약 1016~1018㎝-3의 농도를 제공하는 것을 특징으로 하는 비대칭 모스 소자.
  16. 제15항에 있어서, 카운터도펀트는 카운터도펀트-벌크정션과 결합된 공핍영역이 채널영역을 가로질러 게이트로 연장되지 않도록 하는 농도와 위치로 제공되는 것을 특징으로 하는 비대칭 모스 소자.
  17. 반도체 기판상에 형성되는 비대칭 모스 트랜지스터의 제조방법으로써, 제1도전율 형태를 갖는 벌크영역 형성공정, 최대 약 1×1016atoms/㎤의 제1전도율 형태의 순(net) 도펀트 농도를 갖는 채널영역을 형성하는 상기 벌크영역의 일부분 위쪽에의 게이트형성공정, 채널영역의 제1측(first side) 상에 포켓영역을 형성하기 위해서 제1도전율 형태의 도펀트 원자를 주입하는 비대칭 할로 입플랜트 수행공정 및 제1도전율 형태의 포켓영역이 상기 채널영역과 인접하면서 소스나 드레인 중 어느 하나의 적어도 일부와 접경한 가운데 채널영역에 의해 분리되는 제2도전율 형태의 소스 및 드레인 영역 형성공정으로 이루어짐을 특징으로 하는 비대칭 모스 트랜지스터의 제조방법.
  18. 제17항에 있어서, 비대칭 할로 임플랜트 수행공정이 약 50~70KeV의 주입에너지와 약 5×1012~5×1013㎝-2의 주입량으로 행해짐을 특징으로 하는 비대칭 모스 트랜지스터의 제조방법.
  19. 제17항에 있어서, 소스 및 드레인 영역 형성공정이 약 20~60KeV의 주입에너지와 약 1013~1014㎝-2의 주입량으로 상기 제2도전율 형태의 임플랜트를 행하는 공정을 포함하는 것을 특징으로 하는 비대칭 모스 트랜지스터의 제조방법.
  20. 제19항에 있어서, 게이트 양측면상에의 스페이서 형성공정과, 약 50~100KeV의 주입에너지와 약 1×1015~5×1015㎝-2의 주입량으로 소스 및 드레인 영역을 비롯한 스페이서의 어느 한쪽상에 제2도전율 형태의 제2임플랜트 수행공정이 부가적으로 이루어짐을 특징으로 하는 비대칭 모스 트랜지스터의 제조 방법.
  21. 제20항에 있어서, 비대칭 할로 임플랜트 수행공정이 스페이서 형성공정 이전에 행해짐을 특징으로 하는 비대칭 모스 트랜지스터의 제조방법.
  22. 제17항에 있어서, 비대칭 할로 임플랜트 수행공정은 적어도 약 1×1016atoms/㎤의 평균 도펀트 농도를 갖는 포켓영역을 형성함을 특징으로 하는 비대칭 모스 트랜지스터의 제조방법.
  23. 제17항에 있어서, 채널영역은 1×1016atoms/㎤을 초과하지 않는 전체 도펀트 농도를 이루어짐을 특징으로 하는 비대칭 모스 트랜지스터의 제조방법.
  24. 반도체 기판상에 형성되는 비대칭 모스 트랜지스터의 제조방법으로써, 제1도전율 형태를 갖는 벌크 영역 형성공정, 채널영역을 형성하는 벌크영역의 일부분 위쪽에서 게이트 형성공정, 채널영역에 의해 분리된 제2도전율 형태의 소스 및 드레인 팁영역 형성공정, 게이트 양측면상에의 제1스페이스 형성공정, 채널영역의 제1측 면상에 포켓영역을 형성하기 위해 제1도전율 형태의 도펀트 원자를 주입하는 비대칭 하로 임플랜트 수행공정, 제1스페이서의 양측면상에의 제2스페이스 형성공정 및 제2스페이서의 일측면상에 제2도전율 형태의 제2임플랜트를 행하는 소스 및 드레인 플러그 영역 형성공정으로 이루어짐을 특징으로 하는 비대칭 모스 트랜지스터의 제조방법.
  25. 제24항에 있어서, 비대칭 할로 임플랜트 수행공정이 약 50~70KeV의 주입에너지와 약 5×1012~5×1013㎝-2의 주입량으로 행해짐을 특징으로 하는 비대칭 모스 트랜지스터의 제조방법.
  26. 제24항에 있어서, 비대칭 할로 임플랜트 수행공정이 적어도 약 1016atoms/㎤의 평균 도펀트 농도를 갖는 포켓영역을 형성함을 특징으로 하는 비대칭 모스 트랜지스터의 제조방법.
  27. 제24항에 있어서, 채널영역은 1016atoms/㎤을 초가하지 않는 전체 도펀트 농도로 이루어짐을 특징으로 하는 비대칭 모스 트랜지스터의 제조방법.
  28. 제24항에 있어서, 소스 및 트레인 플러그 영역 형성공정은 약 20∼60keV의 주입에너지와 약 1013∼1014㎝-2의 주입량으로 제2도전율 형태의 임플랜트를 수행하는 것을 특징으로 하는 비대칭 모스 트랜지스터의 제조방법.
  29. 제24항에 있어서, 소스 및 트레인 플러그 영역 형성공정은 약 50∼100keV의 주입에너지와 약 1×1015∼5×1015㎝-2의 주입량으로 임플랜팅 함에 의해서 이루어짐을 특징으로 하는 비대칭 모스 트랜지스터의 제조방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950042663A 1994-12-16 1995-11-21 비대칭 저전력 모스(mos) 소자 KR960026960A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US35743694A 1994-12-16 1994-12-16
US08/357,436 1994-12-16

Publications (1)

Publication Number Publication Date
KR960026960A true KR960026960A (ko) 1996-07-22

Family

ID=23405589

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950042663A KR960026960A (ko) 1994-12-16 1995-11-21 비대칭 저전력 모스(mos) 소자

Country Status (4)

Country Link
EP (1) EP0717448B1 (ko)
JP (1) JPH08236758A (ko)
KR (1) KR960026960A (ko)
DE (1) DE69508897T2 (ko)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3272979B2 (ja) * 1997-01-08 2002-04-08 株式会社東芝 半導体装置
US6102528A (en) * 1997-10-17 2000-08-15 Xerox Corporation Drive transistor for an ink jet printhead
KR100504187B1 (ko) * 1997-12-29 2006-05-17 매그나칩 반도체 유한회사 모스형 전계효과 트랜지스터의 제조방법
US6579751B2 (en) 1999-09-01 2003-06-17 Micron Technology, Inc. Semiconductor processing methods of forming integrated circuitry
US6429482B1 (en) * 2000-06-08 2002-08-06 International Business Machines Corporation Halo-free non-rectifying contact on chip with halo source/drain diffusion
JP2002358031A (ja) 2001-06-01 2002-12-13 Semiconductor Energy Lab Co Ltd 発光装置及びその駆動方法
JP2006108488A (ja) * 2004-10-07 2006-04-20 Toshiba Corp 半導体装置およびその製造方法
US20060040450A1 (en) * 2004-08-20 2006-02-23 Sharp Laboratories Of America, Inc. Source/drain structure for high performance sub 0.1 micron transistors
CN101211968B (zh) * 2007-12-21 2011-09-21 上海宏力半导体制造有限公司 一种用于静电放电的晶闸管的制作方法
JP2008147693A (ja) * 2008-01-28 2008-06-26 Fujitsu Ltd 半導体装置の製造方法
US8385147B2 (en) * 2010-03-30 2013-02-26 Silicon Storage Technology, Inc. Systems and methods of non-volatile memory sensing including selective/differential threshold voltage features
CN111446298B (zh) * 2020-04-10 2023-10-20 上海华虹宏力半导体制造有限公司 中高压cmos器件及其制作方法
CN111785774B (zh) * 2020-06-15 2023-08-22 上海华虹宏力半导体制造有限公司 Bcd工艺中cmos器件及其制造方法
CN116631472B (zh) * 2023-07-18 2023-10-20 全芯智造技术有限公司 半导体器件及其制造方法和参数优化方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58188160A (ja) * 1982-04-28 1983-11-02 Sanyo Electric Co Ltd 不揮発性アナログメモリ
JPS58194367A (ja) * 1983-03-30 1983-11-12 Nec Corp 絶縁ゲ−ト型電界効果半導体装置
JPS6053083A (ja) * 1983-09-02 1985-03-26 Hitachi Ltd 不揮発性メモリの製造方法
JPS60233857A (ja) * 1984-05-04 1985-11-20 Nec Corp 半導体装置の製造方法
JPS61191070A (ja) * 1985-02-20 1986-08-25 Toshiba Corp 半導体装置の製造方法
US4771012A (en) * 1986-06-13 1988-09-13 Matsushita Electric Industrial Co., Ltd. Method of making symmetrically controlled implanted regions using rotational angle of the substrate
JPS6437055A (en) * 1987-08-03 1989-02-07 Fujitsu Ltd Mis transistor
US5171700A (en) * 1991-04-01 1992-12-15 Sgs-Thomson Microelectronics, Inc. Field effect transistor structure and method

Also Published As

Publication number Publication date
EP0717448A1 (en) 1996-06-19
JPH08236758A (ja) 1996-09-13
EP0717448B1 (en) 1999-04-07
DE69508897T2 (de) 1999-12-16
DE69508897D1 (de) 1999-05-12

Similar Documents

Publication Publication Date Title
KR960036136A (ko) 저임계전압, 고성능 접합트랜지스터
KR960026960A (ko) 비대칭 저전력 모스(mos) 소자
KR930009101A (ko) 향상된 성능의 가로 방향 이중 확산 mos 트랜지스터 및 그 제조 방법
US5134447A (en) Neutral impurities to increase lifetime of operation of semiconductor devices
KR950015828A (ko) 이중 주입 후방 확산된 금속산화물 반도체 장치 및 그 형성 방법
KR870001665A (ko) Rom 제조방법
KR880005693A (ko) Mosfet 구조물 및 이의 제조 방법
EP0471131A1 (en) Process for obtaining an N-channel single polysilicon level EPROM cell and cell obtained with said process
KR970017963A (ko) 반도체 장치 및 그 제조방법
Venkatesan et al. Device drive current degradation observed with retrograde channel profiles
KR950010061A (ko) 반도체 장치와 그 제조방법 및 바이폴라 트랜지스터
KR870006679A (ko) 전기효과 트랜지스터
EP1020921A3 (en) Analog MOSFET devices
DE59909507D1 (de) Hochspannungs-MOS-Transistor
KR970004074A (ko) 절연 게이트 전계 효과 트랜지스터 및 그 제조 방법
KR970018690A (ko) 비대칭 트랜지스터 및 그의 형성 방법
WO2002037552A3 (en) Doping for flash memory cell
Falk Leakage current mechanisms and leakage reduction techniques in deep-submicrometer CMOS circuits
KR980006490A (ko) 반도체 소자 및 그의 제조방법
KR950021721A (ko) 모스 전계 효과 트랜지스터(mosfet)를 구비한 반도체 장치 및 그 제조 방법
KR19980027761A (ko) Mosfet 특성인 동작 및 채널 길이 제어 개선을 위한 복수의 포켓 주입
KR900003971A (ko) 반도체 장치
TW373338B (en) A semiconductor device having an SOI structure and a method for manufacturing the same
Ohtou et al. Short-Channel Characteristics of Variable-Body-Factor Fully-Depleted Silicon-On-Insulator Metal–Oxide–Semiconductor-Field-Effect-Transistors
Kumar et al. A new analytical model to determine the drain-source series resistance of FOLD MOSFET

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application