JPS58188160A - 不揮発性アナログメモリ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明はアナログ飯倉記憶せしめる不揮発性アナログメ
モリに関する。

不揮発性のメモリ素子として第１図に示すようなフロー
テづングゲート構造のものがよく知られている。同図に
於て、（１）は−導電型の半導体基板、例えばＮ型のシ
リコン基板で、Ｐ型のソース、ドレイン（２）（３）　
ｔ　廟している。（３）はこのソース、ドレイン（２）
（別欄のチャンネル領域上に設けた２００Ｘ程度の厚み
を有する酸化シリコン膜、（４）はこの酸化シリコン膜
（３）上に形成したモリブデン等の高融点金属から敗る
フローティンフケ−）、（５１はこのフローティングゲ
ート（４Ｊ上に被着しだ８００Ｘ程表の厚みの窒化シリ
コン膜、（６）はこの窒化シリコンｔ１ｇ＋５１上に形
成したコントロールケート、＋７）ｉｊ、フィールド絶
障膜、＋８１（９１はソース、ドＶイン各゛４ｉ樟でる
る。

駈るｉｇのメモリ素子の閾値電圧（Ｖｔ）をより負の方
向へ＄−ノした状態にする事を“消去”、′　逆に！１
ｆｍ４１ｔをよシ正の方向へ７フトした状態にする事を
“ｄき込み”と呼べば、消去はフローティングゲート（
４）からのファーラー・ノードハイム・トンネル現象ケ
利用し、またイき込みはシリコン基板（１）からのアバ
ランシェ注入が利用される。

第２図はメモＶ′＃、子の消去・書き込み電圧と閾値電
圧との関係線図を示している。曲、１ｉ！（ａ）は書き
込今特性を示すもので、例えば晋き込みドレインｍ圧ｅ
　（Ｖ　ｄ２　）　トＬ、＊ｎ、閾ｒｍ４！＋Ｅカ（Ｖ
ｔｚ　）になる。曲線ｆｂｌは消去特性を示しておシ、
例えば消去グー）４圧ｔ−（Ｖｇ）とし走時１ｗＩ４値
電圧が（Ｖｔａ）になってそれまで１き込まれていた情
報か消去される事を示している。

第５図は読み出し特性図であり、読み出しグー）ｍｌ、
−Ｅ−葡（ＶＧ）とした時、曽き込み電圧が（Ｖｄｚ）
の場合のドレイン４流が（Ｉｄｚ）となシ、誉き込み電
圧か（Ｖａｌ）の場合のドレイン電流か（Ｉｄｌ）とな
る事を示している０叩ちこのような特性のメモリ素子は
書き込み［ｔＦＥの和書に対応して閾値電圧が変化し、
この閾値電圧の変化に応答して読み出し時のドレイン＊
ｉが変化する事からアナログ菫ヲ記憶せしめる事が出来
る。

仲、沓き込み電圧（Ｖｇ２）によシメモリ素子の閾値゛
電圧が（ＶｔＺ）である場合、新たに書き込み電圧（Ｖ
ａＸ）を印加すれは、メモリ素子のＩＩ値１１ｉｔ圧１
（ｖｚ）に変化させる事が出来る。

即ち紺２図に於て、■点からｍ点方向へ書き込みが行わ
れる。逆にα）点から（至）点への書き込みは直接行う
拳は出来ないので、その場合は、メモリ素子の記憶内容
を一坦消去して（２）点に移行させで閾伽電圧’ｋ（Ｖ
ｔ３）とした後、＃ｒき込み１１ｔ圧（Ｖｄｚ）を印加
して■点の晋き込みを行う。

第４メ１（３）（刊（０は夫々消去、読み出し、書き込
みの各モードに於けるメモリ素子のバイアス状Ｔｈｋ示
す１［１１略図であり、消去モード（３）に於ては、ド
レイン（３＋Ｗ接地してソース（２）を開放し、コント
ロールゲートｆ６１に負のパルスを印加する。読み出し
モード出）に於ては、ソース（２）をソース抵抗卸を介
して接地し、コントロールゲート（６）とドレイン（３
）ニ負の電圧を供給する事に依シ、ソース抵抗（２）の
両端に読み出し出力を得ている。書き込みモード（０に
於ては、ソース（２）全開放してコントロールゲート（
６１ｋ接地し、ドレイン（３）に負のパルス會加えてい
る。

ここでメモリ素子に情報が書き込まれてその情報に対応
して閾値電圧（Ｖｚ）並ひに（Ｖｔｚ）が設定された場
合を考えてみる０この場合、この一端電圧の放置時間に
対する変化は第５図に示す叩く、伺れの場合もメモリ素
子の製造直後の閾値電圧（Ｖｔｏ）に向って収束して行
き、従って閾伯電圧金大きく変化させた場合（Ｖｔｚ）
の方が変化率が大きい事がわかる。即ち閾値電圧の時間
に対する変化は、製造直後の＠端電圧（Ｖｔｏ）からの
７フト皺が小さい程少いが、当然の事なからそのシフト
誓に対応したドレイン電流も少くなる。

具体的な応用例として、読み出し電流を２．７Ｋｇのソ
ース抵抗（２）に流して４千に変換し、この電圧をチュ
ーニング亀子としてチューナを構成する旬ｇ’Ｊ１１ダ
イオードに印加する場合、読み出し電流の変化幅ＬＯ〜
４００μ人必要であり、またその変動は一５μＡ／年以
内に抑える必要がある。

今、゛嘔流増中半βが７０、コントロールゲート（６）
に印加する４ＦＥ（ＶＧ）が−ＩＶ、　　ドレイン電圧
（Ｉｄ）が−４００μ人の条件の下で動作させた場合、
＠値慮Ｆｔ−（Ｖｔ）はｔ Ｖ　ｔ　＝　ｍ−Ｖ　（３＝　＋　２．３８　Ｖｔ となり、その保持特性は第６図１ａ）に示す如く、２０
００時間で約−１１ｍＶ（Ｉ　ｃｔ＝４．０７声人）の
変−１である。このｇ＃１は対数的にゑ化すると考えら
れるので、１００００時間（約１年後）の変１１１ｎＦ
Ｊ−６，８ｓ　Ａ　（−１８，３６ｍＶ　）と推定され
る。従ってこのような特性のメモリ素子は上述した条件
葡堝足していない。

駈様な不都合に鑑みて本発明に於ては、β＝１００、Ｖ
Ｇ＝−ＩＶ、ｖｄエニーｖ、Ｉｄ＝−４Ｑ　Ｑ　ａ　Ａ
　％１ｉｉ４’：＋４４圧（７）　７７トｖ−６，５６
ｖ−１ｖ−２，８３Ｖ、に設定している。祈る条件下で
の保持特性に第６図（ｂｌに示す如く、２０００時間で
約１．６７μＡで、１年後の値は−２，８μＡと推定さ
れる。一端電圧のシフト幅と保持特性のり゛１値は略比
例すると考えられるので、目標値−５μＡ／年を満足す
る為には、−愉（圧シフト隙二２．８６Ｖ−ＶＧ＝１，
８３Ｖ、　とナル。

一方、本発明に用いているフローティングゲート卆のメ
モリ素子の場合、第７図に示す如く、製造面後の間色電
圧（−１，ＯＶ）からのシフト幅が１．８ｖまではドリ
フトが小さいが、それ以上のシフト幅に於てはドリフト
は急に大きくなる実齢結果が得られている。

閾餡屯圧シフト幅を小さくした事に依シ、ドレイン電？
＋ｆｆ１ｌｄ）は減少する為に充分な出力幅が得られな
くなる惧れがあり、その為に本発明に於ては電流増巾率
βを１００以上に選択している。

本発明は以上の説明から明らかな如く、製造−後の閾１
ｌ＝ｔ　４圧を中心として閾値電圧のシフト幅を１．８
３　Ｖ以上とすると共にメモリ素子のβを１００以上に
設定しているので、長期に亘って安定な保持特性音十分
な出力幅で以って得る拳が出来る。

【図面の簡単な説明】

第１図は本発明に用いるメモリ素子の断面図、第２図は
メモリ素子の消去、書き込み電圧と閾値電圧との関係線
図、第３図はメモリ素子の読み出し電圧とトンク／４論
との関係線図、第４ＦｉＸ！１■【ａｌｏｌはメモリ素
子の各モードを説明する回路図、第しゴ ５図Ｐ酋時間と絖み出し、＊流との関係Ｗｓ、図、第６
図は保持特性図、第７図はシフト幅とドリフトとの関係
線Ｖ１であって、（２１（３）はソース、ドレイン、（
４）は酸化膜、（５）＃″ｉｉノローテイングゲート６
）は窒化膜、を犬々示している。 出独人三洋醋機株式会社　５つ 、ｌ　′・　）゛ 代”４弁理１佐野０犬　（１、λり 第２図 ：＾ｉ　（ｂ）　　　　　　　　　　　　　−ｖ。 第４図 第５図 ７図 シフト暢［ｙｌ

Claims (1)

【特許請求の範囲】
1. １）半導体−第１の絶縁膜−フローティングゲート−第
   ２の絶縁膜−コントロールゲート、の構成會有するフロ
   ーティングゲート型メモリ素子にアナログ′＃を記憶せ
   しめ九アナログメモリに於て、該メモリ素子の製造直後
   の閾値電圧を中心として＠附踵Ｌｔシフト幅を１−８３
   　ｖ以内とすると共にメモリ素子の電流増中卒βを１０
   ０以上に設定して出力−力の変化幅を大きくした事を特
   徴とする不揮４性アナログメモリ。