JPH0478169A - 半導体装置及びその製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［概要］ 半導体装置に係り、特にＭＯＳトランジスタに関し、 相互コンダクタンスｇｍの劣化を防止することができる
半導体装置を提供することを目的とし、第１導電型の半
導体基板と、前記半導体基板表面に相対して形成された
第２導電型のソース領域及びドレイン−域と、前記ソー
ス領域及び前記ドレイン領域に挟まれたチャネル領域と
、前記チャネル領域上にゲート絶縁膜を介して形成され
たゲート電極とを有する半導体装置において、前記チャ
ネル領域の不純物濃度が前記ソース領域近傍と前記ドレ
イン領域近傍とで異なるように分布していることにより
、前記ソース領域近傍の空乏層化が抑制されるように構
成する。

また、第１導電型の半導体基板と、前記半導体基板表面
に相対して形成された第２導電型のソース領域及びドレ
イン領域と、前記ソース領域及び前記ドレイン領域に挟
まれたチャネル領域と、前記ソース領域及び前記ドレイ
ン領域の前記チャネル領域側に隣接してそれぞれ設けら
れ、前記ソース領域及び前記ドレイン領域よりも不純物
濃度が低い第２導電型の低濃度ソース領域及び低濃度ド
レイン領域と、前記チャネル領域上又は前記チャネル領
域並びに前記低濃度ソース領域及び低濃度ドレイン領域
上に、ゲート絶縁膜を介して形成されたゲート電極とを
有する半導ｆＩＥ装置において、前記チャネル領域の不
ｍ１ｌｌ！物濃度が前記低濃度ソース領域近傍と前記低
濃度ドレイン領域近傍とで異なるように分布しているこ
とにより、前記ソースｊＪｉｋＡ近傍の空乏層化が抑制
されるように構成する。

［産業上の利用分野Ｊ 本発明は半導体装置及びその製造方法に係り、特にＭＯ
Ｓトランジスタ及びその製造方法に関する。

［従来の技術］ 近年、ＶＬＳ　Ｉに用いられるＭＯＳトランジスタは、
そのｒＲ，４ＩＢ化に伴い、単に耐圧特性のみならず、
短チヤネル効果やデバイス性能、集積密度、製造プロセ
ス等の複雑さまで考慮して設計することが求められてい
る。

従来のＭＯＳトランジスタは、その高耐圧化を図るため
１例えば第９図に示されるようなＬＤＤ（Ｌｊｇｈｔｌ
ｙ　Ｄｏｐｅｄ　Ｄｒａｉｎ−ｓａｕｃｅ　１　樽、３
が採用されている。

ｐ型半導体基板２表面に、ｎ＋＋ソース領域２４及びｎ
＋型トドレイン領域２６相対して形成されている。そし
てこれらｎ＋型ソース額域２４及びｎ十型ドレイン領域
２６に挾まれて、チャネル領域２０が形成されているが
、このチャネル領域２０とｎ＋＋ソース領域２４及びｎ
”型ドレイン領域２６との間に、ｎ＋＋ソース領域２４
及びｎ１型ドレイン領域２６よりも不純物濃度が低いｎ
−型低濃度ソース領域１６及びｎ″型低低温ドレイン領
域１８がそれぞれ形成されている。

また、チャネル領域２０は、例えばチャネルイオンとし
てＢ＋イオンがドーズｆ４ｘｌＱ”（ｍ″′、加速電圧
５０ｋｅＶの条件で注入されたチャネルイオン注入層１
０が形成されている。そしてこのチャネル頒ｊ１１ｉ２
０上には、ゲート酸化、［１２を介して、ゲートｔ［ｉ
］　４が形成されている。

更に、ｎ１型ソース領域２４及びｌ“型ドレインｆｉｊ
ｌ！ｉ２６上には、ソース零％２８Ｒびドレインｔ＃ｉ
！３０がそれぞれ形成されている。

このように、ＬＤＤｌｌＩ造のＭＯＳトランジスタにお
いては、ｎ＋型ドレイン領＃Ｑ２６のチャネル領＠２０
側に＋！Ｉ接してｎ−型低濃度ドレイン領域１８が設け
られているため、このロー型低濃度ドレイン領域１８の
ない、いわゆるＳ　Ｄ　（Ｓｉｎｇｌｅ　Ｄｒａｉｎ）
　ｔｆｊ達のＭＯＳトランジスタにおいて発生するドレ
イン近傍の高電界が緩和される。このドレイン電界の緩
和により、ＭＯＳトランジスタの耐圧特性が改善され、
高耐圧化が実現される。また、短チヤネル効果やホット
キャリアの発生を抑制することにも大きな効果を発揮す
る。

［発明が解決し７ようとする屓ｐ３ ところで、上記従来のＳＤ構違及びしＤＤ４１１造のＭ
ＯＳトランジスタの等価回路は、共に第１０図に示され
るようになる、即ち、ソース及びドレインとゲート部の
チャネル領域との間には、それぞれ抵抗Ｒｓ及び抵抗Ｒ
８を有し、これらの関係は、一般に、 Ｒ，＜＜Ｒ。

である。いま、相互コンダクタンスをｇｍとし、ソース
側の直列抵抗Ｒ，のみを考えると、外部端子からみた見
掛は上の相互コンダクタンスｇｍについては、 Ｌ　／　ｇ　ｍ　−＝　（、Ｌ　／　ｇ　ｍ　Ｉ　＋　
Ｒｓが成り立つ。

従って、１記従来のＳＤ槽遣及びＬ　Ｄ　Ｄ　１ｌｌｌ
　造のＭＯＳ）ランジスタにおいて、見掛は上の相互コ
ンダクタンスｇｍ〜を向上させるため、ソース側の空乏
層化を抑制し、その直列抵抗Ｒｓを減少させることは大
きな課題であった。

特にＬＤＤ槽遣のＭＯＳトランジスタの場合、ｎ＋型ソ
ース領域２４とチャネル領域２０との間にｎ−型低濃度
ソース領域１６が形成されており、このｎ−型低濃度ソ
ース領域１６は空乏層化して高抵抗となり易いため、ソ
ース側の直列抵抗Ｒｓは増大し、従って見掛は上の相互
コンダクタンスｇｍ−は劣化するという問題があった。

しかも、一般には閾値電圧Ｖ７Ｈコントロールのため、
チャネルイオンの注入を行なってチャネルイオン注入層
１０を形成することにより、ｎ−型紙：ｌＩ４度ソース
領ｊｌＱ１６はよりいっそう空乏層化し易くなるという
問題があった。

そこで本発明は、高耐圧特性やホットキャリアの発生を
抑制する効果を保持しつつ、相互コンダクタンスｇｍの
劣化を防止することができる半導体装置及びその製造方
法を提供することを目的とする。

［課題を解決するための手段］ 上記課題は、第１導電型の半導体基板と、前記半導体基
板表面に相対して形成された第２導電型のソース領域及
びドレイン領、域と、前記ソース領域及び前記ドレイン
領域に挟まれたチャネル領域と、前記チャネル領域上に
ゲート絶縁膜を介して形成されたゲート電極とを有する
半導体装置において、前記チャネル領域の不純物濃腐が
前記ソース領域近傍と前記ドレイン領域近傍とで異なる
ように分布していることにより、前コピソース領域近傍
の空乏層化が抑制されることを特徴とする半導体装１に
よって達成される。

また、第１導電型の半ＷＡ＃基板と、前記半導体基板表
面に相、対して形、成された第２導電型のソース領域及
びドレイン領域と、＊記ソース領域及び前記ドレイン領
域に挟まれたチャネル領域と、前記ソース領域及び前記
ドレイン領域の前記チャネル領域側にＪ！ＩＩ接してそ
れぞれ設けられ、前記ソース領域及び！？Ｊ記ドレイン
領域よりも不純物′Ｓ度が低い第２導電型の低濃度ソー
スｊＪ域及び低濃度ドレイン領域と、前記チャネル領域
上又は前記チャネル領域並びに前記低Ｓ度ソース領域及
び低濃度ドレイン領域上に、ゲート絶縁、膜を介して形
成されたゲート電極とを有する半導体装置において、前
記チャネル領域の不純５！ＩＩＪ濃変が前記低濃度ソー
ス領域近傍と前記低濃度ドレインｆ！ＪｋＡ近傍とて異
なるように分布していることにより、前記ソース領域近
傍の空乏層化が抑制されることを特徴とする半導体装置
によって達成される。

また、上記装置において、前記チャネル領域の前記ソー
ス領域近傍又は前記低濃度ソース領域、近傍における第
１導電型不純物濃腐が、１′ｉｒ記ドレイン領域近傍又
は前記低濃度ドレイン領域近傍における第１導電型不純
物濃度より低くなっていることを特徴とする半導体装置
によって達成される。

また、上記装置において、＊記チャネル領域の前記ソー
ス領域近傍又は前記低濃度ソース領域近傍における第２
導電型不純物濃度が、ＴＩＪ記ドレイン＊を近傍、又は
剪に低濃度ドレイン領域近傍における第２導電型不純物
濃度より高くなっていることを特徴とする半導体装置に
よって達成される。

また上記課題は、第１導電型の半導体基板上に、チャネ
ル形成予定領域のソース側又はドレイン側を覆うレジス
トを形成した後、前記レジストをマスクとしてチャネル
イオンを注入する工程と、前記半導体基板上に、ゲート
絶縁膜を介してゲート電極を形成する工程と、前記ゲー
ト電極をマスクとして第２導電型の不純物イオンを注入
し、ソースｆ１４域及びドレイン領域を形成する工程と
を有し、前記チャネル領域の不純物濃度が前記ソース領
域近傍と’！’Ｊ　ＢＥドレイン領域近傍とで異なるよ
うに分布させることを特徴とする半導体装置の製造方法
によって達成される。

また、第１導電型の半導体基板上に、チャネル形成予定
領域のソース側又はドレイン側を覆うレジストを形成し
た後、前記レジストをマスクとしてチャネルイオンを注
入する工程と、前記半導体基板上に、ゲートｌｌｅ縁震
を介してゲート電極を形成する工程と、前記ゲート電極
をマスクとして第２導電型の不純物イオンを注入し、低
濃度ソース領域及び低濃度ドレイン領域を形成する工程
と、前記ゲート電極側壁にサイドウオール層を形成した
後、前記ゲート電極及び１ｌｆｒ記サイドウオ一ル層を
マスクとして第２導電型の不純物イオンを注入し、ソー
ス領Ｉｌｌびドレイン領域を形成する工程とを有し、前
記チャネル領域の不純物濃度が前記低濃度ソースＩＪ＃
Ｉｌ近傍と前記低濃度ソース領域近傍とで異なるように
分布させることを特徴とする半導体装置の製造方法によ
って達成される。

また、第１導電型の半導体基板上に、チャネル形成予定
Ｍｊ１ｍのソース側又はドレイン側を覆うレジストを形
成した後、前記レジストをマスクとしてチャネルイオン
を注入する工程と、前記半導体基板上に、ゲート絶縁膜
を介してゲート電極を形成した後、＊記ゲート電極をマ
スクとして第２導電型の不純物イオンを斜めに注入する
か、或いはゲート絶縁膜を介して両端の厚さが薄くなっ
ているゲート電極を形成した後、両端の厚さが薄くなっ
ている前記ゲート電極をマスクとして第２導電型の不純
物イオンを注入するかして、前記ゲート４！４極下の両
端に低濃度ソース領域及び低濃度ドレイン領域を形成す
る工程と、前記ゲート電極側壁にサイドウオール層を形
成した後、前記ゲート電極及び前記サイドウオール層を
マスクとして第２導電型の不純物イオンを注入し、ソー
ス領域及びドレイン領域を形成する工程とを有し、前記
チャネル領域の不純物４度がｊｌ′ｆＪ記低濃度ソース
領域近傍と前記低濃度ドレイン領域近傍とで責なるよう
に分布させることを特徴とする半導体装置の製造方法に
よって達成される。

また、上記方法において、前記半導体基板上に前２ゲー
ト絶縁展を介して前記ゲート電極を形成する工程の後に
、チャネル形成予定領域のソース側又はドレイン側を覆
う前記レジストをマスクとしてチャネルイオンを注入す
る工程を行うことを特徴とする半導体装置の製造方法に
よって達成される６ また、１記方法において、前記半導体基板全面に前記チ
ャネルイオンと同一導電型のイオンを注入する工程を有
することを特徴とする半導体装置の製造方法によって達
成される。

また、上記方法において、前記チャネルイオンが第１導
電型イオンであり、チャネル形成予定領域のソース側を
覆う前記レジストをマスクとしてイオン注入を行ない、
前記チャネル領域の前記ソース領域近傍又は前記低濃度
ソース領域近傍における第１導電型不純物濃度を、前記
低濃度ドレイン領域近傍又は前記低濃度ドレイン領域近
傍における第１導電型不純Ｔｈｅ度より低くすることを
特徴とする半導体装置の製造方法によって、連成される
。

また、Ｆ配弁法において、前記チャネルイオンが第２導
電型イオンであり、チャネル形成予定領域のドレイン側
を覆う前記レジストをマスクとしてイオン注入を行ない
、前記チャネル領域の前記ソース領域近傍又は前記低濃
度ソース領域近傍における第２導電型不純物濃度を、前
記低濃度ドレイン領域近傍又は前記低濃度ドレイン領域
近傍における第２導電型不純物濃度より高くすることを
特徴とする半導体装置の製造方法によって達成される。

更にまた、第１＠電型の半導体基板上に、ゲート絶縁膜
を介してゲート電極を形成する工程と、前記ゲート電極
をマスクとして第２導電型の不純物イオンを注入し、ソ
ース領域及びドレイン領域を形成する工程と、前記ゲー
ト４＆極をマスクとしてチャネルイオンを斜めに注入し
、前記ソース領域及び前記ドレイン領域に１１！まれな
千ヤ木ル領域の不純′！ＩｆＪ濃度が、前記ソースｊＪ
ｋＡ近傍と前記ドレイン領域近傍とで異なるように分布
させる工程とを有することを特徴とする半導体装置の製
造方法によって達成される。

また、第１導電型の半導体基板上に、ゲート絶縁膜を介
してゲート電極を形成する工程と、前記ゲート電極をマ
スクとして第２Ｗ＆を型の不純物イオンを注入し、低濃
度ソース領域及び低濃度ドレイン領域を形成する工程と
、前記ゲート電極をマスクとしてチャネルイオンを斜め
に注入し、前記低濃度ソースａｔＩＡ及び前記低濃度ソ
ース領域に挟まれたチャネル領域の不純物濃度が、前記
低濃度ソース領域近傍と前記＃、濃度ドレインｊＪｊｌ
ｌ！近傍とで異なるように分布させる工程と、前記ゲー
ト電［！側壁にサイドウオール層を形成した後、前記ゲ
ート電極及び前記サイドウオール層をマスクとして第２
導電型の不純物イオンを注入し、ソース領域及びドレイ
ンｆ！ｌ４ｊｉＱを形成する工程とを有することを特徴
とする半導体装置の製造方法によって達成される。

また、第１導電型の半導体基板上に、ゲート絶縁膜を介
してゲート電極を形成した後、前記ゲート電極をマスク
として第２　ｇ　ｇ型の不純物イオンを斜めに注入する
か、或いはゲート絶縁膜を介して両端の厚さが薄くなっ
ているゲート電極を形成した後、両端の厚さが薄（なっ
ている前記ゲート電極をマスクとして第２導電型の不純
物イオンを注入するかして、前記ゲート電極下の両端に
低濃度ソース領域及び低濃度ドレイン領域を形成する工
程と、前記ゲート電極をマスクとしてチャネルイオンを
斜めに注入１．、、ｔｉ！記低濃低温−ス即域及び前記
低濃度ドレイン領域に挟まれたチャネル領域の不純物濃
度が、前記低濃度ソースＩ領域近傍と前記低濃度ドレイ
ン領域近傍とで異なるように分布させる工程と、前記ゲ
ート電極側壁にサイドウオール層を形成した後、前記ゲ
ート電極及び前記サイドウオール層をマスクとして第２
導電型の不純物イオンを注入し、ソース領域及びドレイ
ン領域を形成する工程とを有することを特徴とする半導
体装置の製造方法によって達成される。

また、上記方法において、前記ゲート電極を形成する工
程の前に、前記半導体基板全面に前記チャネルイオンと
同一導電型のイオンを注入する工程を有することを特徴
とする半導体装置の製造方法によって達成される。

また、上記方法において、前記チャネルイオンが第１導
電型イオンであり、前記ゲート電極をマスクとする前記
チャネルイオンの斜めイオン注入を前記ドレイン領域側
、又は前記低濃度ドレイン顕ｋＡＩＩＪ！Ｉから行ない
、前記チャネル領域の前記ソース領域近傍又は前記低濃
度ソース領域近傍における第１導電型不純物濃度を、前
記ドレイン領域近傍又は前記紙製１度ドレイン領域近傍
における第１導電型不純物濃度より低くすることを特徴
とする半導体装置の製造方法によって達成される。

また、上記方法において、前記チャネルイオンが第２導
電型イオンであり、前記ゲート電極をマスクとする前記
チャネルイオンの斜めイオン注入を前記ソース頬に！Ｊ
層又は前記低濃度ソース領域側から行ない、前記チャネ
ル領域の１ｓ記ソース領域近傍又は１ｇ記＃、濤度ソー
ス領域近傍における第２導電型不純物濃腐が、前記ドレ
イン領域近傍又は前記低濃度ドレインｊＪｉ１１！近傍
における第２導電型不純１’Ｎ濃度より高くすることを
特徴とする半導体装置のＷ！遣方法によって、遺戒され
る。

［作　用Ｊ すなわち本発明は、チャネル領域の不純物濃度が、ソー
ス領域近傍又は低濃度ソース領域近傍とドレイン領域近
傍又は低濃度ドレイン領域近傍とで異なるように分布し
ていることにより、動作時の電界が印加された場合に生
じるソース領域近傍又は低濃度ソース領域近傍の空乏層
化が抑制される。

これにより、ソース側の直列抵抗Ｒ８の高抵抗化が回避
され、相互コンダクタンスｇｍの劣化を防止することが
できる。

「実施例Ｊ 以下、本発明を図示する実施例に基づいて具体的に説明
する。

第１図は本発明の一実騰例によるＭＯＳトランジスタを
示す断面図である。

厚さ３μｍ、不純物濃度１×１０”’ｃｍ−’のｐ型半
導体基板２上に、フィールド酸化膜（図示せず）が形成
され、素子領域を＋離している、この素子領域のｐ型半
導体基板２上には、厚さ９．２ｎｍのゲート酸化！！１
１２を介して、厚さ１９００人、長さ０，５μｍのポリ
シリコン層からなるゲート電極１４か形成されている。

そしてｐ型半導体基板２表面には、ゲート電極１４をマ
スクとして、ドーズ１１　Ｘ　１０”ｃｍ−２加速電圧
２０ｋｅＶの条件でＰ“イオンかイオン注入されたｎ−
型低濃度ソース領域１６及びｎ型低濃度ドレイン領域１
８か相対して形成されている。また、ゲート電極１４及
びその側壁に設けたサイドウオール層２２をマスクとし
て、ドーズｔ４ｘｌｏ”ｃｍ〜２、加速電圧３０ｋｅＶ
の条件でＡｓ”イオンがイオン注入されたｎ“型ソース
Ｍ＠２４及びｎ４型ドレイン１１１１２６がそれぞれ形
成されている。こうしてＬＤＤ樽達となっている。

また、ゲート電極１４下には、ｎ−型低濃度ソースｌｌ
ｊ、１ｌｌｔ６及びｎ−型低濃度ドレイン領域１８に挟
まれたチャネル＠２．５μｍ、実効チャネル長０．５μ
ｍ弱のチャネル領域２０が形成されている。そしてこの
チャネル停職２ｏのｎ−型低濃度ソース領域１６近傍に
は、例えばチャネルイオンとしてＢ＋イオンをドーズｔ
２Ｘ１０１２ｃｍ加速電圧５０ｋｅＶの条件でイオン注
入されたチャネルイオン注入１６が形成され、他方、ｎ
−型低濃度ドレイン領域１８近傍には、同じＢ＋イオン
をドーズ量２Ｘ１０”ｃｍ−２、加Ｍ電圧５０ｋｅＶの
条件で２回イオン注入され、ドーズ量４×ｌ　Ｑ　”ｃ
　ｍ−’、加速電圧５０ｋｅＶの条件でＢ”イオンをイ
オン注入した場合と同様のチャネルイオン注入１１１１
０が形成されている。

即ち、チャネル領域２０において、ｎ−型低温度ソース
頗ｔｇｌｌ１６近傍のチャネルイオン注入！ｆ！１６が
ｎ−型低濃度ドレイン領域１８近傍のチャネルイオン注
入層１０よりもＰ型不純物濃度が低くなっている。

更に、ｎ＋型ンソー領域２４及びｎ＋型トドレイン領域
２６上は、ゲート電極１４側壁のサイドウオール層２２
端から０．９μｍの位置に、幅２０μｍのソース電極及
びドレイン電極がそれぞれ形成されている。

本発明者は、第１図に示す本実施例によるＭＯＳトラン
ジスタにおけるドレインｆｉ、域電流Ｉ。のバックゲー
ト電圧Ｖ、。依存性を、プロセス・デバイス・シミュレ
ーションを用いて興べな、この結果を第２図に示す。こ
の第２図のＩＤ　　ｖｍａ特性は、ビレ４ン電圧ｖ、＝
ｖ、−ｖ、、４＝３．３ｖの場合である。従ってＶ。−
Ｖ７Ｈで測定しているため、閾値電圧ｖＴＭのバックゲ
ート電圧Ｖ８ｏ依存の影響は除いている。そしてその閾
値電圧Ｖ７Ｈのバックゲート電圧ＶＩＱ依存特性を第３
図に示す。

なお、比較する従来例としては、本実施例と同Ｍ　Ｍ、
同一寸法に形成したＭＯＳ）ランジスタであって、チャ
ネルｌ１ｌｌｉ２０におけるチャネルイオン注入層だけ
が、全体にドーズ量４ＸＪＯ”ｃｍ−、加速電圧５０ｋ
ｅＶの条件でＢ＋イオンがイオン注入され、チャネル領
域２０全体にチャネルイオン注入層」０が形成されてい
るものを用いている。

第２図から明らかなように、本実施例によるＭＯＳトラ
ンジスタは、従来例に比較して、ドレイン％ｊｌＩｉ電
流Ｉ０のバックゲート電Ｈｖ、Ｑ依存が少ない。従って
相互コンダクタンスｇｍの低下は少なくて済む、また、
第３図から明らかなように、バックゲート電圧■ｌｌｏ
に依存する閾値電圧Ｖ７Ｈについての従来例との差は、
設計者サイドからみると小さくて済む。

このように本実施例によれば、チャネル領域２０におい
て、ｎ−型低濃度ソース領域１６近傍のチャネルイオン
注入層６のｐ型不純物濃度が、ｎ−型低濃度ドレイン領
域１８近傍のチャネルイオン注入層１０のＰ型不純物濃
度よりも低くなっているなめ、ロー型低濃度ソース領域
１６の空乏層化が抑制される。これにより、ソース側の
直列抵抗Ｒｓの高抵抗化を回避Ｌ７て相互コンダクタン
スｇｍの劣化を＃丑することができる。

また、ロー型低濃度ドレイン領域１８近傍のチャネルイ
オン注入層１０のｐ型不純物濃度低濃度は、従来のＬＤ
Ｄ１１１違と同様であるなめ、得られる閾値＠ｐＥＶ７
Ｈ等のデバイス特＋３も１、従来のＬＤＤ構造と同程度
のものである。

なお、上記実施例においては、チャネル領域２０のｎ−
型低濃度ソース領１６近傍には、Ｂ４イオンが注入され
てチャネルイオン注入層６が形成されているが、チャネ
ルイオンが全く注入されていなくてもよい、但しこの場
合、所望の閾値；圧Ｖ　７　Ｈに＆ｉ５！Ｚて、ｎ−型
低濃度ドレイン領域１８近傍に形成するチャネルイオン
注入層１０の注入量を調整する必要がある。

また、上記実施例においては、１！常のＬＤＤ楕遣のＭ
ＯＳトランジスタについて述べたが、第４図に示すよう
に、ゲートｔ［！１４がチャネル領域２０両側の低濃度
ソース領域１６及び低濃度ドレイン領域１８にまで延び
ている、いわゆるＧＯＬＤ　（Ｇａｔｅ　０ｖｅｒｌａ
ｐ　ＬＤＯ）楕ＪのＭＯＳ）’ランジスタについても、
本発明を、ｌｉ用することができる５この場合も、ゲー
ト電極１４が低濃度ソース領域１６及び低濃度ソース領
域１８すべてにオーバーラツプしていることによるホッ
トキャリアの防止効果等、ＧＯＬＤ構造による特有の効
果を保持しつつ、ソース側の直列抵抗Ｒ８の高抵抗化を
回避して相互コンダクタンスｇｍの劣化を防止すること
かできる。

また〜第５図に示すように、チャネル領域２０両側は直
ちにソース領域２４及びドレイン領域２６となっていて
、その間に低濃度ソース領域及び低濃度ドレイン領域が
設けられていない通常のＳＤＭ造のＭＯＳ）ランジスタ
についても、同様に本発明を適用することができる。そ
してソース側の直列抵抗Ｒ，の高抵抗化を回避して相互
コンダクタンスｇｍの劣化ｒｔｔＪ丑の効果を奏するこ
とができる。

更に、上記実施例においては、チャネル領域にｐ型不純
物イオンが注入されている場合について説明しているが
、ｎ型不純物イオンが注入されている場合にも、本発明
を適用す石ことができる。

従って　閾値電圧ｖＴＨの制−のためにチャネル領域を
反転する必要がある場合に有効である２この場合、チャ
ネル領域においては、ｎ−型低濃度ソース領域近傍のチ
ャネルイオン注入層が、ｎ−型低濃度ドレイン領域近傍
のチャネルイオン注入層よりも、そのｎ型不純物濃度が
高（なっている、従って、１記実施例と同様に、ｎ−型
低温廣ソース領域近傍の空乏層化を抑制することができ
る。

次に、第６図を用いて、本発明の一実施例によるＭＯＳ
トランジスタの製造方法を説明する。

厚さ３μｍ、不純物濃度ｌＸｌ０”ｃｍ−’のＰ型半導
体基板２１に、フィールド酸化膜（図示せず）を形成し
て、素子領域を＋？離する。この素子領域のＰ型半導体
基板２上に熱酸化ＷＡ４を形成した後、閾値電圧■Ｔ□
をコントロールするためのチャネルイオン注入を行なう
２例えばチャネルイオンとしてＢ＋イオンをドーズ量２
ＸＩＯ”ｃｍｍ加電電圧５０ｋｅＶ条件でイオン注入し
て、チャネルイオン注入層６を形成する（第６図（ａ）
参Ｎ）。

次いで、全面にレジスト８を塗布した後、チャネル形成
予定領域の低濃度ソース頭載形成予定領域近傍を覆うよ
うにパターニングする。そしてこのパターニングしたレ
ジスト８をマスクとして、再びチャネルイオンとしてＢ
＋イオンをドーズ量２Ｘ１０”ｃｍ−”、加）ＩＩ電圧
５０　ｋ　ｅ　ＶノＱｌｊ−ティオン注入する、この２
回のイオン注入により、チャネル形成予定領域の低濃度
ドレイン領域形成予定領域近傍に、従来のようにドーズ
量４×１０”ｃｍ−２、加速電圧５０ｋｅＶの条件でＢ
＋イオンをイオン注入したと同様のチャネルイオン注入
層１０を形成する（第６図（ｂ）参照）。

次いで、レジスト８及び熱酸化１１４を除去した後、素
子領域のｐ型半導体基板２上に厚さ９．２ｎｍのゲート
酸化［１２を形成する。そしてこのゲート酸イヒ膜１２
土ζこ、竿さ１９０〇へのポリ９１３フ層を形成Ｌ７た
後、所定の形状にパターニングして幅２．５μｍ、長さ
０．５μｍのゲート電極１４を形成する。続いて、この
ゲート電極］４をマスクとして、ドーズＪＩＪｘｌＯ１
３ｃｍ〜２．加速電圧２０ｋｅＶの条件でＰ４イオンの
イオン注入を行ない、ｎ−型低濃度ソース領域１６及び
ｎ−型紙濃度ドレイン領ｔ１１１８をそれぞれ形成する
。

これにより、ゲート電［３４下には、ｎ〜型低ｌＪｆソ
ース領域１６及びｎ−型紙：ａＨドレイン領域１８に挾
まれたチャネルイオン注入層６．１０からなるチャネル
＠２．５μｍ、Ｎ効チャネル長０．５μｍ弱のチャネル
領域２０が形成される（第６図（ｃ）参照）。

次いで、ＣＶＤ　（化学的気相成長）法を用いて全面に
シリコン酸化膜を堆積した後、ＲＩＥ　（反応性イオン
エツチング）法による異方性エツチングを行ない、ゲー
ト電！１４ｒ１８９４；：のみ幅０．１μｍのサイドウ
オール層２２を形成する。続いて、ゲート電極１４及び
サイドウオール層２２をマスタとして、ドーズ量Ｉ　Ｘ
Ｉ　Ｏ”ｃｍ−、加速電圧３０ｋｅＶの条件でＡｓ＋イ
オンのイオン注入を行ない、ｎ＋型ソースｊｌＷ域２４
及びｎ＋型トドレイン領域２６それぞれ形成する（第６
図（ｄ）　参照）。

次いで、図示はしないが、全面に絶縁膜を堆積した後、
ｎ＋型ソース領ｊｌ！２４及びｎ＋型トドレイン領域２
６にコンタクト窓を開口して、サイドウオール層２２端
から０．９μｍの位置に、幅２゜０μｍのソース電極及
びドレイン１！極をそれぞれ形成する。

このようにして、ＬＤＤＩｌＩ遣を有すると共に、ｎ−
型低濃度ソース領域１６及びｎ−型低濃度ドレイン領域
１８に挟まれたチャネル領域２０において、ｎ−型低濃
度ソース＠、［６近傍のチャネルイオン注入層６のｐ型
不純物濃度がｎ−型低濃度ドレイン領域１８近傍のチャ
ネルイオン注入層１０よりも低（なっているＭＯＳ）−
ランジスタを形成する。

なお、１記実施例においては、まずチャネル領域２０全
体にＢ４イオンを注入してｎ−型紙ａ度ソース領域】６
近傍のチャネルイオン注入層６を形成し、その後、２回
目の８１イオン注入を通釈的に行なってチャネルイオン
注入層６よりｐ型不純物濃度が高いチャネルイオン注入
ＦｆＪ１０をｎ型紙製度ドレイン領ｋｊｉ１８近傍に形
成しているが、千ヤネル頌１１１１２０のｎ−型低濃度
ソース領域Ｊ６近傍にはチャネルイオンを全く注入せず
、」回の、遷択的なチャネルイオン注入よってチャネル
イオン注入層１０をｎ−型紙：ａ変ドレイン領域１８近
傍に形成してもよい、但しこの場合、所♀の閾値電圧Ｖ
　７　Ｈに応して、ｎ−型低濃度ドレイン領域１８近傍
に形成するチャネルイオン注入層１０の注入量を調整す
る必要がある。

また、熱酸化膜４を形成した後、チャネルイオン注入を
行なっているが、熱酸化Ｍ４を形成する工程を省略し、
ゲート酸化ＷＪ１２形成後に、このゲート酸化８１２を
熱酸化膜として用いてチャネルイオン注入を行なっても
よい、更にまた、ゲート酸化Ｊ１１２を介してゲート電
極１４を形成した後に、チャネルイオン注入を行なって
もよい。そしてこれらのチャネルイオン注入において、
１回目のチャネルイオンの全面注入と２回目の選択注入
とは、その順序を入れ替えてもよい。

また、上記実施例においては、チャネルイオンの全面注
入と選択注入とは通続して行なわれているが、必ずしも
連続的にする必要はない１例えば、チャネルイオン注入
ＷＩ６を形成する１回目のＢ＋イオンの全面注入は、！
！！酸化膜４形成後に行ない、チャネルイオン注入層１
０をｎ−型低濃度ドレイン領域」８近傍に形成する２回
目のＢ“イオンの選択注入をゲート電極１４形成後に行
なってもよい、この変形例を第７図を用いて説明する。

即ち、チャネルイオン注入Ｍ６を形成した素子領域のＰ
型半導体基板２上に、ゲート酸化膜１２を介してゲート
電極１４を形成する（第７図（ａ）参照）、続いて、チ
ャネル形成予定領域の低濃度ソース領域形成予定領域、
近傍を覆うようにパターニングしたレジスト８をマスク
とＬ２て、チャネルイオンを注入し、チャネル形成予定
領域の低濃度ドレイン領域形成予定領域近傍にチャネル
イオン注入層」０を形成する（第７図（ｂ）参照）、続
いて、レジスト８を除去した後、ゲートを極１４をマス
クとするＰ＋イオンのイオン注入により、ｎ−型紙濃度
ソース領ｔＩＡ’１６及びｎ−型低酒度ドレイン領ｋＡ
１８をそれぞれ形成する（第７図（ｃ）参照）。以下、
上記第４図に示される工程と同様である。

なお、上記変形例においては、チャネルイオンの２回目
の選択注入をゲート電極１４形成後に行なったが２．ゲ
ート酸化［１２形成後に行なっもよい、また、チャネル
イオンの１回目の全面注入をゲート酸化Ｉ！［１２形成
後に行ない、２回目の選択注入をゲート電極１４形成後
に行なってもよい。

そして、これらのチャネルイオン注入において、１回目
の全面注入と２回目の選択注入との順序を入れ替えて、
選択注入を先に行ない、全面注入を後に行なってもよい
。

更に、１記実施例においては、チャネル領域にＰ型不純
物イオンを注入して、ｎ−型紙濃度ソース頗域１６近傍
のチャネルイオン注入ｌＷ６のＰ型不純物濃度がロー型
低濃度ドレイン領域」８近傍のチャネルイオン注入ｍｉ
ｏよりも低くなるようにしているが、閾値電圧Ｖ７Ｈの
制御のためにチャネル領域を反転する必要がある場合な
ど、ｎ型不純物イオンを注入するときにも、本発明を適
用することができる。

この場合、閾値電圧Ｖ７１４をコントロールするための
素子領域全面にイオン注入するチャネルイオンも口型不
純物イオンとし、更にチャネル形成予定領域の低濃度ド
レイン領域形成予定領域近傍を覆うようにバターニング
したレジストをマスクとして、再びチャネルイオンとし
てｎ型不純物イオンをイオン注入する。このイオン注入
により、ｎ〜型低低温ソースｊＪ！＠１６近傍のチャネ
ルイオン注入１６のｎ型不純物濃度が、ｎ−型紙′ａ度
ドレイン領域１８近傍のチャネルイオン注入層１０より
も高くなるようにする。従って、上記第６図に示される
実ｊ１！ＩｐＡと同様に、ｎ−型低濃度ソース領域１６
近傍の空乏層化を抑制できるＭＯＳ）ランジスタを形成
することができる。

次に、第８図を用いて、本発明の他の実施例によるＭＯ
３ｈランジスタの製造方法を説明する。

上記第６図（ａ）と同様にして、素子領域のｐ型半導体
基板２表面に、Ｂ＋イオンの注入によりチャネルイオン
注入層６を形成する。続いてＰ型半導体基板２上に、ゲ
ート酸化膜】２を介してゲート電！に１４を形成した後
、このゲート電極１４をマスクとしてＰ＋イオンのイオ
ン注入を行ない、ｎ−型低濃度ソース領域１６及びｎ−
型低濃度ドレイン領域１８をそれぞれ形成する。これに
より、ゲート電極】４下には、ｎ−型低濃度ソース領域
１６及びｎ−型紙濃度ドレイン領Ｖ４】８に挾まれたチ
ャネルイオン注入層６からなるチャネル領域２０が形成
される（第８図（ａ）参照、）、。

次いで、同様にゲート電極１４をマスクとして、ｎ−型
紙濃度ドレイン１ｌｉｊ域１８側がら斜めにＢ４イオン
のイオン注入を行なう、このとき、注入するＢ＋イオン
のドーズ１及び加運零圧漫びに斜めにする角度笠を制御
することにより、チャネル領域２０のｎ−型低濃度ドレ
イン領域１８近傍のみに、チャネルイオン注入１６より
ｐ型不純物濃度が高いチャネルイオン注入層］０を形成
する（第８図（ｂ）参照）。

次いで、ゲート電極１４側壁にのみサイドウオール層２
２を形成した後、ゲート電極１４１びサイドウオール層
２２をマスクとして、Ａｓ＋イオンのイオン注入を行な
い、ｎ１型ソース１ｌＪｆｔＩＡ２４及びｎ　＋型ドレ
イン領域２６をそれぞれ形成する（第８図（Ｃ）＃照）
。

このようにして、ゲート電極１４をマスクオるｎ“型ド
レイン領域２６側からの斜めチャネルイオン注入により
、ｎ″′型低濃度ソース領域１６近傍のチャネルイオン
注入層６がｎ−型低濃度ドレイン領域１８近傍のチャネ
ルイオン注入１１０よりもｐ型不純物濃度が低くなるよ
うに濃度分布したチャネル領域２０を有するＭＯＳトラ
ンジスタを形成する。

なお、上記実施例においても、チャネルイオン注入層６
を形成するチャネル領域２０へのＢ＋イオン注入工程を
省略して、斜めチャネルイオン注入のみによって、チャ
ネル領域２ｏのＰ型不純物酒度か、ロー型低濃度ソース
領域１６近傍がｎ型紙？ＩＡ度ドレイン顕１１！Ｈ８近
傍よりも低くなるように濃度分布させ、かつ所望の閾値
電圧Ｖ７Ｈを得るようにすることができる。

また、斜めイオン注入後に、チャネルイオン注入層６を
形成するチャネル領域２０全面へのＢ゛イオン注入工程
を行なってもよい。

また、ゲート電極１４をマスクとするＢ＋イオンの斜め
注入によりｎ−型低濃度ドレイン領域１８近傍にチャネ
ルイオン注入！ｆＪ１ｏを形成する工程は、同じゲート
を極１４をマスクとするＰ＋イオンの注入によりｎ−型
低濃度ソース領域１６及びｎ−型低濃度ドレイン領域１
８を形成する工程より前であってもよい、或いはまた、
ゲート電極１４側壁にサイドウオール層２２を形成した
後、ｎ＋＋ソース領域２４及びｎ＋型トドレイン領域２
６形成する工程の前後のいずれかであってもよい、但し
このときは、ゲート電極１４及びサイドウオールＰＩ２
２をマスクとして、Ｂフイオンの斜め注入を行なう。

更に、上記実施例においては、チャネル領域にＰ型不純
物イオンを注入して、ｎ〜型低濃度ソース領域１６近傍
のチャネルイオン注入！＠６のＰ型不純物濃度がｎ−型
低濃度ドレイン領域１８近傍のチャネルイオン注入ｍｔ
ｏよりも低くなるようにしているが、閾値電圧ＶＴ、４
の制御のためにチャネル１ｌＪｊｌｌｌｌを反転する必
要がある場合など、ｎ型不純物イオンを注入するときに
も、本発明を適用することができる。

この場合、閾値電圧ＶＴＮをコントロールするための素
子ｎ域全面にイオン注入するチャネルイオンもｎ型不純
物イオンとし、更にゲート′電極１４をマスクとして、
ｎ−型紙２ｆＩ１１度ソース頒ｊｌＱＩ６１Ｆｌから斜
めにｎ型不純物イオンのイオン注入を行なう９このイオ
ン注入により、ｎ−型紙濃度ソース領１１６近傍のチャ
ネルイオン注入Ｎ６のｎ型下１！＠物濃度が、ｎ−型紙
濃度ドレイン領域】８．近傍のチャネルイオン注入１１
１０よりも高くなるようにする。従って、上記第８図に
示される実施例と同様に、ｎ−型低温度ソース領１１１
１１６近務の空乏層化を抑制できるＭＯＳトランジスタ
を形成することができる。

なお、上記第６図乃至第８図に示される実施例において
は、共にＬＤＤ構造のＭＯＳトランジスタの場合の製造
方法について述べたが、、ＧＯＬＤ楕遺のＭＯＳ）ラン
ジスタについても、ＳＤ槽遣のＭＯＳトランジスタにつ
いても、本発明を適用することができる、 ＧＯＬＤ構造のＭＯＳ）ランジスタの製造方法の場合、
ｐ型半導体基板２上にゲート酸化［１２を介してゲート
電極を形成した後、このゲート電極１４をマスクとして
ｎ型不純物イオンを斜めに注入するか、或いはゲート酸
化１！１１２を介して両端の厚さが薄くなっているゲー
ト電極１４を形成した後、両端の厚さが薄くなっている
ゲート電極１４をマスクとしてｎ型不純物イオンを注入
するかして５．ゲート電極１４下の両端にｎ−型ソース
領域１６及びｎ−型ドレイン領域１８を形成すればよい
。

５Ｄ４１１遺のＭｏ３）ランジスタの製造方法の場合、
ｎ−型ソース領域１６及びｎ−型ドレイン領に＆１８を
形成する工程が不要で、ゲート電４［ｉ１４をマスクと
してｎ型不純物イオンのイオン注入によりｎ＋＋ソース
領域２４及びｎ＋型トドレイン領域２６形成すればよい
、 いずれの場合にも、チャネル領域２０の不純物濃度が、
ｎ−型紙濃度ソース卯域１６近傍のチャネルイオン注入
層６とｎ−型低濃度ドレイン領域１８近傍のチャネルイ
オン注入層１０とで異なるようする本発明の本質的な工
程は、上記第６図又は第８図に示される製造方法と同様
である。

［発明の効果］ 以上のように本発明によれば、第１導電型の半導体基板
と、半導体基板表面に相対して形成された第２導電型の
ソース領域及びドレイン領域と、ソース−域及びドレイ
ン領域に挟まれたチャネル領域又はソース領域及びドレ
イン領域にそれぞれ隣接する第２導電型の低濃度ソース
領域及び低濃度ドレイン領域に挟まれたチャネル領域と
５チヤネル領域上又はチャネル領域並びに低濃度ソース
領域及び低濃度ドレイン領域上に、ゲート絶縁膜を介し
て形成されたゲート電極とを有する半導体装置において
、チャネル領域の不純物濃度が、ソース領域近傍又は低
濃度ソース領域近傍とドレイン領域近傍又は低濃度ドレ
イン領域近傍とで異なるよう分布しているなめ、ドレイ
ン近傍の高電界を緩和しつつ、ソース領域近傍又は低濃
度ソース領域近傍の空乏層化を抑制することができる。

これにより、ソース側の直列抵抗Ｒ，の高抵抗化を回避
して相互コンダクタンスｇｍの劣化を防止することがで
きる。

【図面の簡単な説明】

第１図は本発明の一実施例によるＭＯＳトランジスタを
示す断面図、 第２図及び第３図はそれぞれ第１図に示すＭＯＳトラン
ジスタの特性を説明するための図、第４図は本発明の他
の実總例によるＭＯＳトランジスタを示す断面図。 第５図は本発明のその他の実施例によるＭＯＳトランジ
スタを示す断面図。 第６図は本発明の一実屹例によるＭｏＳトランジスタの
製造方法を説明する工程図、 第７図は第６図に示す工程の変形例を説明する工程図、 第８図は本発明の他の実施例によるＭＯＳトランジスタ
の製造方法を説明する工程図、。 第９図は従来のＭＯＳトランジスタを示す断面図、 第１０図は従来のＭｏ５）−ランジスタの等価回路を示
す図である。 図において、 ２・・・・・・ｐ型半導体基板、 ４・・・・・・熱酸化膜、 ６．１０・・・・・・チャネルイオン注入層。 ８・・・・・・レジスト、 １２・・・・・・ゲート酸化膜、 １４・・・・・・ゲート電極、 １６・・・・・・ｎ−型低濃度ソース領域、１８・・・
・・・ロー型低濃度ドレイン領域、２０・・・・・・チ
ャネル領域、 ２２・・・・・・サイドウオール層、 ２４・・・・・・ｎ＋＋ソース領域、 ２６・・・・・・ｎ＋型トドレイン領域２８・・・・・
・ソース電極、

Claims (1)

1. 【特許請求の範囲】 １、第１導電型の半導体基板と、前記半導体基板表面に
   相対して形成された第２導電型のソース領域及びドレイ
   ン領域と、前記ソース領域及び前記ドレイン領域に挟ま
   れたチャネル領域と、前記チャネル領域上にゲート絶縁
   膜を介して形成されたゲート電極とを有する半導体装置
   において、前記チャネル領域の不純物濃度が前記ソース
   領域近傍と前記ドレイン領域近傍とで異なるように分布
   していることにより、前記ソース領域近傍の空乏層化が
   抑制される ことを特徴とする半導体装置。 ２、第１導電型の半導体基板と、前記半導体基板表面に
   相対して形成された第２導電型のソース領域及びドレイ
   ン領域と、前記ソース領域及び前記ドレイン領域に挟ま
   れたチャネル領域と、前記ソース領域及び前記ドレイン
   領域の前記チャネル領域側に隣接してそれぞれ設けられ
   、前記ソース領域及び前記ドレイン領域よりも不純物濃
   度が低い第２導電型の低濃度ソース領域及び低濃度ドレ
   イン領域と、前記チャネル領域上又は前記チャネル領域
   並びに前記低濃度ソース領域及び低濃度ドレイン領域上
   に、ゲート絶縁膜を介して形成されたゲート電極とを有
   する半導体装置において、前記チャネル領域の不純物濃
   度が前記低濃度ソース領域近傍と前記低濃度ドレイン領
   域近傍とで異なるように分布していることにより、前記
   ソース領域近傍の空乏層化が抑制される ことを特徴とする半導体装置。 ３、請求項１又は２記載の装置において、 前記チャネル領域の前記ソース領域近傍又は前記低濃度
   ソース領域近傍における第１導電型不純物濃度が、前記
   ドレイン領域近傍又は前記低濃度ドレイン領域近傍にお
   ける第１導電型不純物濃度より低くなっている ことを特徴とする半導体装置。 ４、請求項１又は２記載の装置において、 前記チャネル領域の前記ソース領域近傍又は前記低濃度
   ソース領域近傍における第２導電型不純物濃度が、前記
   ドレイン領域近傍、又は前記低濃度ドレイン領域近傍に
   おける第２導電型不純物濃度より高くなっている ことを特徴とする半導体装置。 ５、第１導電型の半導体基板上に、チャネル形成予定領
   域のソース側又はドレイン側を覆うレジストを形成した
   後、前記レジストをマスクとしてチャネルイオンを注入
   する工程と、 前記半導体基板上に、ゲート絶縁膜を介してゲート電極
   を形成する工程と、 前記ゲート電極をマスクとして第２導電型の不純物イオ
   ンを注入し、ソース領域及びドレイン領域を形成する工
   程とを有し、 前記チャネル領域の不純物濃度が前記ソース領域近傍と
   前記ドレイン領域近傍とで異なるように分布させる ことを特徴とする半導体装置の製造方法。 ６、第１導電型の半導体基板上に、チャネル形成予定領
   域のソース側又はドレイン側を覆うレジストを形成した
   後、前記レジストをマスクとしてチャネルイオンを注入
   する工程と、 前記半導体基板上に、ゲート絶縁膜を介してゲート電極
   を形成する工程と、 前記ゲート電極をマスクとして第２導電型の不純物イオ
   ンを注入し、低濃度ソース領域及び低濃度ドレイン領域
   を形成する工程と、 前記ゲート電極側壁にサイドウォール層を形成した後、
   前記ゲート電極及び前記サイドウォール層をマスクとし
   て第２導電型の不純物イオンを注入し、ソース領域及び
   ドレイン領域を形成する工程とを有し、 前記チャネル領域の不純物濃度が前記低濃度ソース領域
   近傍と前記低濃度ドレイン領域近傍とで異なるように分
   布させる ことを特徴とする半導体装置の製造方法。 ７、第１導電型の半導体基板上に、チャネル形成予定領
   域のソース側又はドレイン側を覆うレジストを形成した
   後、前記レジストをマスクとしてチャネルイオンを注入
   する工程と、 前記半導体基板上に、ゲート絶縁膜を介してゲート電極
   を形成した後、前記ゲート電極をマスクとして第２導電
   型の不純物イオンを斜めに注入するか、或いはゲート絶
   縁膜を介して両端の厚さが薄くなっているゲート電極を
   形成した後、両端の厚さが薄くなっている前記ゲート電
   極をマスクとして第２導電型の不純物イオンを注入する
   かして、前記ゲート電極下の両端に低濃度ソース領域及
   び低濃度ドレイン領域を形成する工程と、 前記ゲート電極側壁にサイドウォール層を形成した後、
   前記ゲート電極及び前記サイドウォール層をマスクとし
   て第２導電型の不純物イオンを注入し、ソース領域及び
   ドレイン領域を形成する工程とを有し、 前記チャネル領域の不純物濃度が前記低濃度ソース領域
   近傍と前記低濃度ドレイン領域近傍とで異なるように分
   布させる ことを特徴とする半導体装置の製造方法。 ８、請求項５乃至７記載のいずれかの方法において、 前記半導体基板上に前記ゲート絶縁膜を介して前記ゲー
   ト電極を形成する工程の後に、チャネル形成予定領域の
   ソース側又はドレイン側を覆う前記レジストをマスクと
   してチャネルイオンを注入する工程を行う ことを特徴とする半導体装置の製造方法。 ９、請求項５乃至８記載のいずれかの方法において、 前記半導体基板全面に前記チャネルイオンと同一導電型
   のイオンを注入する工程を有することを特徴とする半導
   体装置の製造方法。 １０、請求項５乃至９記載のいずれかの方法において、 前記チャネルイオンが第１導電型イオンであり、チャネ
   ル形成予定領域のソース側を覆う前記レジストをマスク
   としてイオン注入を行ない、前記チャネル領域の前記ソ
   ース領域近傍又は前記低濃度ソース領域近傍における第
   １導電型不純物濃度を、前記低濃度ドレイン領域近傍又
   は前記低濃度ドレイン領域近傍における第１導電型不純
   物濃度より低くする ことを特徴とする半導体装置の製造方法。 １１、請求項５乃至９記載のいずれかの方法において、 前記チャネルイオンが第２導電型イオンであり、チャネ
   ル形成予定領域のドレイン側を覆う前記レジストをマス
   クとしてイオン注入を行ない、前記チャネル領域の前記
   ソース領域近傍又は前記低濃度ソース領域近傍における
   第２導電型不純物濃度を、前記低濃度ドレイン領域近傍
   又は前記低濃度ドレイン領域近傍における第２導電型不
   純物濃度より高くすることを特徴とする半導体装置の製
   造方法。 １２、第１導電型の半導体基板上に、ゲート絶縁膜を介
   してゲート電極を形成する工程と、前記ゲート電極をマ
   スクとして第２導電型の不純物イオンを注入し、ソース
   領域及びドレイン領域を形成する工程と、 前記ゲート電極をマスクとしてチャネルイオンを斜めに
   注入し、前記ソース領域及び前記ドレイン領域に挟まれ
   たチャネル領域の不純物濃度が、前記ソース領域近傍と
   前記ドレイン領域近傍とで異なるように分布させる工程
   と を有することを特徴とする半導体装置の製造方法。 １３、第１導電型の半導体基板上に、ゲート絶縁膜を介
   してゲート電極を形成する工程と、前記ゲート電極をマ
   スクとして第２導電型の不純物イオンを注入し、低濃度
   ソース領域及び低濃度ドレイン領域を形成する工程と、 前記ゲート電極をマスクとしてチャネルイオンを斜めに
   注入し、前記低濃度ソース領域及び前記低濃度ドレイン
   領域に挟まれたチャネル領域の不純物濃度が、前記低濃
   度ソース領域近傍と前記低濃度ドレイン領域近傍とで異
   なるように分布させる工程と、 前記ゲート電極側壁にサイドウォール層を形成した後、
   前記ゲート電極及び前記サイドウォール層をマスクとし
   て第２導電型の不純物イオンを注入し、ソース領域及び
   ドレイン領域を形成する工程と を有することを特徴とする半導体装置の製造方法。 １４、第１導電型の半導体基板上に、ゲート絶縁膜を介
   してゲート電極を形成した後、前記ゲート電極をマスク
   として第２導電型の不純物イオンを斜めに注入するか、
   或いはゲート絶縁膜を介して両端の厚さが薄くなってい
   るゲート電極を形成した後、両端の厚さが薄くなってい
   る前記ゲート電極をマスクとして第２導電型の不純物イ
   オンを注入するかして、前記ゲート電極下の両端に低濃
   度ソース領域及び低濃度ドレイン領域を形成する工程と
   、 前記ゲート電極をマスクとしてチャネルイオンを斜めに
   注入し、前記低濃度ソース領域及び前記低濃度ドレイン
   領域に挟まれたチャネル領域の不純物濃度が、前記低濃
   度ソース領域近傍と前記低濃度ドレイン領域近傍とで異
   なるように分布させる工程と、 前記ゲート電極側壁にサイドウォール層を形成した後、
   前記ゲート電極及び前記サイドウォール層をマスクとし
   て第２導電型の不純物イオンを注入し、ソース領域及び
   ドレイン領域を形成する工程と を有することを特徴とする半導体装置の製造方法。 １５、請求項１２乃至１４記載のいずれかの方法におい
   て、 前記半導体基板全面に前記チャネルイオンと同一導電型
   のイオンを注入する工程を有することを特徴とする半導
   体装置の製造方法。 １６、請求項１２乃至１５記載のいずれかの方法におい
   て、 前記チャネルイオンが第１導電型イオンであり、前記ゲ
   ート電極をマスクとする前記チャネルイオンの斜めイオ
   ン注入を前記ドレイン領域側又は前記低濃度ドレイン領
   域側から行ない、前記チャネル領域の前記ソース領域近
   傍又は前記低濃度ソース領域近傍における第１導電型不
   純物濃度を、前記ドレイン領域近傍又は前記低濃度ドレ
   イン領域近傍における第１導電型不純物濃度より低くす
   ることを特徴とする半導体装置の製造方法。 １７、請求項１２乃至１５記載のいずれかの方法におい
   て、 前記チャネルイオンが第２導電型イオンであり、前記ゲ
   ート電極をマスクとする前記チャネルイオンの斜めイオ
   ン注入を前記ソース領域側又は前記低濃度ソース領域側
   から行ない、前記チャネル領域の前記ソース領域近傍又
   は前記低濃度ソース領域近傍における第２導電型不純物
   濃度が、前記ドレイン領域近傍又は前記低濃度ドレイン
   領域近傍における第２導電型不純物濃度より高くするこ
   とを特徴とする半導体装置の製造方法。