JPH01214170A - 絶縁ゲート型半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、絶縁ゲート型半導体装置に関し、特に装置の
耐放射線性を強化するための半導体装置の製造方法に関
するものである。

［従来の技術］ 従来のＭＯＳ電界効果トランジスタ（以下ＭＯＳ　　Ｆ
ＥＴと称す）の製造方法について、第３Ａ図ないし第３
Ｄ図を用いて説明する。

まず、第３Ａ図に示すように、ｐ型シリコン基板１の表
面上に、選択酸化法などを用いて素子間分離用の分離酸
化膜２を形成する。その後、ゲート電圧のしきい値を調
整するために、たとえばボロン（Ｂ）３をｐ型シリコン
基板１の素子形成領域にイオン注入する。

次に、第３Ｂ図に示すように、ｐ型シリコン基板１の素
子形成領域を酸化処理して酸化膜４を形成した後、ポリ
シリコン層５を堆積する。次に、このポリシリコン層５
の表面上にリンガラス６を温度１０００℃で堆積し、ポ
リシリコン層５の内部に不純物であるリンを拡散する。

このリンガラス６の堆積工程は、ゲート電極を構成する
ポリシリコン層５の不純物濃度を高めシート抵抗を低減
するためのものである。

さらに、第３Ｃ図に示すように、リンガラス６を除去し
た後、フォトリソグラフィの手法を用いて酸化膜４、ポ
リシリコン層５をメサエッチングし、ゲート酸化膜７お
よびゲート電極８を形成する。次に、ゲート電極８をマ
スクとしてｐ型シリコン基板１の表面にｎ型不純物、た
とえば砒素（Ａｓ）をエネルギ５０ｋｅＶ、　ドーズｆ
ｆ１４Ｘ１０”　ｃｍ−２でイオン注入する。

そして、その後、第３Ｄ図に示すようにＡｓが注入され
たｐ型シリコン基板１を温度９５０℃で熱処理を行ない
、ＭＯＳ　　ＦＥＴのソースおよびドレイン領域９．１
０を形成する。さらに、ｐ型シリコン基板１の表面上に
絶縁膜１１を堆積する。

そして、ソース領域９およびドレイン領域１０の上に堆
積した絶縁膜１１を開孔して配線用のコンタクト孔を形
成する。さらに、このコンタクト孔の内部にアルミニウ
ムなどの配線材料を堆積してＡ廷配線層１２を形成する
。

以上のような工程によってｎＭＯＳ　　ＦＥＴ素子が完
成する。ここで、ゲート酸化膜７の不純物濃度について
着目してみる。本来、ＭＯＳ　　ＦＥＴのゲート酸化膜
７には不純物を導入することは意図されていない。した
がって、上記工程においてもこのゲート酸化膜７中に不
純物を導入する工程は含まれていない。ところが、上記
のような製造方法においては、以下に示すような要因に
よってゲート酸化膜７中に不純物が導入される。すなわ
ち、 （１）　ゲート酸化膜７上に接して堆積されるゲート電
極８中に、ゲート電極８のシート抵抗を低減するために
不純物が導入されること。

（２）　　ＭＯＳ　　ＦＥＴのソース、ドレイン領域９
．１０形成用のイオン注入工程の後流される熱処理工程
によって、不純物が導入されたゲート電極８側からゲー
ト酸化膜７中に不純物が拡散導入されること。

このように、ゲート酸化膜中には、直接的には上記（２
）項の要因によって、また間接的には上記（１）項の要
因によって不純物が導入される。

［発明が解決しようとする課題］ ところが、上記のような製造工程においてゲート酸化膜
７中に導入される不純物の濃度が増大すると、 （ａ）　　ゲート酸化膜７とシリコン基板１との界面に
発生する界面準位が増大し、放射線の照射に対し素子の
トランスコンダクタンスが劣化する。

（ｂ）　　ゲート酸化膜７に蓄積する固定正電荷が増大
し、放射線の照射に対ししきい値電圧のシフト量が増大
する。

など、ＭＯＳ　　ＦＥＴの耐放射線性が劣化するという
問題点があった。

本発明は、上記のような問題点を解消するためになされ
たもので、ゲート酸化膜中の不純物濃度を低減し、耐放
射線性の優れた絶縁ゲート型半導体装置を製造するため
の製造方法を提供することを目的とする。

［課題を解決するための手段］ 本発明は、シリコン基板上に酸化膜を介してポリシリコ
ン層を堆積し、メサエッチングしてゲート酸化膜とゲー
ト電極とを形成した後、シリコン基板中に不純物をイオ
ン注入し、さらに熱処理を施してソースおよびドレイン
不純物拡散領域を形成して構成される絶縁ゲート型半導
体装置の製造方法であり、前記ゲート電極中に含まれる
不純物が前記ゲート酸化膜中に拡散し前記ゲート酸化膜
中の不純物濃度が上昇するのを抑制する方法として、以
下の方法のうち少なくとも１つの方法を備えている。

（ａ）　　前記ゲート電極中の不純物濃度を５×１０’
８〜５Ｘ１０２°ｃｍ−”に設定する方法。

（ｂ）　　前記ゲート電極の表面上にシリサイド層を堆
積する方法。

（Ｃ）　　前記ソースおよびドレイン不純物拡散領域を
形成するための熱処理工程を９００℃以下の温度で行な
う方法。

［作用コ 従来の絶縁ゲート型半導体装置の製造方法において、ゲ
ート酸化膜中に不純物が導入される要因としては以下の
ものがあった。

（１）　ゲート電極中に不純物が導入されること。

（２）　ソースおよびドレイン領域の熱処理工程におい
て、その高温雰囲気によりゲート電極側からゲート酸化
膜中へ不純物が拡散導入されること。

これに対して、本発明ではまず上記（１）の要因に対し
てゲート電極中に導入される不純物の濃度を低く設定し
ている。これによって、上記（２）項で示した熱処理工
程においてゲート電極側からゲート酸化膜中へ拡散する
不純物の量を減少させることができる。

また、ゲート電極中の不純物濃度を低くしたためにゲー
ト電極のシート抵抗が増大するのを防止する目的で、こ
のゲート電極上に導電性の良いシリサイド層を堆積し、
全体としてゲート電極のシート抵抗を減少させている。

また、このシリサイド層は素子のソースおよびドレイン
領域を形成するためにシリコン基板表面に不純物イオン
を注入する工程において、ポリシリコンのゲート電極中
に不純物イオンが注入されるのを抑制し、その結果ゲー
ト電極の不純物濃度が上昇するのを抑制する働きをも生
じる。

さらに、上記（２）の要因に対して、本発明はシリコン
基板の熱処理温度をたとえば９００℃以下と低く設定し
ている。これによって、熱処理時の高温雰囲気によりゲ
ート電極側からゲート酸化膜中へ熱拡散して導入される
不純物の量を低減することができる。

なお、本発明におけるこれらの方法は、互いに単独で施
されても上述のような作用を生じるが、これらのいくつ
かあるいは全部を組合わせて施した場合はさらにその作
用効果が増大する。

［実施例］ 以下、本発明の一実施例を図を用いて説明する。

なお、本発明は絶縁ゲート型半導体装置のゲート酸化膜
中に不純物が拡散導入されるのを抑制する方法を備えた
半導体装置の製造方法であり、以下の３つの方法を備え
たことを特徴としている。すなわち、 ゲート電極中の不純物濃度を低減するための第１の方法
。

ゲート電極上にシリサイド層を堆積する第２の方法。

ソースおよびドレイン領域のイオン注入工程後に行なわ
れる熱処理工程の熱処理温度を低くする第３の方法。

以下、本発明の一実施例として上記３つの方法を用いて
製造されるｎＭＯ３ＦＥＴの製造方法を、第１Ａ図ない
し第１Ｄ図を用いて説明する。

まず、第１Ａ図に示すように、ｐ型シリコン基板１の表
面を選択酸化法等を用いて選択的に酸化し、素子間分離
用の分離酸化膜２を形成する。次に、素子のしきい値電
圧を調整するために、ｐ型シリコン基板１の素子形成領
域にたとえばボロン（Ｂ）３などをイオン注入する。

次に、第１Ｂ図に示すように、ｐ型シリコン基板１の表
面を酸化処理し、酸化ｊ１４を形成した後、ＬＰＧＶＤ
　（Ｌｏｗ　　Ｐｒｅｓｓｕｒｅ　　Ｃｈｅｍｉｃａｌ
　　Ｖａｐｏｕｒ　　Ｄｅｐｏｓｉｔｉ。

ｎ）法を用いてポリシリコン層５を堆積する。さらに、
本発明の第１の方法として、ポリシリコン層５の表面上
にリンガラス６を堆積し、ポリシリコン層５内に不純物
を導入する。この工程は、従来リンガラスの堆積温度を
１０００℃に設定していたものを９００℃で行なってお
り、この温度の低下によりリンガラス６から熱拡散され
る不純物（リン）の量が低減し、ポリシリコン層５内の
不純物の量が低下する。

さらに、第１Ｃ図に示すように、リンガラス６を除去し
た後、本発明の第２の方法として、ポリシリコン層５の
上にシリサイド層１３を形成し、その後フォトリソグラ
フィの手法を用いてシリサイド層１３、ポリシリコン層
５、酸化膜４をメサエツチングしてゲート酸化膜７、ポ
リシリコンのゲート電極８およびシリサイド層１３を形
成する。

このシリサイド層１３は不純物が導入されたポリシリコ
ンのゲート電極８に比べて導電性が高い。

したがって、ゲート電極を低濃度のポリシリコンのゲー
ト電極８とシリサイド層１３との２層構造としたことに
より、ポリシリコンのゲート電極８の抵抗増加分をシリ
サイド層の高導電性が補いゲート電極は全体として抵抗
値の増大を抑制することができる。

次に、シリサイド層１３あるいはポリシリコンのゲート
電極８をマスクとしてｐ型シリコン基板１の表面に砒素
（Ａｓ）をエネルギ５０ｋｅＶ。

ドーズ量４Ｘ１０”　ｃｍ−２でイオン注入する。

このとき、ポリシリコンのゲート電極８上に形成された
シリサイド層１３は、Ａｓイオンがポリシリコンのゲー
ト電極８内に注入されるのを抑制し、その結果ポリシリ
コンのゲート電極８の不純物濃度が増加するのを抑制す
る働きをする。

さらに、第１Ｄ図に示すように、本発明の第３の方法と
してＡｓイオンが注入されたｐ型シリコン基板１を低温
度、たとえば９００℃以下で熱処理を施し、ｎＭＯｓ　
　ＦＥＴのソース領域９およびドレイン領域１０を形成
する。その後、シリコン基板１の表面上に絶縁膜１１を
堆積し、ソース領域９およびドレイン領域１０とのコン
タクト孔を開孔する。そして、最後にコンタクト孔にＡ
ｆＬ配線層１２を堆積してｎＭＯｓ　　ＦＥＴの製造を
完了する。

ここで、本発明の第３の方法である熱処理温度の低下の
効果について説明する。上記の熱処理工程において、そ
の熱処理温度を低く設定した場合には、ポリシリコンの
ゲート電極８側からゲート酸化膜７中へ熱拡散される不
純物の量が抑制される。これによって、素子に放射線が
照射された場合においても、しきい値電圧が変動しない
、いわゆる耐放射線性が強化された半導体装置を製造す
ることができる。この効果を第２図を用いて説明する。

本図は、ｎ　Ｍ　ＯＳおよびｐＭＯｓ　　ＦＥＴにガン
マ線を３Ｘ１０’　ｒａｄ照射して行なった実験より得
られたものである。この実験に用いたＭＯＳ　　ＦＥＴ
の条件は、ｎＭＯｓの場合、チャネル長Ｌ＝２μｍ、チ
ャネル幅Ｗ”２０μｍ％　Ｉ）ＭＯＳの場合、チャネル
長Ｌ−２．５μｍ１チャネル幅Ｗ−２０μｍであり、ゲ
ート酸化膜の膜厚は各々３０ｎｍ、ゲート電極のシート
抵抗は各々１００ｃｍ程度である。さらに、ガンマ線の
照射はＦＥＴのゲート電圧Ｖｇ−ＱＶにおいて行なった
。この実験の結果、第２図に示されているように、上記
熱処理工程における熱処理温度が９００〜８５０℃の範
囲に低下すると、たとえばｎ　Ｍ　Ｏ８では熱処理温度
の低下に伴なって増大する界面準位による変動電圧ΔＶ
ｉｔと、熱処理温度の低下に伴なって減少する正孔トラ
ップによる変動電圧ΔＶｏｔとが互いに相殺し、その結
果しきい値電圧の変動電圧Δｖｔｈが減少している。ま
た、ｐＭＯｓにおいては、熱処理温度の低下に伴なって
、しきい値電圧の変動の支配的要因である正孔トラップ
による変動電圧ΔＶｏｔが減少し、その結果しきい値電
圧の変動電圧Δｖｔｈが減少している。

このように、熱処理温度の低下は、ＭＯＳ　　ＦＥＴに
おいてゲート酸化膜中の不純物濃度を低減し、その結果
放射線の照射に対するしきい値電圧の変動を減少させ、
素子の耐放射線性を強化することができる。

なお、上記実施例においては、ｎＭＯｓ　　ＦＥＴの製
造方法を例として説明したが、ｐＭＯｓＦＥＴやＣＭＯ
Ｓ　　ＦＥＴの製造方法に適用することもできる。

また、上記実施例においては、ゲート酸化膜中の不純物
濃度を低減することを目的として、上記の第１ないし第
３の方法を適用したが、たとえば第１の方法として、イ
オン注入機を使用してポリシリコン中に注入する不純物
濃度をコントロールする方法を用いることもできる。ま
た、スピンオンソーシングの溶媒濃度をコントロールし
てポリシリコン中の不純物濃度を制御する方法などを用
いることもできる。

さらに、第３の方法としては、たとえばランプアニール
法を用いて高温度で短時間のアニール処理、たとえば温
度１１００℃、時間１０秒で行なうことも可能である。

［発明の効果］ 以上のように、本発明によれば、不純物が導入されたポ
リシリコンのゲート電極側からゲート酸化膜中への不純
物の拡散を抑制するようにしたので、ゲート酸化膜中に
蓄積される正電荷やゲート酸化膜とシリコン基板との界
面に発生する界面準位の影響を抑制し、耐放射線性が強
化された絶縁ゲート型半導体装置を製造することが可能
となった。

【図面の簡単な説明】

第１Ａ図、第１Ｂ図、第１Ｃ図および第１Ｄ図は、本発
明の一実施例による絶縁ゲート型半導体装置の製造方法
を、その工程順に示した断面構造図である。第２図は、
本発明の半導体装置の製造工程において行なわれる熱処
理の熱処理温度と、これによって製造されたＭＯＳ　　
ＦＥＴのしきい値電圧の変動電圧との相関関係を示した
熱処理温度〜変動電圧線図である。 第３Ａ図、第３Ｂ図、第３Ｃ図および第３Ｄ図は、従来
の絶縁ゲート型半導体装置の製造方法を、その工程順に
示した断面構造図である。 図において、１はｐ型シリコン基板、６はリンガラス、
７はゲート酸化膜、８はゲート電極、１３はシリサイド
層を示している。 なお、図中、同一符号は同一または相当部分を示す。

Claims (1)

1. 【特許請求の範囲】 　シリコン基板上に酸化膜を介してポリシリコン層を堆
   積し、メサエッチングしてゲート酸化膜とゲート電極と
   を形成した後、シリコン基板中に不純物をイオン注入し
   、さらに熱処理を施してソースおよびドレイン不純物拡
   散領域を形成して構成される絶縁ゲート型半導体装置の
   製造方法において、 前記ゲート電極中に含まれる不純物が前記ゲート酸化膜
   中に拡散し前記ゲート酸化膜中の不純物濃度が上昇する
   のを抑制する方法として、 前記ゲート電極中の不純物濃度を５×１０＾１＾８〜５
   ×１０＾２＾０ｃｍ＾−＾３に設定する方法、前記ゲー
   ト電極の表面上にシリサイド層を堆積する方法、 前記ソースおよびドレイン不純物拡散領域を形成するた
   めの熱処理工程を９００℃以下の温度で行なう方法、 のうち、少なくとも１つの方法を備えた、絶縁ゲート型
   半導体装置の製造方法。