KR910019239A - 반도체 스태틱 메모리장치 및 그 제조방법 - Google Patents

반도체 스태틱 메모리장치 및 그 제조방법 Download PDF

Info

Publication number
KR910019239A
KR910019239A KR1019910006272A KR910006272A KR910019239A KR 910019239 A KR910019239 A KR 910019239A KR 1019910006272 A KR1019910006272 A KR 1019910006272A KR 910006272 A KR910006272 A KR 910006272A KR 910019239 A KR910019239 A KR 910019239A
Authority
KR
South Korea
Prior art keywords
region
well region
memory device
static memory
diffusion
Prior art date
Application number
KR1019910006272A
Other languages
English (en)
Other versions
KR950006475B1 (ko
Inventor
기요시 고바야시
Original Assignee
아오이 죠이치
가부시키가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 아오이 죠이치, 가부시키가이샤 도시바 filed Critical 아오이 죠이치
Publication of KR910019239A publication Critical patent/KR910019239A/ko
Application granted granted Critical
Publication of KR950006475B1 publication Critical patent/KR950006475B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B10/00—Static random access memory [SRAM] devices
    • H10B10/15—Static random access memory [SRAM] devices comprising a resistor load element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
    • Y10S257/903—FET configuration adapted for use as static memory cell
    • Y10S257/904—FET configuration adapted for use as static memory cell with passive components,, e.g. polysilicon resistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Memories (AREA)

Abstract

내용 없음

Description

반도체 스태틱 메모리장치 및 그 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제 1 도는 본 발명의 1실시예에 따른 메모리장치의 패턴평면도. 제 2 도는 제 1 도의 S-S′선에 따른 단면도.

Claims (7)

  1. 구동용 MOS트랜지스터(21,22)와 부하용 고저항(25,26)을 구비한 메모리셀을 갖춘E/R형 반도체 스태틱메모리장치에 있어서, 제 1 도전형 웰영역(2)과, 이 웰영역(2)내에 형성되는 제 2 도전형 드레인, 소오스영역(5,4), 상기 드레인영역(5)에 인접하도록 상기 웰영역(2)내에 형성되고 확산깊이가 상기 드레인, 소오스영역(5,4)보다도 깊은 제 2 도전형 접속용 확산영역(6), 이 접속용 확산영역(6) 바로 아래에 그 접속용 확산영역(6)과 접하도록 혹은 그 보다도 깊게 상기 웰영역(2)내에 형성되면서 제 1 도전형으로 되어 있으며 불순물농도가 상기 웰영역(2)보다도 높은 전위장벽형성용 확산영역(13), 일단이 상기 접속용 확산영역(6)에 접속되고 일부가 상기 부하용 고저항(25,26)으로 작용하는 배선층을 구비하여 구성된 것을 특징으로 하는 반도체 스태틱 메모리장치.
  2. 제 1 항에 있어서, 상기 배선층의 일단이 상기 접속용 확산영역(6)의 표면에 직접 접속되는 것을 특징으로 하는 반도체 스태틱 메모리장치.
  3. 제 1 항에 있어서, 상기 배선층의 일단이 상기 접속용 확산영역(6)의 표면에 간접적으로 접속되는 것을 특징으로 하는 반도체 스태틱 메모리장치.
  4. 제 1 도전형 웰영역(2)내에 선택적으로 제 1 도전형 불순물을 도입하여 그 웰영역(2)보다도 고농도인 제 1 도전형의 전위장벽형성용 확산영역(13)을 형성하는 고정과, 상기 전위장벽형성용 확산영역(13)의 상부에 접화도록 혹은 그보다도 얕게 상기 웰영역(2)내에 선택적으로 제 2 도전형 불순물을 도입하여, 나중에 형성할 드레인, 소오스 영역보다도 깊은 접속용 확산영역(6)을 형성하는 공정, 상기 웰영역(2)내에 선택적으로 소오스영역(4) 및 상기 접속용 확산영역(6)에 접하는 드레인영역(5)을 형성하는 공정을 구비하여 이루어진 것을 특징으로 하는 반도체 스태틱 메모리장치의 제조방법.
  5. 제 4 항에 있어서, 상기 웰영역(2)보다도 고농도인 전위장벽형성용 확산영역(13)은 상기 접속용 확산영역(6)의 깊이와 동일한 정도의 깊이에서 불순물농도의 피이크치를 얻을 수 있도록 이온주입하여 형성하는 것을 특징으로 하는 반도체 스태틱 메모리장치의 제조방법.
  6. 제 1 도전형 웰영역(2)내에 선택적으로 제 2 도전형 불순물을 도입하여, 나중에 형성할 드레인, 소오스영역보다도 깊은 접속용 확산영역(6)을 형성하는 공정, 상기 웰영역(2)내에 선택적으로 소오스영역(4) 및 상기 접속용 확산영역(6)에 접하는 드레인영역(5)을 형성하는 공정, 상기 웰영역(2)내에 선택적으로 제 1 도전형 불순물을 도입하여 상기 접속용 확산영역(6) 바로 아래에 접하면서 그 웰영역(2)보다도 고농도로 되는 전위장벽형성용 확산영역(13)을 형성하는 공정을 구비하여 이루어진 것을 특징으로 하는 반도체 스태틱 메모리장치의 제조방법.
  7. 제 6 항에 있어서, 상기 웰영역(2)보다도 고농도인 전위장벽형성용 확산영역(13)은 상기 접속용 확산영역(6)의 깊이와 동일한 정도의 깊이에서 불순물농도의 피이크치를 얻을 수 있도록 이온주입하여 형성하는 것을 특징으로 하는 반도체 스태틱 메모리장치의 제조방법.
    ※ 참고사항 : 최초출원내용에 의하여 공개하는 것임.
KR1019910006272A 1990-04-20 1991-04-19 반도체 스태틱 메모리장치 및 그 제조방법 KR950006475B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2-104578 1990-04-20
JP90-104578 1990-04-20
JP2104578A JP2515033B2 (ja) 1990-04-20 1990-04-20 半導体スタティックメモリ装置の製造方法

Publications (2)

Publication Number Publication Date
KR910019239A true KR910019239A (ko) 1991-11-30
KR950006475B1 KR950006475B1 (ko) 1995-06-15

Family

ID=14384318

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910006272A KR950006475B1 (ko) 1990-04-20 1991-04-19 반도체 스태틱 메모리장치 및 그 제조방법

Country Status (3)

Country Link
EP (1) EP0453961A3 (ko)
JP (1) JP2515033B2 (ko)
KR (1) KR950006475B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1997023906A1 (fr) * 1995-12-26 1997-07-03 Nkk Corporation Dispositif de stockage a semi-conducteurs et son procede de fabrication
JP2001144192A (ja) 1999-11-12 2001-05-25 Nec Corp 半導体装置及びその製造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4209716A (en) * 1977-05-31 1980-06-24 Texas Instruments Incorporated Semiconductor integrated circuit with implanted resistor element in second-level polycrystalline silicon layer
JPS6197961A (ja) * 1984-10-19 1986-05-16 Hitachi Ltd 半導体集積回路装置の製造方法
JPS61139059A (ja) * 1984-12-12 1986-06-26 Hitachi Ltd 半導体集積回路装置
JPH0740594B2 (ja) * 1986-04-18 1995-05-01 株式会社日立製作所 半導体集積回路装置
JPS63104375A (ja) * 1986-10-20 1988-05-09 Mitsubishi Electric Corp 半導体記憶装置
JPS63104467A (ja) * 1986-10-22 1988-05-09 Hitachi Ltd 半導体集積回路装置
JPS63115370A (ja) * 1986-11-04 1988-05-19 Hitachi Ltd 半導体装置
JPS63237462A (ja) * 1987-03-25 1988-10-03 Mitsubishi Electric Corp スタテイツク型半導体記憶装置およびその製造方法
JP2523645B2 (ja) * 1987-06-12 1996-08-14 株式会社日立製作所 半導体記憶装置およびその製造方法
JP2574801B2 (ja) * 1987-07-22 1997-01-22 株式会社日立製作所 半導体記憶装置及びその製造方法
JPH02116162A (ja) * 1988-10-25 1990-04-27 Nec Corp 半導体記憶装置

Also Published As

Publication number Publication date
EP0453961A2 (en) 1991-10-30
EP0453961A3 (en) 1991-11-06
JPH043465A (ja) 1992-01-08
JP2515033B2 (ja) 1996-07-10
KR950006475B1 (ko) 1995-06-15

Similar Documents

Publication Publication Date Title
KR840006872A (ko) 반도체 집적회로장치 및 그 제조방법
KR870000763A (ko) 반도체 장치 및 그 제조방법
KR940010352A (ko) 반도체기억장치
KR840001392A (ko) 절연 게이트형 전계효과 트랜지스터(Insulated gate field effect transistor)
KR970054363A (ko) 다이오드를 내장한 절연게이트 바이폴라 트랜지스터 및 그 제조방법
KR930005234A (ko) 쇼트키 장벽 다이오드 및 쇼트키 장벽 다이오드 클램프형 트랜지스터와 이들을 제조하는 방법
KR890016651A (ko) 반도체 집적회로 장치의 제조방법
KR890016691A (ko) 기생 트랜지스터가 동작하기 어려운 구조를 가진 반도체 장치 및 그 제조방법
KR900004031A (ko) 바이폴러 트랜지스터 및 그 제조방법
KR930011239A (ko) 반도체 장치 및 그 제조방법
KR850007718A (ko) 반도체 장치
KR970077740A (ko) 반도체 장치 및 그 제조 방법
EP0794575A3 (en) Structure and method of manufacture for CMOS semiconductor device against latch-up effect
ES8800512A1 (es) Procedimiento para hacer un dispositivo transistor mos.
KR850005169A (ko) 우물영역을 갖는 반도체기판상에 형성되는 mis형 반도체장치
KR840000081A (ko) 반도체 메모리
KR860009489A (ko) 반도체 집적회로장치 및 그 제조방법
JPS6439069A (en) Field-effect transistor
KR910019239A (ko) 반도체 스태틱 메모리장치 및 그 제조방법
KR900015311A (ko) 반도체장치 및 그 제조방법
KR970018690A (ko) 비대칭 트랜지스터 및 그의 형성 방법
KR960002889A (ko) 반도체 장치 및 그 제조방법
KR860001489A (ko) 반도체장치
KR900015316A (ko) 반도체장치
KR860001488A (ko) 바이폴러 트랜지스터와 iil이 있는 반도체 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20060607

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee