KR960039641A - 고내압회로 및 전압레벨 변환회로 - Google Patents
고내압회로 및 전압레벨 변환회로 Download PDFInfo
- Publication number
- KR960039641A KR960039641A KR1019960010794A KR19960010794A KR960039641A KR 960039641 A KR960039641 A KR 960039641A KR 1019960010794 A KR1019960010794 A KR 1019960010794A KR 19960010794 A KR19960010794 A KR 19960010794A KR 960039641 A KR960039641 A KR 960039641A
- Authority
- KR
- South Korea
- Prior art keywords
- voltage
- switch circuit
- circuit
- mos transistor
- channel mos
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
- H03K3/356—Bistable circuits
- H03K3/356104—Bistable circuits using complementary field-effect transistors
- H03K3/356113—Bistable circuits using complementary field-effect transistors using additional transistors in the input circuit
- H03K3/356147—Bistable circuits using complementary field-effect transistors using additional transistors in the input circuit using pass gates
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/10—Modifications for increasing the maximum permissible switched voltage
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/04—Modifications for accelerating switching
- H03K17/041—Modifications for accelerating switching without feedback from the output circuit to the control circuit
- H03K17/0416—Modifications for accelerating switching without feedback from the output circuit to the control circuit by measures taken in the output circuit
- H03K17/04163—Modifications for accelerating switching without feedback from the output circuit to the control circuit by measures taken in the output circuit in field-effect transistor switches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/10—Modifications for increasing the maximum permissible switched voltage
- H03K17/102—Modifications for increasing the maximum permissible switched voltage in field-effect transistor switches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
- H03K3/356—Bistable circuits
- H03K3/356017—Bistable circuits using additional transistors in the input circuit
- H03K3/356052—Bistable circuits using additional transistors in the input circuit using pass gates
Landscapes
- Logic Circuits (AREA)
- Electronic Switches (AREA)
Abstract
소정의 노드에 저구동능력이지만 고내압의 트랜지스터와, 고구동능력이지만 저내압의 트랜지스터가 병렬로 접속된다. 상기 소정의 노드의 전하를 방전할 때 최초는 상기 고내압의 트랜지스터를 온하고, 그 후에 상기 고구동능력의 트랜지스터를 온시킨다. 따라서, 상기 고구동능력의 스위치회로의 온 타이밍의 설정은 상기 고내압의 스위치회로의 논리전압의 천이과정만을 고려하면 되고, 용이한 타이밍설정이 된다. 또, 상기 고구동능력의 스위치회로가 온한 후는 소정의 노드 전하의 방전경로가 상기 양 스위치회로를 병렬로 거치는 2계통이 되므로 동작속도의 고속화가 도모된다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 제1실시예의 고내압회로의 블럭구성을 나타내는 도면, 제3도는 본 발명의 제1실시예의 제1구체적 회로를 나타내는 도면, 제5도는 본 발명의 제1실시예의 제2구체적 회로를 나타내는 도면.
Claims (20)
- 고전압전원을 전압원으로 하여 동작하는 고내압회로에 있어서, 상기 고전압전원과 소정의 노드 사이에 접속된 제1스위치회로와, 상기 소정의 노드와 접지전압원 사이에 접속된 제2 및 제3스위치회로를 구비하고, 상기 제3스위치회로는 상기 제2스위치회로에 비하여 온 동작상태에서의 내전압이 높고, 상기 소정의 노드 전압이 상기 고전압전원의 고전압에 있는 경우에, 이 소정의 노드에 축적된 전하를 방전할 때, 그 당초에 상기 제3스위치회로를 거쳐서 상기 소정의 노드 전하를 방전하는 것을 특징으로 하는 고내압회로.
- 제1항에 있어서, 또한 소정의 노드와 제3스위치회로 사이에는 저항이 배치되는 것을 특징으로 하는 고내압회로.
- 제1항에 있어서, 소정의 노드 전압이 상기 고전압전원의 고전압에 있는 경우에, 이 소정의 노드에 축적된 전하를 방전할 때, 그 당초에 상기 제3스위치회로가 온동작하여 이 제2스위치회로를 거쳐서 상기 소정의 노드 전하를 방전하고, 상기 제3스위치회로의 온 동작시부터 설정시간 경과후에 제2스위치회로가 온 동작하여 제2 및 제3 스위치회로를 거쳐서 상기 소정의 노드 전하를 방전하는 것을 특징으로 하는 고내압회로.
- 제3항에 있어서, 제2스위치회로는 제3스위치회로에 비하여 구동능력을 큰 것을 특징으로 하는 고내압회로.
- 제1항에 있어서, 제3스위치회로는 N채널형 MOS 트랜지스터에 의하여 구성되는 것을 특징으로 하는 고내압회로.
- 제1항에 있어서, 제3스위치회로는 P채널형 MOS 트랜지스터에 의하여 구성되는 것을 특징으로 하는 고내압회로.
- 제5항 또는 6항에 있어서, 제3스위치회로는 1개의 MOS 트랜지스터에 의하여 구성되는 것을 특징으로 하는 고내압회로.
- 제5항 또는 6항에 있어서, 제3스위치회로는 게이트길이가 긴 MOS 트랜지스터가 복수개 병렬접속되어 이루는 것을 특징으로 하는 고내압회로.
- 제5항 또는 6항에 있어서, 제3스위치회로는 게이트폭이 좁은 MOS 트랜지스터가 복수개의 병렬 접속되어 이루는 것을 특징으로 하는 고내압회로.
- 제1항에 있어서, 제3스위치회로는 1개의 N채널형 MOS 트랜지스터에 의하여 구성되고, 상기 N채널형 MOS 트랜지스터는 그 게이트에 고전압전원의 전압보다도 낮은 전압이 인가되어 ON 동작하고, ON 동작시에 상기 N채널형 MOS 트랜지스터를 거치는 전류를 흐르기 어렵게 하는 것을 특징으로 하는 고내압회로.
- 제1항에 있어서, 제3스위치회로는, 소정의 노드와 접지전압원 사이에 배치되고 또 상호 직렬접속된 제1 및 제2N채널형 MOS 트랜지스터와, 게이트가 고전압전원에 접속된 제3채널형 MOS 트랜지스터를 가지고, 상기 제2N채널형 MOS 트랜지스터는 제어신호를 받아서 ON 동작하고, 상기 제1N채널형 MOS 트랜지스터는 상기 제어신호를 상기 제3N채널형 MOS 트랜지스터를 통하여 받아서 ON 동작하는 것을 특징으로 하는 고내압회로.
- 소정전압과 접지전압으로 변화하는 외부신호를 입력하고, 이 입력신호가 상기 소정 전압일 때 접지전압의 신호를 상기 입력신호가 접지전압일 때 상기 소정전압보다도 높은 고전압의 신호를 각각 출력하는 전압레벨 변환회로에 있어서, 상기 고전압을 발생하는 고전압전원과, 상기 고전압전원과 출력노드 사이에 접속된 제1스위치회로와, 상기 출력노드와 접지전압원 사이에 접속된 제2 및 제3 스위치회로를 구비하고, 상기 제3스위치회로는 상기 제2스위치회로에 비하여 온동작상태에서의 내전압이 높고, 상기 외부신호가 접지전압일 때 상기 제1스위치회로를 ON 동작시켜서 상기 고전압전원을 상기 출력노드에 접속하고, 한편, 상기 외부신호가 상기 접지전압으로부터 소정 전압으로 천이했을 때, 그 당초에 상기 제3스위치회로를 ON 동작시키고, 그후, 설정기간 경과시에 상기 제2스위치회로를 온동작시켜서 상기 출력노드를 상기 접지전압원에 접속하는 것을 특징으로 하는 접압레벨 변환회로.
- 제12항에 있어서, 입력신호를 설정기간 지연시키는 신호지연회로를 구비하고, 상기 입력신호가 소정전압으로 변화했을 때 상기 신호지연회로에 의하여 지연된 신호를 제2스위치회로에 입력하여 상기 제2스위치회로를 ON 동작시키는 것을 특징으로 하는 전압레벨 변환회로.
- 제12항에 있어서, 제2스위치회로는 제3스위치회로에 비하여 구동능력이 큰 것을 특징으로 하는 전압레벨 변환신호.
- 제12항에 있어서, 제3스위치회로는 N채널형 MOS 트랜지스터에 의하여 구성되는 것을 특징으로 하는 전압레벨 변환회로.
- 제15항에 있어서, 제3스위치회로를 구성하는 N채널형 MOS 트랜지스터 게이트에는 상기 외부신호가 입력되는 것을 특징으로 하는 전압레벨 변환회로.
- 제12항에 있어서, 제3스위치회로는 게이트길이가 긴 MOS 트랜지스터가 복수개 병렬접속되어 이루는 것을 특징으로 하는 전압레벨 변환회로.
- 제12항에 있어서, 제3스위치회로는 게이트폭이 좁은 MOS 트랜지스터가 복수개 병렬접속되어 이루는 것을 특징으로 하는 전압레벨 변환회로.
- 제15항에 있어서, 별도로 상기 소정 전압을 발생하는 전압원이 게이트에 접속된 다른 N채널형 MOS 트랜지스터를 구비함과 동시에, 제3스위치회로는 직렬접속된 2개의 N채널형 MOS 트랜지스터에 의하여 구성되고, 상기 제3스위치회로를 구성하는 한쪽의 N채널형 MOS 트랜지스터의 게이트에는 상기 외부신호가 직접 입력되고, 다른쪽의 N채널형 MOS 트랜지스터의 게이트에는 상기 외부신호가 상기 다른 N채널형 MOS 트랜지스터를 거쳐서 입력되는 것을 특징으로 하는 전압레벨 변환회로.
- 제15항에 있어서, 별도로 상기 소정 전압을 발생하는 전압원이 게이트에 접속된 다른 N채널형 MOS 트랜지스터를 구비하고, 제3스위치회로는 1개의 N채널형 MOS 트랜지스터에 의하여 구성되고, 상기 제3스위치회로를 구성하는 N채널형 MOS 트랜지스터의 게이트에는 상기 외부신호가 상기 다른 N채널형 MOS 트랜지스터를 거쳐서 입력되는 것을 특징으로 하는 전압레벨 변환회로.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9108795 | 1995-04-17 | ||
JP95-091087 | 1995-04-17 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR960039641A true KR960039641A (ko) | 1996-11-25 |
KR100197188B1 KR100197188B1 (ko) | 1999-06-15 |
Family
ID=14016746
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019960010794A KR100197188B1 (ko) | 1995-04-17 | 1996-04-10 | 고내압회로 및 전압레벨 변환회로 |
Country Status (4)
Country | Link |
---|---|
US (1) | US5760606A (ko) |
EP (1) | EP0739094B1 (ko) |
KR (1) | KR100197188B1 (ko) |
DE (1) | DE69614177T2 (ko) |
Families Citing this family (28)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE19731704C1 (de) * | 1997-07-23 | 1998-10-08 | Siemens Ag | Pegelwandler |
US6222389B1 (en) * | 1999-03-25 | 2001-04-24 | International Business Machines Corporation | Assisted gunning transceiver logic (AGTL) bus driver |
US6614289B1 (en) | 2000-11-07 | 2003-09-02 | Lovoltech Inc. | Starter device for normally off FETs |
US6566936B1 (en) * | 1999-10-29 | 2003-05-20 | Lovoltech Inc. | Two terminal rectifier normally OFF JFET |
JP2006019927A (ja) * | 2004-06-30 | 2006-01-19 | Fujitsu Ltd | kTC雑音を低減したCMOSイメージセンサ、同イメージセンサの用いるリセットトランジスタ制御回路、および同制御回路に用いる電圧切替回路 |
KR101064186B1 (ko) * | 2005-08-10 | 2011-09-14 | 삼성전자주식회사 | 레벨쉬프터와, 이를 갖는 표시장치 |
JP4816077B2 (ja) * | 2005-12-28 | 2011-11-16 | 日本電気株式会社 | レベルシフト回路及びそれを用いたドライバ回路 |
KR100748360B1 (ko) * | 2006-08-08 | 2007-08-09 | 삼성에스디아이 주식회사 | 논리 게이트 및 이를 이용한 주사 구동부와 유기전계발광표시장치 |
JP4811192B2 (ja) * | 2006-08-24 | 2011-11-09 | ソニー株式会社 | 駆動回路 |
JP4859610B2 (ja) * | 2006-09-29 | 2012-01-25 | 富士通セミコンダクター株式会社 | バッファ回路及びその制御方法 |
US9608604B2 (en) * | 2006-12-14 | 2017-03-28 | Taiwan Semiconductor Manufacturing Co., Ltd. | Voltage level shifter with single well voltage |
JP4867657B2 (ja) * | 2006-12-28 | 2012-02-01 | ソニー株式会社 | 電圧供給回路、表示装置、および電子機器、並びに電圧供給方法 |
JP4926275B2 (ja) * | 2007-03-31 | 2012-05-09 | サンディスク スリーディー,エルエルシー | トランジスタスナップバック保護を組み込むレベルシフタ回路 |
US20080258798A1 (en) * | 2007-04-18 | 2008-10-23 | Mediatek Inc. | Analog level shifter |
JP2008283613A (ja) * | 2007-05-14 | 2008-11-20 | Toppoly Optoelectronics Corp | レベルシフタ装置およびレベルシフト方法 |
US7812638B2 (en) * | 2007-09-06 | 2010-10-12 | National Sun Yat-Sen University | Input output device for mixed-voltage tolerant |
US7714618B2 (en) * | 2007-12-13 | 2010-05-11 | Macronix International Co. Ltd | Output driver circuit with output preset circuit and controlling method thereof having lower power consumption |
CN101465642B (zh) * | 2007-12-17 | 2011-04-20 | 中芯国际集成电路制造(上海)有限公司 | 一种cmos到mcml的转换电路 |
CN101465641B (zh) * | 2007-12-21 | 2011-12-07 | 立锜科技股份有限公司 | 电位移转电路与方法 |
CN101471653B (zh) * | 2007-12-27 | 2011-12-28 | 达盛电子股份有限公司 | 应用于高电压信号的输入缓冲器 |
CN101252354B (zh) * | 2008-03-21 | 2010-06-09 | 钰创科技股份有限公司 | 降低超越量的输出级电路 |
CN101252353B (zh) * | 2008-04-03 | 2010-04-21 | 友达光电股份有限公司 | 移位缓存器 |
CN101267201B (zh) * | 2008-05-14 | 2010-06-02 | 威盛电子股份有限公司 | 电平调整器 |
CN101304251B (zh) * | 2008-05-30 | 2010-06-02 | 西安电子科技大学 | 用于片上长线互连的差分接口电路 |
CN101325414B (zh) * | 2008-07-29 | 2011-04-06 | 炬力集成电路设计有限公司 | 输入/输出电路及输入控制电路 |
CN101795132B (zh) * | 2010-04-02 | 2012-11-28 | 日银Imp微电子有限公司 | 一种集成电路的i/o口的电位上拉电路和下拉电路 |
US8830639B2 (en) * | 2011-01-14 | 2014-09-09 | Fairchild Semiconductor Corporation | ESD protection against charge coupling |
KR20230078500A (ko) | 2021-11-26 | 2023-06-02 | 한국과학기술원 | 웨어러블 동작인식 시스템 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4217502A (en) * | 1977-09-10 | 1980-08-12 | Tokyo Shibaura Denki Kabushiki Kaisha | Converter producing three output states |
JPS63139426A (ja) * | 1986-12-02 | 1988-06-11 | Mitsubishi Electric Corp | 半導体ブ−トストラツプ回路 |
JPH025610A (ja) * | 1988-06-24 | 1990-01-10 | Toshiba Corp | 出力回路 |
JP2570933B2 (ja) * | 1990-12-26 | 1997-01-16 | 三菱電機株式会社 | 同期クロック発生装置 |
JPH05110419A (ja) * | 1991-10-15 | 1993-04-30 | Nec Kyushu Ltd | Cmosインバータ回路 |
JP2903838B2 (ja) * | 1992-03-13 | 1999-06-14 | 日本電気株式会社 | クロックドインバータ回路 |
JP2792795B2 (ja) * | 1992-10-29 | 1998-09-03 | 三菱電機株式会社 | 半導体集積装置 |
JP3202481B2 (ja) * | 1994-05-30 | 2001-08-27 | 株式会社東芝 | 半導体集積回路 |
-
1996
- 1996-04-10 KR KR1019960010794A patent/KR100197188B1/ko not_active IP Right Cessation
- 1996-04-16 EP EP96105962A patent/EP0739094B1/en not_active Expired - Lifetime
- 1996-04-16 DE DE69614177T patent/DE69614177T2/de not_active Expired - Fee Related
- 1996-04-17 US US08/633,683 patent/US5760606A/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
EP0739094A3 (en) | 1998-03-18 |
DE69614177D1 (de) | 2001-09-06 |
EP0739094A2 (en) | 1996-10-23 |
DE69614177T2 (de) | 2001-11-15 |
EP0739094B1 (en) | 2001-08-01 |
KR100197188B1 (ko) | 1999-06-15 |
US5760606A (en) | 1998-06-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR960039641A (ko) | 고내압회로 및 전압레벨 변환회로 | |
KR940012796A (ko) | 링 오실레이터(Ring Oscillator) 및 정전압 발생회로 | |
KR850008051A (ko) | 반도체 집적 회로 장치 | |
KR900005455A (ko) | 레벨 변환 기능을 갖는 출력버퍼회로 | |
KR920013923A (ko) | 레벨 변환 회로 | |
EP0666571A1 (en) | Charge pump circuit | |
US4219743A (en) | Buffer circuit | |
KR900001042A (ko) | Cmos 인버터를 구비한 반도체 집적회로 | |
KR930018726A (ko) | 반도체 집적회로 장치 | |
KR950022107A (ko) | 출력 트랜지스터에 연결된 게이트 전류 제어 트랜지스터의 게이트 전압제어 회로를 갖는 출력 버퍼 회로 | |
JPH052894A (ja) | データ出力回路 | |
KR920003440B1 (ko) | 중간전위생성회로 | |
KR100242997B1 (ko) | 저전력 소비 입력 버퍼 | |
EP0059722B1 (en) | Clocked igfet logic circuit | |
EP0468210B1 (en) | Circuit for driving a floating circuit in response to a digital signal | |
KR890007503A (ko) | 반도체집적회로 | |
US6292027B1 (en) | Fast low-power logic gates and method for evaluating logic signals | |
KR970067354A (ko) | 어드레스 천이 검출 회로 | |
KR980006913A (ko) | 입력 누설전류가 없는 자동 모드 선택 장치 | |
US7330005B2 (en) | Motor driving circuit | |
KR930009226A (ko) | 주파수 체배기 | |
KR100223613B1 (ko) | 반도체 메모리 장치의 발진회로 | |
KR100399438B1 (ko) | 메모리 소자의 고전압 출력 장치 | |
JP3125764B2 (ja) | 論理回路 | |
KR940005871Y1 (ko) | 슬루 레이트 조절 출력버퍼 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20090209 Year of fee payment: 11 |
|
LAPS | Lapse due to unpaid annual fee |